webnode · 2012. 7. 31. · 2 conteÚdo capítulo 7 - transistor de efeito de campo (fet - field...

1

2012

Antonio Luiz dos Santos Filho

IFSP/Campus Cubatão

Apostila de Eletrônica Básica – Módulo D

Versão

2

C O N T E Ú D O

Capítulo 7 - Transistor de Efeito de Campo (FET - Field Effect Transistor) .............................................. 12

Famílias de Transistores de Efeito de campo .................................................................................................... 13

Transistor de Efeito de Campo de Junção - JFET ......................................................................................... 13

O JFET Operando na Região Linear ou Resistiva ......................................................................................... 18

o JFET Operando na Região de Pinch-Off ....................................................................................................... 23

O JFET Como Amplificador - Modelo Para Pequenos Sinais e Baixas Frequências ....................... 29

Transistor de Efeito de Campo de Porta Isolada - IGFET ou MOSFET ..................................................... 33

O MOSFET de Indução ............................................................................................................................................ 33

MOS Complementar (CMOS) ................................................................................................................................ 40

O MOSFET de Depleção .......................................................................................................................................... 41

Observações Gerais Sobre os MOSFETs de Indução e de Depleção ..................................................... 44

MOSFETs de Potência .................................................................................................................................................. 45

Transistor Bipolar de Porta Isolada ....................................................................................................................... 46

Capítulo 8 - Amplificadores Operacionais: Fundamentos ................................................................................. 48

Amplificador Diferencial ............................................................................................................................................. 50

Características Importantes de um OPAMP Real ............................................................................................. 51

Ganho de Tensão em Malha Aberta (Ao) ......................................................................................................... 52

Tensão de Offset de Entrada (vio) ....................................................................................................................... 52

Corrente de Polarização de Entrada (IB) ......................................................................................................... 53

Corrente de Offset de Entrada (Ios) .................................................................................................................... 54

Slew Rate (Máxima Taxa de Variação do Sinal de Saída - SR) ................................................................ 54

Produto Ganho x Banda Passante (GBW - Gain x Band Width) ............................................................. 55

Tensão Diferencial de Entrada (VID) ................................................................................................................. 56

Faixa Permitida de Tensões de Entrada (VI) ................................................................................................. 56

Máxima Excursão do Sinal de Saída (VOM) ...................................................................................................... 56

Drift (Desvio) .............................................................................................................................................................. 56

Amplificador Operacional Ideal ............................................................................................................................... 58

Princípios Fundamentais na Análise de Circuitos com OPAMPs Ideais ............................................. 59

Circuitos Utilizando Amplificadores Operacionais ..................................................................................... 60

Capítulo 9 - Aplicações Lineares dos Amplificadores Operacionais .............................................................. 61

Amplificadores com OPAMPs ................................................................................................................................... 61

Amplificador Inversor ............................................................................................................................................. 61

Amplificador Somador Inversor ......................................................................................................................... 63

3

Amplificador Não-Inversor ................................................................................................................................... 64

Seguidor de Tensão ou Buffer Analógico ....................................................................................................... 64

Amplificador Subtrator ou Diferencial............................................................................................................. 65

Amplificadores de Instrumentação ................................................................................................................... 66

Integração e Derivação em Circuitos Elétricos ............................................................................................. 68

Amplificador Integrador Inversor ..................................................................................................................... 68

Amplificador Diferenciador Inversor ............................................................................................................... 71

Conversores de Sinal .................................................................................................................................................... 72

Conversor de Corrente para Tensão ................................................................................................................. 72

Conversor de Tensão para Corrente ................................................................................................................. 73

Reguladores de Tensão .......................................................................................................................................... 74

Filtros Ativos ................................................................................................................................................................... 76

Filtro Passa-Baixas Ativo com Amplificador Operacional ....................................................................... 77

Filtro Passa-Baixas Ativo com Amplificador Operacional ....................................................................... 77

Filtro Passa-Faixa Ativo com Amplificador Operacional .......................................................................... 78

Filtro Rejeita-Faixa Ativo com Amplificador Operacional ....................................................................... 79

Capítulo 10 - Aplicações Não-Lineares dos Amplificadores Operacionais ................................................ 80

Comparadores de Tensão ........................................................................................................................................... 80

Circuitos Integrados Especiais Para Uso Como Comparadores ............................................................. 82

Detetor de Janela ....................................................................................................................................................... 84

Detetor Para Quatro Níveis de Tensão ............................................................................................................. 86

Disparador de Schmitt (Schmitt Trigger) ....................................................................................................... 86

Amplificadores Não-Lineares ................................................................................................................................... 89

Amplificador Logarítmico ..................................................................................................................................... 89

Amplificadores Exponenciais............................................................................................................................... 90

Retificadores Ativos ...................................................................................................................................................... 91

Retificador Ativo de Meia-Onda .......................................................................................................................... 92

Retificador Ativo de Onda Completa ................................................................................................................. 93

Detetor de Pico ........................................................................................................................................................... 94

Capítulo 11 – Osciladores com Circuitos Integrados ........................................................................................... 95

Capítulo 7 R3 ...........................................................................................................................................................................

Capítulo 8 R1 ...........................................................................................................................................................................

Capítulo 9 R3 ...........................................................................................................................................................................

Capítulo 10 R1 .........................................................................................................................................................................

Capítulo 11 R3 .........................................................................................................................................................................

6

Í N D I C E D E F I G U R A S

Figura 7-1 – Estrutura Interna e Simbologia dos JFETs Canal N e Canal P ................................................. 13

Figura 7-2 – Polarização de um JFET Canal N ......................................................................................................... 14

Figura 7-3 – Corrente de Dreno de um JFET em Função da Tensão Entre Dreno e Source ................. 15

Figura 7-4 – Comportamento do JFET Para Tensões VGS Diferentes de Zero .......................................... 16

Figura 7-5 – Detalhamento do Limite Entre as Regiões Linear e de Pinch-off de um JFET ................. 17

Figura 7-6 – Detalhamento da Região Linear de Operação de um JFET Canal N ..................................... 18

Figura 7-7 - JFET Utilizado em Controle Automático de Ganho ...................................................................... 20

Figura 7-8 - Circuito Básico de Chaveamento com JFET e Respectivas Formas de Onda ..................... 21

Figura 7-9 – JFET Como Chave em Paralelo ............................................................................................................ 22

Figura 7-10 – Diagrama Básico de Multiplexador Analógico Utilizando JFET .......................................... 22

Figura 7-11 – Curva de Transferência de um JFET Operando na Região de Pinch-off .......................... 23

Figura 7-12 – Limites para as Curvas de Transcondutância de um JFET .................................................... 25

Figura 7-13– Polarização Independente para o Gate e Efeito da Variação dos Parâmetros do JFET

................................................................................................................................................................................................................... 25

Figura 7-14 – Circuito de Autopolarização e Efeito da Variação dos Parâmetros do JFET .................. 26

Figura 7-15 – Polarização com Divisor de Tensão e Efeito da Variação dos Parâmetros do JFET .. 28

Figura 7-16 – Modelo para Pequenos Sinais de um JFET................................................................................... 29

Figura 7-17 – Modelo Alternativo para Pequenos Sinais de um JFET ......................................................... 31

Figura 7-18 - Estrutura dos MOSFETs de Indução com Canal N e Canal P ................................................. 33

Figura 7-19 - Formação do Canal pela Tensão entre o Gate e o Substrato num NMOS de Indução . 34

Figura 7-20 – Curvas Características de Transferência e de Saída para um NMOS de Indução ........ 35

Figura 7-21 – Símbolos Mais Comuns para o NMOS de Indução .................................................................... 36

Figura 7-22 – Símbolos Mais Comuns para o PMOS de Indução ..................................................................... 36

Figura 7-23 – Circuito de Polarização Fixa para um NMOS de Indução ...................................................... 37

Figura 7-24 - Circuito de Polarização Autopolarizante para um NMOS de Indução............................... 38

Figura 7-25 - Circuito de Polarização com Divisor de Tensão No Gate para um NMOS de Indução 39

Figura 7-26 – Estrutura Básica de um Dispositivo CMOS .................................................................................. 40

Figura 7-27 – Circuito Lógico com Célula CMOS e Circuito Equivalente para vi = “0” e vi = “1” ....... 40

Figura 7-28 - Estrutura dos MOSFETs de Depleção com Canal N e Canal P ............................................... 41

Figura 7-29 - MOSFET de Depleção de Canal N nos Modos de Indução e de Depleção ......................... 42

Figura 7-30 - Curvas Características de Transferência e de Saída para um NMOS de Depleção ....... 43

Figura 7-31 – Símbolos Mais Usados para Representar o Nmos e o PMOS de Depleção ...................... 43

Figura 7-32 - Estrutura, Símbolo e Circuito Equivalente de um IGBT .......................................................... 46

Figura 8-1 – Diagrama em Blocos de um Amplificador Operacional Genérico ......................................... 48

Figura 8-2 – Diagrama Interno de Um Amplificador Operacional Simples ................................................ 49

Figura 8-3 – Símbolo do Amplificador Operacional, Aspecto Físico e Conexões ..................................... 49

Figura 8-4 – Amplificador Diferencial Polarizado por Fonte de Corrente Constante ............................ 50

Figura 8-5 – Técnica de Compensação da Tensão de Offset de Entrada de um OPAMP Real ............. 52

Figura 8-6- Técnicas para a Compensação Externa da Tensão de Offset de Entrada ............................ 53

Figura 8-7 – Efeito das Correntes de Polarização de Entrada de um OPAMP Real ................................. 53

Figura 8-8 – Efeito do Slew Rate Sobre o Sinal de Saída de um OPAMP Real ............................................ 54

Figura 8-9 – Relação entre Ganho de Tensão e Banda Passante num OPAMP Real................................ 55

7

Figura 9-1 – Diagrama Básico do Amplificador Inversor com OPAMP ........................................................ 61

Figura 9-2 – Diagrama do Amplificador Somador Inversor com OPAMP ................................................... 63

Figura 9-3 – Diagrama do Amplificador Não-Inversor com OPAMP ............................................................. 64

Figura 9-4 – Obtendo um Buffer Analógico a Partir de um Amplificador Não-Inversor ...................... 64

Figura 9-5 – Exemplo Prático de Utilização do Seguidor de Tensão com OPAMP................................... 65

Figura 9-6 – Diagrama Básico do Amplificador Subtrator ................................................................................ 65

Figura 9-7 – Subtrator Utilizado Para Processar o Sinal de uma Ponte de Wheatstone ....................... 66

Figura 9-8 – Diagrama Básico de um Amplificador de Instrumentação ...................................................... 67

Figura 9-9 – Diagrama Básico de um Integrador Inversor com Operacional ............................................ 68

Figura 9-10 – Circuito Prático de Integrador com Operacional ...................................................................... 70

Figura 9-11 – Circuito Integrador com MOSFET para a Descarga do Capacitor ...................................... 70

Figura 9-12 – Diagrama Básico de um Diferenciador Inversor com Operacional ................................... 71

Figura 9-13 – Circuito Prático de Diferenciador com Operacional ................................................................ 71

Figura 9-14 – Influência da Resistência Interna de uma Fonte de Corrente ............................................. 72

Figura 9-15 – Diagrama Básico de um Conversor Corrente-Tensão ............................................................. 72

Figura 9-16 – Conversor de Tensão Para Corrente Usando OPAMP ............................................................. 73

Figura 9-17 – Conversores Tensão-Corrente com Transistor Bipolar ......................................................... 74

Figura 9-18 – Regulador de Tensão Usando Amplificador Operacional...................................................... 74

Figura 9-19 – Regulador de Tensão com Proteção Contra Sobrecorrente ................................................. 75

Figura 9-20 – Aspecto Físico e Símbolo de um CI Regulador de Tensão com Três Terminais ........... 75

Figura 9-21 – Curvas de Resposta dos Diversos Tipos de Filtro ..................................................................... 76

Figura 9-22 – Filtro Ativo Passa-Baixas Não-Inversor ........................................................................................ 77

Figura 9-23 – Filtro Ativo Passa-Altas Não-Inversor ........................................................................................... 77

Figura 9-24 – Filtro Ativo Passa-Faixa Não-Inversor .......................................................................................... 78

Figura 9-25 – Método para a Implementação de um Filtro Rejeita-Faixa .................................................. 79

Figura 10-1 – Diagrama Básico de um Comparador de Tensões com OPAMP.......................................... 80

Figura 10-2 – Diagrama Básico de um Comparador Inversor ......................................................................... 81

Figura 10-3 – Comparador com Níveis de Tensão de Saída com Módulos Diferentes .......................... 81

Figura 10-4 – Saída do Tipo Coletor Aberto e Ligação do Resistor Externo .............................................. 83

Figura 10-5 – Pinagem dos Circuitos Integrados da Família X39 ................................................................... 83

Figura 10-6 – Pinagem da Família X11 e Circuito de Aplicação Usando o Terminal de Strobe ......... 84

Figura 10-7– Diagrama Básico de um Detetor de Janela e Comportamento do Seu Sinal de Saída . 85

Figura 10-8 – Implementação de Detetor de Janela Usando Operacionais Convencionais ................. 85

Figura 10-9– Detetor de Janela com Quatro Níveis de Referência ................................................................. 86

Figura 10-10 – Transições Espúrias na Saída de um Comparador, Devidas à Presença de Ruído ... 87

Figura 10-11 – Diagrama Básico de um Disparador de Schmitt ..................................................................... 87

Figura 10-12 – Curva de Transferência de um Disparador de Schmitt ........................................................ 88

Figura 10-13 - Diagrama, Curva de Transferência e Equações de um Schmitt Trigger Não-inversor

................................................................................................................................................................................................................... 88

Figura 10-14 – Diagrama Básico de um Amplificador Logarítmico com Operacional ........................... 89

Figura 10-15 – Amplificador Inversor Logarítmico Realimentado com Transistor Bipolar ............... 90

Figura 10-16 – Diagramas Básicos de Amplificador Exponencial com Operacional .............................. 90

Figura 10-17 – Efeito da Tensão de Limiar de um Diodo Sobre os Sinais Retificados........................... 91

Figura 10-18 – Diagrama de um Retificador Ativo de Meia-Onda ................................................................. 92

Figura 10-19 – Diagrama Aperfeiçoado de Retificador Ativo de Meia-Onda............................................. 92

8

Figura 10-20 – Diagrama de um Retificador Ativo de Onda Completa ........................................................ 93

Figura 10-21– Diagrama Básico e Formas de Onda de um Detetor de Pico com OPAMP .................... 94

Figura 10-22 – Detetor de Pico com Buffer de Saída e Circuito de Reset .................................................... 94

9

Informações Úteis

1) Ementa do Curso: O conteúdo programático será dividido em unidades, a saber:

• Transistores de Efeito de Campo

• Amplificadores Operacionais

• Osciladores com Amplificadores Operacionais e com o Circuito Integrado 555

• Tiristores.

Esse programa será desenvolvido conforme a capacidade de absorção da Turma e de acordo com

a duração do Módulo, podendo, eventualmente, não ser ministrado em sua totalidade.

Ao final de cada unidade será dada uma Lista de Exercícios, que poderá ser resolvida

individualmente ou por grupos de até quatro alunos.

2) Provas Escritas: Serão realizadas 2 Provas Escritas, compostas das seguintes seções:

• Laboratório: Essa seção vale 2 pontos e conterá de 1 a 3 questões referentes aos experimentos de Laboratório realizados até a data da Prova. Nessa seção não há possibilidade de escolha das questões a serem resolvidas nem de seu valor.

• Parte Discursiva: Essa seção vale 3 pontos e conterá 5 questões, das quais o aluno deverá

responder 3, escolhidas a seu critério. O aluno também poderá escolher o valor de cada questão,

desde que, simultaneamente: a soma dos valores atribuídos às três questões escolhidas seja igual

a 3 pontos, nenhuma delas receba valor maior do que 2 pontos, e nenhuma delas receba valor

inferior a 0,5 pontos.

• Parte de Cálculos e Análise: Essa seção vale 5 pontos e conterá 4 questões, das quais o aluno

deverá resolver 3, escolhidas a seu critério. O aluno também poderá escolher o valor de cada

questão, desde que, simultaneamente: a soma dos valores atribuídos às três questões escolhidas

seja igual a 5 pontos, nenhuma delas receba valor maior do que 2 pontos, e nenhuma delas receba

valor inferior a 1 ponto.

Qualquer situação diferente das acima descritas, seja no que se refere ao número de questões

respondidas em cada seção da prova, seja no que se refere aos valores atribuídos às questões, será

resolvida a critério exclusivo do professor. O conteúdo das Provas Escritas será o mesmo coberto pelas

duas últimas Listas de Exercícios realizadas anteriormente. Após cada duas Listas de Exercícios será

realizada uma Prova Escrita. Assim, a divulgação do gabarito da 2ª e da 4ª Lista de Exercícios serve,

respectivamente, como aviso quanto à realização da 1ª e da 2ª Prova Escrita.

3) Prova Substitutiva: De acordo com as Normas Acadêmicas do Curso, o aluno que faltar num dia de

Prova tem direito a realizar uma Prova Substitutiva, desde que requeira tal direito junto à CAE, num

prazo máximo de 48 horas após a realização da prova perdida. Esse direito cobre apenas a perda de uma

prova, ou seja, o aluno que perder as duas provas poderá fazer apenas uma substitutiva. Essa prova

poderá ser aplicada, a critério do Professor, fora do horário normal das aulas, ou ao final do módulo, na

aula imediatamente anterior à realização do Processo Final de Avaliação. Ressalta-se que a Prova

Substitutiva é dada apenas aos alunos que tiverem perdido uma prova, e não àqueles que fizeram a prova

e foral mal sucedidos.

10

4) Recuperação Paralela: Será proporcionado ao aluno que tiver nota inferior a 6,0 em qualquer das 2

Provas Escritas um processo paralelo de recuperação. Esse processo será realizado através da inclusão

em cada Prova (com a óbvia exceção da primeira) de questões referentes à prova anterior. As questões

de recuperação paralela terão seu valor medido em porcentagem. 20% serão referentes a duas questões

discursivas, 20% serão referentes a uma ou duas questões de Laboratório e os 60% restantes serão

referentes a uma questão de cálculo e/ou análise. O aluno que obtiver 100% nessas questões terá o valor

da nota da prova anterior alterado para 6. Para porcentagens inferiores, a nota será alterada de modo

proporcional.

5) Orientações Sobre os Relatórios de Experimentos Práticos: Os Relatórios dos experimentos devem

ser redigidos em conformidade com os princípios estudados em Metodologia do Trabalho Científico,

devendo conter: uma breve introdução teórica a respeito do assunto (não será aceita uma mera

transcrição da apostila), os requisitos de projeto (quando houver), o diagrama do circuito, a memória de

cálculo, os valores efetivamente utilizados, explicação sobre o procedimento experimental, resultados

obtidos (descrições, gráficos, tabelas, etc.). O item mais relevante é a comparação entre os resultados

obtidos e aqueles previstos pela teoria. Isso deve incluir os cálculos teóricos e comentários explicando as

razões para eventual discrepância e as conclusões decorrentes da realização do experimento. Os

Relatórios devem incluir também as referências bibliográficas consultadas. Obviamente, nem todos esses

itens serão aplicáveis a todos os experimentos. Deve ser entregue um relatório por grupo de trabalho

(bancada) e o prazo para a entrega é até a realização do próximo experimento, a menos que especificado

em contrário pelo professor.

6) Critério de Avaliação: A Nota do Componente Curricular (NCC) do curso será obtida através da

fórmula: NCC =P1 + P2

2fffffffffffffffffff

, onde P1 é a Nota da 1ª metade do Módulo e onde P2 é a Nota da 2ª metade do

Módulo.

A nota da Nota da 1ª metade do Módulo será obtida pela fórmula:

P1 =5BPV 1 + 3BMR1 + 2BML1

10fffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffff, onde PV1 é a nota da 1ª Prova Escrita, MR1 é a média das notas dos

Relatórios das experiências de Laboratório referentes à primeira parte da matéria e ML1 é a média das

notas das Listas de Exercícios referentes à primeira parte da matéria.

A nota da Nota da 2ª metade do Módulo será obtida pela fórmula:

P1 =5BPV 2 + 3BMR2 + 2BML2

10ffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffff, onde PV2 é a nota da 2ª Prova Escrita, MR2 é a média das notas dos

Relatórios das experiências de Laboratório referentes à parte final da matéria e ML1 é a média das notas

das Listas de Exercícios referentes à parte final da matéria. Eventual arredondamento de nota será

realizado apenas após o cálculo da Nota do Componente Curricular.

Como se pode notar pelo critério exposto acima, metade da Nota do Componente Curricular se

refere a atividades individuais (Provas Escritas) e a outra metade se refere a atividades em grupo

(Relatórios de Experiências de Laboratório e Listas de Exercícios).

Alunos com NCC ≥ 5,75 (valor que é arredondado para 6,0) estarão aprovados na disciplina e

alunos com NCC < 3,75 (que é arredondado para 4,0) estarão retidos. Nesses dois casos, a Média Final

será igual à Nota do Componente Curricular.

11

7) Processo Final de Avaliação (PFA): Os alunos que obtiverem Nota do Componente Curricular

inferior a 6 (seis) e igual ou superior a 4 (quatro) poderão participar do Processo Final de Avaliação

(PFA), a ser realizado na última semana do módulo. O PFA consistirá de uma terceira Prova Escrita

abrangendo toda a matéria do Módulo e que será composta por 4 questões discursivas, cada uma valendo

0,5 (meio ponto), num total de 2,0 (dois pontos); por 4 questões de cálculo e/ou análise, cada uma

valendo 1,5 (um ponto e meio), num total de 6,0 (seis pontos); e 2 questões de Laboratório, cada uma

valendo 1,0 (um ponto), num total de 2,0 (dois pontos). Não haverá nessa prova escolha de questões a

serem resolvidas nem de seus valores. A Média Final será o maior valor entre a Nota do Componente

Curricular e a nota obtida no Processo Final de Avaliação.

Note-se que a Recuperação Paralela da 2ª Prova Escrita será realizada em conjunto com o PFA.

Se, por acaso, a nota obtida após a recuperação for suficiente para a aprovação do aluno, o PFA será

desconsiderado.

8) Apostila: O curso é baseado na presente apostila, e sua impressão é fortemente recomendada. O

aluno deverá acompanhar as aulas tendo em seu poder a apostila. A princípio, as únicas anotações

necessárias se referem à resolução dos Exemplos Numéricos que serão propostos durante as aulas, além

de correções de eventuais erros presentes no texto.

9) Devolução e Guarda dos Trabalhos: Todos os trabalhos realizados ao longo do Curso (Listas de

Exercícios, Relatórios e Provas Escritas) serão devolvidos aos alunos após sua correção. Essa devolução

será feita durante o horário oficial de aulas e, se o aluno não estiver presente, o trabalho será entregue ao

Representante da Turma ou ao seu vice. Os trabalhos deverão ser cuidadosamente guardados até o

encerramento do módulo, para comprovação no caso de notas não lançadas ou lançadas com erro. Tais

retificações serão feitas exclusivamente mediante a apresentação do trabalho correspondente, antes da

data estipulada para a entrega dos resultados finais à Secretaria.

10) Resultado Final: Realizadas todas as atividades previstas neste documento e calculada a Média Final

de acordo com o exposto nos itens 4 e 5 deste documento, não caberá qualquer recurso junto ao

professor para que a Média Final seja alterada (realização de prova-extra, trabalho-extra, etc.). Isso deve

estar bem claro para o aluno, a fim de que sejam evitadas situações constrangedoras para si mesmo e

para o professor.

11) Bibliografia Recomendada: A apostila que serve como base para o Curso possui o conteúdo

estritamente necessário. As fontes de referência mais completas são livros, que abrangem um número

maior de tópicos e, em geral, com maior profundidade. Um único livro pode servir como referência para

várias disciplinas do Curso. Portanto, sempre que possível, os livros devem ser adquiridos.

Recomendam-se as seguintes obras, listadas em ordem crescente de complexidade:

a. Eletrônica (2 volumes) – Autor: Malvino – Editora Makron Books

b. Eletrônica (2 volumes) – Autores: Millmann e Halkias – Editora Makron Books

c. Microeletrônica – Autores: Sedra e Smith – Editora Pearson Education

Todas essas obras estão disponíveis na Biblioteca da Escola.

12) Site: O material referente ao curso (Apostila, Listas de Exercícios, Resolução de Listas e Provas, etc.)

estará disponível no site www.prof-antonio-luiz.webnode.com.

12

CAPÍTULO 7 - TRANSISTOR DE EFEITO DE CAMPO (FET - FIELD EFFECT

TRANSISTOR)

No estudo sobre o transistor bipolar de junção, vimos que a condução de corrente elétrica nesse

dispositivo se dá por meio de dois tipos de portadores de carga elétrica: os elétrons livres e as lacunas,

sendo essa a razão para o adjetivo “bipolar”.

Existe, entretanto, um tipo de transistor no qual apenas um dos tipos de portadores é responsável

pela condução da corrente, sendo, portanto, um dispositivo unipolar – trata-se do transistor de efeito

de campo (FET - de Field Effect Transistor), assim chamado porque o controle da corrente é realizado

pela ação de um campo elétrico convenientemente aplicado.

Tomando como base o conhecimento prévio sobre o transistor bipolar de junção, estudaremos as

características, a correta polarização e as aplicações mais relevantes para o transistor de efeito de campo.

Sempre que possível, será feita uma comparação entre esses dois tipos de transistores.

Em termos de história, a concepção dos transistores de efeito de campo é anterior à dos

transistores bipolares. As primeiras patentes relacionadas ao transistor de efeito de campo datam da

segunda e da terceira décadas do século XX, enquanto a patente do transistor bipolar é de 1948. No

entanto, a produção do transistor bipolar em escala industrial já era uma realidade em 1956, ao passo

que o transistor de efeito de campo só alcançou essa condição no início da década seguinte.

As particularidades desses dois dispositivos fazem com que um apresente vantagens e

desvantagens em relação ao outro, dependendo do tipo de aplicação. Esse fato justifica que ambos

continuem sendo produzidos. A Tabela 7-1 apresenta uma comparação entre eles.

TABELA 7-1 – COMPARAÇÃO ENTRE TRANSISTORES DE EFEITO DE CAMPO E TRANSISTORES BIPOLARES

A principal vantagem dos FETs é a maior escala de integração. Numa pastilha de circuito

integrado podem ser incluídos sete vezes mais transistores de efeito de campo do que bipolares. Isso

permite funções muito mais complexas para uma mesma área de chip. A maior desvantagem dos FETs é

seu menor produto ganho x banda passante (GBW), ou seja, um amplificador a FET terá, em geral, um

ganho menor do que um amplificador a transistor bipolar que tenha a mesma banda passante.

Transistor de Efeito de

Campo Transistor Bipolar

Máxima corrente menor maior

Frequência de corte menor maior

Linearidade menor maior

Ganho de tensão menor maior

Ganho de corrente maior menor

Impedância de entrada maior menor

Imunidade à radiação maior menor

Tolerância á temperatura maior menor

Escala de integração maior menor

Rapidez de chaveamento maior menor

Comportamento como chave normalmente fechado normalmente aberto

Mecanismo de controle corrente tensão

13

FAMÍLIAS DE TRANSISTORES DE EFEITO DE CAMPO

Existem duas principais famílias de transistores de efeito de campo: os transistores de efeito de

campo de junção (JFET – Junction Field Effect Transistor) e os transistores de efeito de campo de

porta isolada (IGFET - Insulated Gate Field Effect Transistor), mais conhecidos como transistores de

efeito de campo de metal-óxido-semicondutor (MOSFET – Metal-Oxide-Semiconductor Field Effect

Transistor). O desenvolvimento posterior levou ao surgimento de várias outras famílias, entre as quais

os transistores de efeito de campo de heterojunção (HFET – Heterojunction Field Effect Transistor),

os transistores de efeito de campo de metal-semicondutor (MESFET – Metal-Semiconductor Field

Effect Transistor) e os transistores de efeito de campo sensíveis a íons (ISFETs – Ion Sensitive Field

Effect Transistor). Nosso estudo abrangerá apenas as duas primeiras famílias.

TRANSISTOR DE EFEITO DE CAMPO DE JUNÇÃO - JFET

O JFET consiste basicamente numa barra semicondutora cuja condutância é controlada pela

aplicação de um campo elétrico perpendicular ao fluxo da corrente. Esse campo elétrico é resultante da

polarização reversa de uma junção PN que se forma na região intermediária da barra. Em cada uma das

extremidades são feitos contatos ôhmicos para a colocação de terminais, fazendo-se o mesmo na região

onde se formou a junção. A barra semicondutora recebe o nome de canal e a região de dopagem oposta

no meio do canal é chamada de porta ou gate (G), sendo a região de gate muito mais fortemente dopada

do que o canal.

A corrente no canal é composta exclusivamente de portadores majoritários. O terminal por onde

esses portadores entram no canal (a origem dos portadores) é chamado de fonte ou source (S) e o

terminal por onde eles saem do canal (o destino dos portadores) é chamado de dreno ou drain (D). Da

mesma forma que existem transistores bipolares dos tipos NPN e PNP, existem JFETs de canal N (cuja

corrente é constituída de elétrons livres) e de canal P (cuja corrente é constituída de lacunas).

Lembrando que os elétrons livres possuem maior mobilidade do que as lacunas, é muito mais frequente o

uso de JFETs de canal N do que de JFETs de canal P. A Figura 7-1 mostra o aspecto construtivo e a

simbologia dos JFETs canal N e canal P. Note-se que a diferenciação entre as simbologias é feita pelo

terminal de gate. Uma seta apontando para dentro do símbolo indica uma região com dopagem do tipo P.

Assim, um gate canal P significa que o canal é do tipo N. No caso do JFET canal P, a seta representativa

do gate aponta para fora, indicando uma região com dopagem do tipo N.

FIGURA 7-1 – ESTRUTURA INTERNA E SIMBOLOGIA DOS JFETS CANAL N E CANAL P

Source (S)

Dreno (D)

Gate (G)

Source (S)

Dreno (D)

Gate (G)

O desenho da estrutura permite observar que

o coletor de um transistor bipolar,

diferentes, mas se encontram em extremidades opostas de uma mesma região

caso se aplique uma tensão entre o dreno e o source, existe um caminho livre para a circulação da

corrente, não havendo nenhuma barreira representada por uma junção reversamente polarizada (como

ocorre quando se aplica uma tensão entre o coletor e o emissor de

Outro detalhe importante é que a região de gate se localiza mais próxima ao source d

dreno. Esse fato é expresso na simbologia com a colocação da seta indicativa do gate mais próxima ao

terminal que representa o source. Deve

uma simbologia para o JFET em que a se

dreno e o source. A forma mais segura de identificação dos terminais, portanto, é por meio da

configuração dos circuitos de polarização, que iremos abordar a seguir.

POLARIZAÇÃO E PRINCÍ

A polarização de um JFET requer a aplicação de duas tensões: uma entre o gate e o source (VGS) e

outra entre o dreno e o source (VDS). A correta polarização de um JFET exige que a junção gate

seja reversamente polarizada. É

Com relação à tensão entre dre

canal se desloquem do source para o dreno.

tensão VGS, considerando o source como o terminal de referência.

Tomando como exemplo um JFET de canal N (de uso mais frequente), o gate, que é do tipo P, deve

ter potencial negativo em relação ao source. Consequentemente, o dren

relação ao source. A Figura 7-2

FIGURA

Como visto anteriormente, na zona intermediária de uma junção PN existe uma região desprovida

de cargas móveis (e, assim, isolante), chamada de

reversamente polarizada, a largura

aplicada.

região de depleção

WCH

O desenho da estrutura permite observar que, ao contrário do que ocorre em relação ao emissor e

o coletor de um transistor bipolar, o dreno e o source de um JFET não se encontram em regiões

diferentes, mas se encontram em extremidades opostas de uma mesma região


vendo nenhuma barreira representada por uma junção reversamente polarizada (como

quando se aplica uma tensão entre o coletor e o emissor de um transistor bipolar).

Outro detalhe importante é que a região de gate se localiza mais próxima ao source d


terminal que representa o source. Deve-se tomar cuidado, no entanto, porque muitos diagramas utilizam

uma simbologia para o JFET em que a seta do gate se encontra exatamente no centro da distância entre o


configuração dos circuitos de polarização, que iremos abordar a seguir.

POLARIZAÇÃO E PRINCÍPIO DE OPERAÇÃO DO JFE

polarização de um JFET requer a aplicação de duas tensões: uma entre o gate e o source (VGS) e

outra entre o dreno e o source (VDS). A correta polarização de um JFET exige que a junção gate

polarizada. É dessa forma que se obtém a alta impedância de entrada do dispositivo.

Com relação à tensão entre dreno e source, ela deve ter polaridade tal que os portadores majoritários do

canal se desloquem do source para o dreno. Para tanto, a polaridade da tensão

tensão VGS, considerando o source como o terminal de referência.


ter potencial negativo em relação ao source. Consequentemente, o dreno deve ter potencial negativo em

2 ilustra a correta polarização de um JFET canal N.

FIGURA 7-2 – POLARIZAÇÃO DE UM JFET CANAL N

teriormente, na zona intermediária de uma junção PN existe uma região desprovida

de cargas móveis (e, assim, isolante), chamada de região de depleção. No caso de uma junção

polarizada, a largura da região de depleção será proporcional ao mód

região de depleção

VGS

14

, ao contrário do que ocorre em relação ao emissor e

de um JFET não se encontram em regiões

diferentes, mas se encontram em extremidades opostas de uma mesma região (no caso, o canal). Assim,


vendo nenhuma barreira representada por uma junção reversamente polarizada (como

um transistor bipolar).

Outro detalhe importante é que a região de gate se localiza mais próxima ao source do que ao


se tomar cuidado, no entanto, porque muitos diagramas utilizam

ta do gate se encontra exatamente no centro da distância entre o


O DE OPERAÇÃO DO JFET

polarização de um JFET requer a aplicação de duas tensões: uma entre o gate e o source (VGS) e

outra entre o dreno e o source (VDS). A correta polarização de um JFET exige que a junção gate-source

dessa forma que se obtém a alta impedância de entrada do dispositivo.

deve ter polaridade tal que os portadores majoritários do

Para tanto, a polaridade da tensão VDS deve ser oposta à da


o deve ter potencial negativo em

ilustra a correta polarização de um JFET canal N.

teriormente, na zona intermediária de uma junção PN existe uma região desprovida

. No caso de uma junção

da região de depleção será proporcional ao módulo da tensão

VDS

15

Suponhamos inicialmente que a tensão VGS esteja ajustada em zero (curto-circuito entre gate e

source). Com a aplicação da tensão VDS entre dreno e source, os portadores majoritários do canal

(elétrons livres, no caso de um JFET canal N) passam a fluir através do mesmo, estabelecendo-se a

corrente de dreno ID. A Figura 7-3 ilustra essa situação e mostra o comportamento da corrente de dreno

em função da tensão entre dreno e source.

FIGURA 7-3 – CORRENTE DE DRENO DE UM JFET EM FUNÇÃO DA TENSÃO ENTRE DRENO E SOURCE

Um fato importante a observar é que a tensão VDS também contribui para a polarização reversa

da junção porta-canal. Como o canal é N e possui potencial positivo, enquanto a tensão do gate é zero, a

junção está, de fato, reversamente polarizada. A tensão VDS se distribui linearmente ao longo do

comprimento l do canal. Logo, quanto mais próximo ao dreno, maior será a polarização reversa. Como a

largura da região de depleção é proporcional ao valor da tensão reversa, isso explica porque o canal é

mais estreito nas proximidades do dreno do que nas proximidades do source.

Para pequenos valores de VDS, a região de depleção entre o gate e o canal se mantém

relativamente estreita, e seu efeito sobre a corrente de dreno é desprezível, existindo, portanto, uma

relação linear entre a corrente de dreno e a tensão VDS. Esse é o comportamento na primeira parte da

curva característica, que compreende a região de operação chamada de linear, resistiva ou de triodo.

À medida que a tensão VDS aumenta, a região de depleção avança para o interior do canal,

reduzindo sua largura efetiva. Dessa forma, diminui a variação de corrente devida a uma dada variação

de tensão, isto é, a inclinação da curva, vai diminuindo, até que chega o ponto em que o aumento da

tensão VDS acarreta um aumento na mesma proporção na resistência do canal. A esse fenômeno dá-se o

nome de pinçamento, estrangulamento, constrição ou pinch-off. Como é possível observar através

do gráfico, após o estrangulamento a corrente de dreno varia muito pouco com o aumento da tensão

entre dreno e source, o que caracteriza uma saturação do valor da corrente de dreno. Esse valor

estabilizado de corrente, obtido com VGS = 0 é chamado de máxima corrente de saturação de dreno

(IDss).

Note-se que não é possível fechar totalmente o canal apenas aumentando-se o valor de VDS. Com

o canal totalmente fechado, não circularia corrente por ele e a distribuição de tensão que causou o

pinçamento não mais existiria. Pelas razões expostas acima, essa região de operação do JFET é chamada

de região de pinch-off, de corrente constante ou de saturação. O valor de tensão entre dreno e source

que leva ao pinçamento de canal é chamado de tensão de pinçamento ou tensão de pinch-off (VP).

IDss e VP são os dois parâmetros mais importantes de um JFET.

RD

VDD avalanche

16

Aumentando-se ainda mais a tensão entre dreno e source, a junção porta-canal entra na região de

avalanche, na qual a corrente cresce indefinidamente, podendo danificar o dispositivo caso não existam

elementos limitadores. Trata-se de um processo análogo ao que ocorre nos diodos Zener. A tensão

entre dreno e source que leva o JFET a entrar na região de avalanche é outro parâmetro importante de

um JFET. Esse parâmetro é denominado como BVDSS ou B(VR)DSS nos manuais e folhas de dados, e é

da ordem de algumas dezenas de volts. O projetista de circuitos utilizando JFET deve garantir que este

não entre na região de avalanche.

Utilizando agora uma tensão VGS entre gate e source diferente de zero, essa se soma à tensão VDS

na polarização reversa da junção gate-canal. Com isso, o valor da corrente de dreno será, para cada valor

de VDS, menor do que no caso anterior (em que VGS = 0). Como a junção porta-canal está reversamente

polarizada, a corrente de gate IG é praticamente nula (da ordem de nA), resultando numa impedância de

entrada muito alta para o JFET. Assim, o controle da corrente de dreno é feito basicamente pelo campo

elétrico gerado pela tensão VGS.

Quanto maior (em módulo), o valor da tensão VGS, menor será a largura efetiva do canal, até

chegar ao ponto de seu total fechamento, quando a corrente de dreno terá valor essencialmente nulo. Na

prática, nessas condições circula uma corrente da ordem de nA, chamada de IDoff. Outra forma de definir

a tensão de pinch-off VP é como a tensão entre gate e source que causa o fechamento completo do canal.

Por esse motivo, a tensão de pinch-off é simbolizada também como VGS(off). Quanto maior o módulo da

tensão VGS, menor o valor necessário da tensão VDS para que o JFET atinja a região de avalanche.

A Figura 7-4 mostra o comportamento do JFET para uma tensão VGS diferente de zero e um

gráfico com valores típicos para as curvas características do dispositivo, mostrando claramente as três

regiões de operação.

FIGURA 7-4 – COMPORTAMENTO DO JFET PARA TENSÕES VGS DIFERENTES DE ZERO

O gráfico das curvas características permite observar uma diferença essencial entre o JFET e o

transistor bipolar. Enquanto num transistor bipolar a região de operação depende basicamente da

forma como são polarizadas as duas junções, num JFET a região de operação depende basicamente do

valor da tensão VDS entre dreno e source, sem qualquer alteração na polaridade das tensões de

polarização (VDS e VGS).

A região de depleção se alarga com o aumento de VGS, até o fechamento total do canal, cessando o fluxo da corrente de dreno ID.

linear pinchoff avalanche

17

Para pequenos valores de VDS, o JFET está na região resistiva. Quando a tensão entre dreno e

source aumenta até causar o estrangulamento do canal, o JFET passa para a região de corrente constante,

na qual permanece até que VDS ultrapassa o valor necessário para causar a avalanche da junção gate-

canal. Considerando-se a ação combinada das tensões VDS e VGS (ambas tomadas em módulo, já que

têm polaridades opostas), a região de operação em que um JFET se encontra pode ser determinada pela

seguinte regra:

Para VDS ≤ VP@VGSLL

MM, o JFET se encontra na região linear ou resistiva;

Para VP@VGSLL

MM< VDS ≤ BDVSS@VGS

LL

MM, o JFET se encontra na região de pinch-off ou de

corrente constante;

Para VDS > BDVSS@VGSLL

MM, o JFET se encontra na região de avalanche (o que deve ser evitado).

A Figura 7-5 mostra em detalhes a fronteira entre as regiões resistiva e de corrente constante de

um JFET canal N que possui VP = -3,6 V e IDss = 9 mA. A figura não inclui a região de avalanche.

FIGURA 7-5 – DETALHAMENTO DO LIMITE ENTRE AS REGIÕES LINEAR E DE PINCH-OFF DE UM JFET

EXEMPLO 7-1: UM JFET POSSUI TENSÃO DE PINCH-OFF IGUAL A 3 V E TENSÃO DE AVALANCHE IGUAL A 35 V. EM

QUE REGIÃO ESSE JFET ESTARÁ OPERANDO CASO A SUA TENSÃO ENTRE DRENO E SOURCE VALHA:

A) 30 V. B) 2,5 V. C) 5 V. D) 40 V. E) 10 V.

VGS = -3,0 V

VGS = -2,4 V

VGS = -1,8 V

VGS = -1,2 V

VGS = -0,6 V

VGS = 0,0 V

região de corrente constante (VDS > VP – VGS)

Linha indicativa de VDS = VP – VGS

região resistiva (VDS ≤≤≤≤ VP – VGS)

1,2 2,4 3,6 4,8 6,0 7,2 8,4 VDS (V) (VP) VGS ≤≤≤≤ -3,6 V (ID ≈ 0)

ID (mA)

9 (IDss)

8

7

6

5

4

3

2

1

0

18

O JFET OPERANDO NA REGIÃO LINEAR OU RESISTIVA

Na parte inicial das curvas características de um JFET a tensão VDS tem influência desprezível na

polarização reversa da junção. Desse modo, a resistência do canal dependerá apenas do valor da tensão

aplicada entre gate e source, e a corrente variará linearmente em função da tensão VDS entre dreno e

source. Nessas condições, o canal pode ser considerado como um resistor cuja resistência depende de

VGS (quanto maior VGS, maior será a resistência do canal) e é chamada de RDSon. O menor valor

possível para RDSon é chamado de Ro e será obtido, obviamente, quando a tensão entre gate e source for

igual a zero. Os JFETs comerciais possuem valor de Ro situado entre 10 Ω e 100 KΩ.

A Figura 7-6 mostra uma ampliação da parte inicial (VDS na ordem de centenas de milivolts) da

região resistiva para um JFET canal N.

FIGURA 7-6 – DETALHAMENTO DA REGIÃO LINEAR DE OPERAÇÃO DE UM JFET CANAL N

A figura permite visualizar claramente as diferentes inclinações da curva, em função da tensão

entre gate e source. Cada inclinação corresponde a um diferente valor de resistência de canal RDSon. É

possível calcular o valor da resistência de canal através da equação:

RDSON =Ro

1@ VGS

VPffffffffffffffffff

ffffffffffffffffffffffff (EQUAÇÃO 7-1).

É evidente que para valores de VGS com módulo igual ou superior a VP, o canal estará totalmente

fechado e a sua resistência será “infinita”. A equação nos mostra que a resistência do canal pode ser

variada através da tensão entre gate e source, ou seja, trata-se de uma resistência controlada por

tensão , também conhecida como VDR (Voltage Dependant Resistance).

Como se pode ver, as curvas passam pela origem (VDS = 0 e ID = 0). Isso significa que o JFET não

possui offset, ou seja, não exige uma tensão mínima para iniciar a condução (como é o caso de um diodo

ou de um transistor bipolar). Isso é bastante vantajoso em várias aplicações.

Outra característica que pode ser notada é que na região linear as curvas são praticamente

simétricas em relação à origem, o que indica que a polaridade de VDS pode ser invertida sem que as

características de funcionamento se alterem de modo significativo.

19

EXEMPLO 7-2: O JFET UTILIZADO NO CIRCUITO ABAIXO POSSUI TENSÃO DE PINCH-OFF IGUAL A -2 V E MÁXIMA

CORRENTE DE SATURAÇÃO DE DRENO IGUAL A 6 mA. SABENDO QUE O VALOR DA CORRENTE DE DRENO É 4 mA:

A) CALCULAR O VALOR DA TENSÃO VO CASO A TENSÃO ENTRE GATE E SOURCE SEJA AJUSTADA PARA -1 V.

B) CALCULAR O VALOR DA TENSÃO ENTRE GATE E SOURCE PARA QUE A CORRENTE PASSE PARA 2 mA.

A fórmula genérica que permite o cálculo da corrente de dreno de um JFET operando na região

resistiva em função dos seus parâmetros e das tensões de polarização é:

ID =IDssBVDS

VP2

ffffffffffffffffffffffffffffffffffB 2B VP@VGS

` a@VDS

B C

(EQUAÇÃO 7-2).

Ao se utilizar a equação acima é importante ter em mente que sua validade se limita à região

resistiva de operação (quando VDS ≤ VP@VGSLL

MM) e que todas as tensões envolvidas na equação devem ser

consideradas em módulo. Outro ponto importante é que o dispositivo só obedecerá à equação caso as

condições de polarização (valor da tensão de alimentação e dos resistores associados) assim o

permitirem.

EXEMPLO 7-3: PARA O CIRCUITO DO EXEMPLO 7-2, CALCULAR O VALOR NECESSÁRIO DA TENSÃO DE

ALIMENTAÇÃO PARA QUE A CORRENTE DE DRENO DO JFET CHEGUE A IDss, SEM QUE O MESMO SAIA DA REGIÃO

RESISTIVA.

RD 1 KΩ

VDD 5 V

20

APLICAÇÕES DO JFET NA REGIÃO LINEAR OU RESISTIVA

Como vimos, em sua operação na região linear a resistência de um JFET é controlada pela tensão

aplicada entre gate e source. Esse comportamento proporciona algumas aplicações para o dispositivo,

que veremos a seguir.

CIRCUITOS DE CONTROLE AUTOMÁTICO DE GANHO PARA AMPLIFICADORES

Em algumas situações é importante que se controle o ganho de um amplificador de modo a evitar

alterações bruscas no comportamento quando o sinal de entrada varia subitamente. Um exemplo dessa

situação é quando, numa emissora de TV, o volume aumenta significativamente durante os intervalos

comerciais (prática proibida pela legislação, mas muito utilizada).

Um circuito de controle automático de ganho (AGC – Automatic Gain Control) diminui o ganho do

amplificador quando a intensidade do sinal de entrada aumenta e aumenta o ganho quando a intensiade

do sinal de entrada diminui, mantendo dessa forma o nível do sinal de saída. O diagrama em blocos de

um circuito típico de AGC utilizando JFET é mostrado na Figura 7-7.

FIGURA 7-7 - JFET UTILIZADO EM CONTROLE AUTOMÁTICO DE GANHO

Como sabemos, o módulo do ganho de tensão de um amplificador transistorizado emissor comum

sem capacitância de desvio no emissor é dado, aproximadamente, pela equação: AvLL

MMt

RC

REffffffffffff. No caso do

diagrama da Figura 7-7, a resistência de emissor é dada pela associação paralela entre o resistor RE e a

resistência de canal RDSon do JFET, de maneira que o módulo do ganho de tensão deste circuito

específico será: AvLL

MMt

RCREBRDSon

RE + RDSonffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffff. O JFET não influi sobre a polarização DC do amplificador

transistorizado devido à presença do capacitor de desacoplamento CAGC., que faz com que a resistência de

canal só tenha influência sobre o sinal alternado a ser amplificado.

Se, por qualquer razão, o ganho do amplificador aumenta, o valor do sinal de saída vo também

aumenta, bem como o nível DC na saída do filtro. Se o sinal de saída do filtro polariza reversamente a

junção porta-canal, um aumento nessa tensão acarreta um aumento de RDSon, o que, por sua vez, reduz o

valor do ganho.

21

As relações de causa e efeito são: Av ↑↑↑↑ ⇒⇒⇒⇒ vo ↑↑↑↑ ⇒⇒⇒⇒ VGS ↑↑↑↑ ⇒⇒⇒⇒ RDSon ↑↑↑↑ ⇒⇒⇒⇒ Av ↓↓↓↓. Logo, um

aumento do ganho acaba acarretando sua própria diminuição, ou seja, o AGC introduz um efeito

estabilizador sobre o ganho do amplificador. Usando um raciocínio análogo, constata-se que uma

eventual diminuição do ganho também será compensada por esse circuito.

O JFET COMO DISPOSITIVO DE CHAVEAMENTO

Da mesma forma como o transistor bipolar, o JFET também pode ser empregado como dispositivo

de chaveamento, que é uma aplicação binária, ou seja, que envolve dois estados. Para tanto, a tensão de

gate deve ser de tal forma que faça o JFET transitar da condução plena (|VGS| ≈ 0, levando o JFET a se

comportar como uma chave fechada) para a condição de canal fechado (|VGS| ≥≥≥≥ |VP|, levando o JFET a se

comportar como uma chave aberta).

O desempenho do JFET como chave é um pouco inferior ao de um transistor bipolar, pois quando

ligado (|VGS| ≈ 0), a resistência RDSon não é nula, mas possui um valor da ordem de dezenas ou até

mesmo centenas de Ω. Quando desligado |VGS| ≥≥≥≥ |VP|), a resistência do canal é praticamente infinita, e o

comportamento é semelhante ao de uma chave aberta. Com isso em mente, é fácil compreender o

funcionamento de um circuito de chaveamento com JFET, como o mostrado na Figura 7-8.

FIGURA 7-8 - CIRCUITO BÁSICO DE CHAVEAMENTO COM JFET E RESPECTIVAS FORMAS DE ONDA

A tensão de controle vCONTROL, aplicada ao gate do JFET, é um sinal binário. Um dos seus valores

(nível “1”) deve ser levemente positivo e o outro (nível “0”) deve ser mais negativo do que a tensão de

pinch-off. Assim, quando o sinal de controle estiver em nível “1” a resistência entre dreno e source será

mínima e o valor da tensão de saída será:

vo = vRL =viBRL

RDSON + RLfffffffffffffffffffffffffffffffffff

(EQUAÇÃO 7-3).

Logo, para que o circuito seja eficiente, é necessário que RL >> RDSON. Isso garante que a tensão

sobre RL seja praticamente igual à tensão de entrada e também que a tensão entre dreno e source VDS

seja próxima de zero, o que é essencial para que o JFET apresente um comportamento resistivo (se VDS

>> 0, o JFET entra na região de saturação).

22

Quando o sinal de controle estiver em nível “0”, o canal do JFET estará “fechado”, resultando numa

corrente e numa tensão de saída praticamente nulas.

O gráfico da Figura 7-8 mostra como exemplo uma tensão de entrada vi constante, representada

pela reta pontilhada. Na prática, esse sinal pode ter qualquer forma de onda, inclusive alternada, visto

que na região resistiva o comportamento do JFET é praticamente simétrico, ou seja, funciona

corretamente para qualquer polaridade da tensão VDS. As únicas precauções a serem tomadas dizem

respeito aos limites de corrente e de frequência de operação.

O circuito da Figura 7-8 mostra o JFET como uma chave colocada em série com a carga. Ele pode

ser também colocado em paralelo, como mostra o diagrama da Figura 7-9.

FIGURA 7-9 – JFET COMO CHAVE EM PARALELO

Para este circuito, quando a tensão de controle estiver em nível “0”, a tensão VGS do JFET será

nula e a resistência de canal terá o seu valor mínimo. Supondo que não exista resistência de carga

conectada, a tensão de saída vo valerá:

vo = vRDSON=

viBRDSON

RDSON + RDfffffffffffffffffffffffffffffffffff

(EQUAÇÃO 7-4).

Sendo RD >> RDSON, a tensão de saída nessa situação será praticamente zero. Caso a tensão de

controle esteja em nível “1” (tensão negativa com módulo igual ou superior a VP), o canal do JFET estará

completamente fechado, não circulará corrente pelo circuito e teremos: vo = vi. Caso seja conectada

uma resistência de carga RL aos terminais de saída, é necessário que RL >> RD, par um bom desempenho

do circuito.

Uma variação interessante da aplicação do JFET como dispositivo de chaveamento é como

multiplexador analógico, conforme mostrado no diagrama da Figura 7-10.

FIGURA 7-10 – DIAGRAMA BÁSICO DE MULTIPLEXADOR ANALÓGICO UTILIZANDO JFET

RD

D

R G

vi vo

vCONTROL

R L

R L

vi1

vi2

vi3

vc1 vc2 vc3

vo

23

O princípio de funcionamento é bastante simples. Supondo que todos os sinais de controle (vc1,

vc2 e vc3) estejam em nível “1” (tensão negativa com módulo igual ou superior a VP), todos os JFETs

estarão cortados e o sinal de saída será nulo. Se uma das tensões de controle for para nível “0”, o JFET

correspondente entra em condução plena e o sinal de saída será aproximadamente igual ao sinal de

entrada aplicado ao source do JFET em questão (observadas as condições comentadas acima). Em geral,

apenas uma das entradas de controle estará em nível “0” num determinado instante. Em outras palavras,

esse circuito não funciona bem como misturador de sinais.

Uma última observação é que as análises e descrições acima se referem a JFETs de canal N. Para

JFETs de canal P, a polaridade da tensão de controle tem que ser invertida.

O JFET OPERANDO NA REGIÃO DE PINCH-OFF

Conforme vimos anteriormente, à medida que a tensão entre o dreno e o source aumenta, dois

processos conflitantes passam a ocorrer: com o aumento da tensão VDS, a corrente de dreno tenderia a

aumentar, mas, simultaneamente, a redução da largura do canal aumenta a resistência dessa região, o que

tenderia a diminuir a corrente de dreno. A soma desses dois efeitos leva a uma estabilização do valor da

corrente de dreno - é a chamada corrente de saturação de dreno (IDs). Isso explica a pequena variação

da corrente de dreno em relação à variação de VDS que ocorre na região de pinch-off, como observado no

gráfico da Figura 7-4.

O mesmo gráfico permite constatar que valor da corrente de saturação será dependente da tensão

entre gate e source (VGS). O maior valor para essa corrente será atingido, evidentemente, quando VGS for

igual a zero. Esse valor máximo da corrente de saturação de dreno é chamado de máxima corrente de

saturação de dreno (IDss). Conhecidos os valores de IDss e de VP, é possível calcular o valor da

corrente de saturação de dreno para valores de VGS diferentes de zero através da chamada Equação de

Shockley, que é válida somente quando o JFET se encontra na região de pinch-off:

IDs = IDssB 1@VGS

VPfffffffffffffff g2

(EQUAÇÃO 7-5).

Colocando a Equação 7.5 em forma gráfica, podemos traçar a curva de transferência do JFET

(também conhecida como curva de transcondutância), assim chamada porque relaciona uma grandeza

de saída (IDs)com uma grandeza de entrada VGS. Essa curva é mostrada na Figura 7-11.

FIGURA 7-11 – CURVA DE TRANSFERÊNCIA DE UM JFET OPERANDO NA REGIÃO DE PINCH-OFF

VGS

IDs

IDss

VP

24

Como a Equação 7.5 permite deduzir, a curva mostrada no gráfico acima é uma parábola. Está

traçada no segundo quadrante apenas para deixar evidente que a polaridade da tensão entre gate e

source VGS é negativa em relação ao sentido da corrente de dreno IDs. A curva está limitada, na prática,

pelo eixo vertical, à direita, e pelo ponto VGS = VP, IDs = 0, à esquerda. Cruzar o eixo vertical significaria

uma inversão na polaridade da tensão VGS, o que não é permitido na operação de um JFET. Para valores

de VGS superiores (em módulo) a VP, o canal se fecha totalmente e a corrente de dreno cai a zero.

A essa altura, é conveniente enfatizar o significado dos vários termos ligados à corrente de dreno,

para evitar equívocos desnecessários:

ID → Trata-se de qualquer valor da corrente de dreno, em qualquer das regiões de operação de um JFET.

IDs → Trata-se da corrente de saturação de dreno, ou seja, o valor relativamente estabilizado que essa corrente atinge enquanto o JFET se encontra na região de pinch-off.

IDss → Trata-se do máximo valor possível para a corrente de saturação de dreno, que é obtido quando o JFET se encontra na região de pinch-off e está polarizado com VGS = 0.

Estudaremos a seguir os circuitos que permitem polarizar o JFET na região de operação desejada.

CIRCUITOS DE POLARIZAÇÃO PARA O JFET

O conceito de polarização de um JFET é análogo ao já estudado nos casos do diodo semicondutor e

do transistor bipolar. Basicamente trata-se de proporcionar os valores adequados para as tensões entre

dreno e source (VDS) e entre gate e source (VGS) para levar o dispositivo a operar com o valor desejado

de corrente de dreno. Como vimos, a tensão entre dreno e source também tem influência no valor da

corrente de dreno, e essa influência poderá ser grande (caso o JFET esteja na região de triodo) ou

pequena (caso o transistor esteja na região de pinch-off). Logo, assim como num transistor bipolar as

coordenadas do ponto de operação estática são (VCE, IC), num JFET essas coordenadas serão (VDS, ID).

Voltamos a ressaltar a diferença fundamental entre um JFET e um transistor bipolar no que se

refere à região de operação. Enquanto num transistor bipolar diferentes regiões de operação se

estabelecem com diferentes polaridades das tensões entre base e emissor e entre base e coletor, num

JFET as polaridades das tensões entre gate e source e entre dreno e source permanecem inalteradas,

independente da região de operação. O que muda é o valor da tensão entre dreno e source.

Como no caso dos transistores bipolares, as duas tensões (de dreno e de gate) devem

preferencialmente ser obtidas a partir de uma única fonte de alimentação, com o auxílio de resistores de

polarização convenientemente dispostos e dimensionados.

Por suas particularidades construtivas e de princípio de funcionamento, o JFET é bem menos

influenciado pela temperatura do que um transistor bipolar. Por outro lado, a variação dos parâmetros

para uma dada especificação de JFET tende a ser muito grande. Para exemplificar, um JFET canal N

BF245 tem máxima corrente de saturação de dreno variando entre 2 mA (valor mínimo para o tipo A) e

25 mA (valor máximo do tipo C), uma variação de doze vezes e meia. Com relação à tensão de pinch-off,

para esse mesmo JFET os valores vão de -0,25 V até -8 V, uma variação de 32 vezes.

Essa variação nos parâmetros pode ser vista na Figura 7-12, onde se mostram os limites para a

curva de transcondutância de um JFET, em função dos valores máximos e mínimos de VP e IDss.

25

FIGURA 7-12 – LIMITES PARA AS CURVAS DE TRANSCONDUTÂNCIA DE UM JFET

A área hachurada entre as duas curvas-limite representa as possíveis localizações da curva de

transcondutância de um determinado JFET. Isso indica porque um dos requisitos mais importantes para

um circuito de polarização é que ele mantenha o ponto de operação o mais estável possível diante de

variações na temperatura ou nas características do JFET.

CIRCUITO COM POLARIZAÇÃO INDEPENDENTE PARA O GATE

Essa técnica de polarização utiliza uma fonte de tensão independente para fixar o valor de VGS, e

outra para obter o valor desejado para a tensão VDS, como mostra o diagrama da Figura 7-13.

FIGURA 7-13– POLARIZAÇÃO INDEPENDENTE PARA O GATE E EFEITO DA VARIAÇÃO DOS PARÂMETROS DO JFET

O resistor RG tem como única função limitar o valor da corrente de gate, caso a polaridade da

tensão de alimentação VGG seja invertida, evitando dessa forma que o JFET seja danificado. Com a

polaridade correta de VGG, a corrente que circulará por RG será desprezível e a tensão VGS entre gate e

source terá valor praticamente igual a VGG. O valor de RG será, desde que finito, irrelevante.

O gráfico da direita mostra claramente o grande potencial de deslocamento do ponto de operação

devido à variação dos parâmetros do JFET. Como é possível perceber, apesar de VGS ser constante, a

corrente de dreno pode variar significativamente. Escrevendo a equação LKT da malha de dreno:

+ VDD@ IDBRD@VDS = 0[ VDS = VDD@ IDBRD .

VGS

IDs IDssMÁX

IDssMÍN

VPMÁX VPMÍN

VGS

IDs

reta de polarização (equação: VGS = VGG)

VGG

IDsmín

IDsmáx

∆ IDs

R G

IG ≈ 0

VGG

ID R

D

+VDD

+

+ VDS

26

Em conformidade com a premissa de que o JFET opera na região de pinch-off, o valor da corrente

de dreno IDs pode ser calculado em função de VGS (VGG) através da equação de Shockley.

Esse circuito de polarização é útil apenas para fins experimentais, sendo inviável para aplicações

práticas. A razão para isso é que, além de requerer duas fontes de tensão independentes, ainda permite

um grande deslocamento da posição do ponto de operação em função das variações dos parâmetros do

JFET.

EXEMPLO 7-4: UM JFET CANAL P POSSUI COMO CARACTERÍSTICAS VP = 2 V E IDSS = 5 mA. PROJETAR UM

CIRCUITO DE POLARIZAÇÃO INDEPENDENTE PARA FAZER ESSE JFET OPERAR COM VDS = 3 V E ID = 2 mA,

USANDO UMA FONTE DE ALIMENTAÇÃO DE 9 V.

CIRCUITO DE AUTOPOLARIZAÇÃO

Utiliza uma única fonte de alimentação para obter as duas tensões necessárias para a polarização

do JFET. O diagrama desse circuito é mostrado na Figura 7-14.

FIGURA 7-14 – CIRCUITO DE AUTOPOLARIZAÇÃO E EFEITO DA VARIAÇÃO DOS PARÂMETROS DO JFET

O resistor RS, localizado entre o source e o “terra”, é o responsável pela correta polarização do

gate, como mostra o diagrama. Escrevendo a equação LKT da malha de gate:

+ VGS@ IDBRS + IGBRG = 0[ VGS = IDBRS@ IGBRG . Como IG é praticamente

zero, chega-se a: VGS = IDBRS.

R G

IG ≈ 0

ID

+VDD

+

+ VDS

VGS

ID

R S

+ R D

+

malha de gate

VGS

IDs reta de carga do circuito de polarização independente

(equação: VGS = VGG)

IDsmín

IDsmáx

∆ IDsP.I.

∆ IDsA.P.

reta de carga do circuito autopolarizante

(equação: VGS = -ID × RS)

27

Como a expressão encontrada para VGS possui valor positivo, a polaridade real dessa tensão é

igual à assinalada no diagrama. Conclui-se, portanto, que o gate é negativo em relação ao source, que é a

polaridade correta para a operação do JFET, que é de canal N.

Assim, conhecido o valor necessário para a tensão VGS, a resistência de source RS pode ser

calculada pela equação: RS =VGS

IDffffffffffffff

.

O valor da resistência de dreno RD pode ser obtido através da LKT da malha de dreno:

+ VDD@ IDBRD@VDS@ IDBRS = 0[RD =VDD@VDS

IDfffffffffffffffffffffffffffffffffff

@RS .

Como a corrente de gate tem valor praticamente nulo, a resistência de gate RG pode ter qualquer

valor finito, até mesmo um curto-circuito. No entanto, como veremos adiante, o valor dessa resistência

terá influência direta no valor da impedância de entrada de um circuito amplificador. Por esse motivo,

deve-se escolher um valor elevado para essa resistência, na ordem de 105 a 106 ΩΩΩΩ, de modo a não

desperdiçar a característica de alta impedância de entrada proporcionada pelo JFET.

Ao contrário do circuito de polarização independente, o circuito autopolarizante possui um efeito

estabilizador sobre o ponto de operação do JFET. Se por algum motivo a corrente de dreno tender a

aumentar, aumentará também a tensão sobre RS e, consequentemente, a tensão entre gate e source. Esse

aumento de VGS anula o aumento de ID. Analogamente, quando a corrente de dreno tende a diminuir,

diminui também o valor da tensão entre gate e source, o que eleva o valor da corrente de dreno.

Através da equação ID =1

RSfffffffffffBVGS , pode ser traçada a reta de polarização do circuito, através da

qual é possível determinar graficamente o ponto de operação. Essa reta está traçada no gráfico da Figura

7-14. Para fins de comparação, a reta de polarização do circuito anterior (polarização independente)

está traçada no mesmo gráfico. É fácil perceber que, com relação ao efeito da variação dos parâmetros

do JFET sobre a localização do ponto de operação, o circuito autopolarizante tem um desempenho muito

melhor do que a polarização independente do gate. Como se pode notar através do gráfico, o possível

deslocamento ponto de operação (no gráfico, ΔIDs A. P. - autopolarizante) é muito menor do que no caso

do circuito de polarização independente (no gráfico, ΔIDs P. I. - polarização independente).

Quanto maior for o valor da resistência de source RS, menor será a inclinação da reta (ficará mais

próxima da horizontal) e, portanto, menor o deslocamento do ponto de operação. Conclui-se que a

estabilidade de ponto de operação aumenta quando se aumenta o valor de RS. No entanto, outras

características desejadas para o circuito impedem que o valor da resistência de source seja aumentado

indiscriminadamente.

EXEMPLO 7-5: REFAZER O EXEMPLO 7-4, UTILIZANDO AGORA UM CIRCUITO AUTOPOLARIZANTE.

28

CIRCUITO DE POLARIZAÇÃO COM DIVISOR DE TENSÃO NO GATE

Para reduzir ainda mais o deslocamento do ponto de operação como resultado da variação dos

parâmetros do JFET, utiliza-se o circuito de polarização com divisor de tensão no gate, cujo diagrama é

mostrado na Figura 7-15.

FIGURA 7-15 – POLARIZAÇÃO COM DIVISOR DE TENSÃO E EFEITO DA VARIAÇÃO DOS PARÂMETROS DO JFET

A equação LKT da malha de gate é: VGS@ IDBRS + VGG = 0[ VGS = IDBRS@VGG .

Para a correta polarização do JFET, é necessário que o resultado da equação acima seja positivo,

indicando que a polaridade assinalada para a tensão VGS esteja correta (isto é, que o gate seja negativo

em relação ao source). Para tanto, é preciso que a tensão VGG seja menor do que o produto ID × RS. Para

traçar a reta de polarização para esse circuito, faz-se VGS = 0, obtendo-se ID =VGG

RSfffffffffffffffffff (1º ponto) e ID = 0,

obtendo-se VGS = -VGG (2º ponto). Com esses dois pontos, é possível traçar a reta.

Pela equação se observa que, ao contrário do que ocorre no circuito de autopolarização, a reta de

carga nesse caso não passa pela origem. Nota-se que, nesse caso, a variação da corrente de dreno em

função dos parâmetros do JFET é um pouco menor do que no circuito autopolarizante, o que significa um

ponto de operação mais estável. Quanto mais longe da origem estiver o ponto VGS = -VGG, maior será a

estabilidade. Entretanto, o valor de VGG, pois, como observado anteriormente, esse valor tem que

permanecer abaixo do produto ID × RS (no limite, igual).

A tensão sobre o resistor RG2, que chamamos de VGG, pode ser calculada de modo muito simples

aplicando-se o princípio do divisor de tensões: VGG = VRG2 =VDDBRG2

RG1 + RG2ffffffffffffffffffffffffffffffffff

.

A resistência de dreno RD será determinada em função do valor desejado para a tensão VDS entre

dreno e source. Da mesma forma como no caso do circuito de polarização anterior, os resistores de gate

RG1 e RG2 devem estar na ordem de grandeza de centenas de KΩ até MΩ.

EXEMPLO 7-6: REFAZER O EXEMPLO 7-4, UTILIZANDO AGORA UM CIRCUITO DE POLARIZAÇÃO COM DIVISOR DE

TENSÃO NO GATE, COM VGG = 2 V.

R G 2

IG ≈ 0

ID

+VDD

+

+ VDS

VGS

ID

R S

+ R D

+

malha de gate

R G 1

+

+

VRG1

VRG2 =

VGG

VGS

IDs reta de carga do circuito de polarização independente

(equação: VGS = VGG)

VGG

IDsmín

IDsmáx

∆ IDsP.I.

∆ IDsA.P.

reta de carga do circuito autopolarizante

(equação: VGS = ID × RS)

∆ IDsD.T.

reta de carga do circuito com divisor de tensão

(equação:VGS = ID × RS - VGG)

29

O JFET COMO AMPLIFICADOR - MODELO PARA PEQUENOS SINAIS E BAIXAS FREQUÊNCIAS

Por suas características de estabilidade térmica e boa imunidade a ruídos, o JFET é especialmente

indicado para servir como elemento ativo de amplificadores, que precisem de elevada impedância de

entrada. Para servir como amplificador, o JFET deve ser polarizado de modo a operar na região de pinch-

off (corrente constante). Desse modo, uma variação na tensão entre gate e source (∆∆∆∆VGS ou vgs -

grandeza de entrada) ocasiona uma variação percentualmente superior na corrente de saturação de

dreno (∆∆∆∆IDs ou id - grandeza de saída).

Da mesma forma como no estudo dos amplificadores com transistores bipolares, a análise de

amplificadores com transistores de efeito de campo é realizada pela substituição do dispositivo por um

modelo linear que represente o seu funcionamento.

A Figura 7-16 mostra o modelo para pequenos sinais de um JFET operando na região de pinch-off.

Como no caso dos transistores bipolares, “pequenos sinais” são aqueles que não levam o JFET a sair da

região de pinch-off. Como desprezaremos tanto as capacitâncias internas quanto a dos capacitores

utilizados externamente ao JFET, esse modelo permitirá a análise do funcionamento do circuito na faixa

média de frequências (aquela em que tanto os efeitos dos capacitores externos como os da capacitância

entre a porta e o canal são desprezíveis). A curva de resposta em frequência de um amplificador que usa

o JFET como elemento ativo terá um formato semelhante à de um amplificador que utiliza o transistor

bipolar, com a particularidade de apresentar uma banda passante mais estreita, para um mesmo valor

máximo de ganho.

FIGURA 7-16 – MODELO PARA PEQUENOS SINAIS DE UM JFET

Como se pode ver, esse modelo apresenta na saída um circuito de Norton (fonte de corrente em

paralelo com uma resistência). Esse modelo é válido para análise AC, tratando apenas de variações

incrementais de corrente ou tensão (note que as grandezas são representadas com letras minúsculas).

Por isso, ele se aplica igualmente a JFETs canais P ou N, sem qualquer alteração nas polaridades e

sentidos de corrente apresentados.

Como já visto no estudo do princípio de funcionamento do JFET, a corrente de saturação de dreno

IDs inversamente proporcional à tensão entre gate e source VGS. Desse modo, uma variação na tensão

entre gate e source causará uma variação proporcional na corrente de dreno. A constante que relaciona

as dias grandezas é chamada de transcondutância do JFET, que é representada pelo símbolo gm. A

unidade de transcondutância é ampère por volt (A/V). Expressando em forma matemática:

∆ ID = gmB∆VGS[gm =∆ ID

∆VGSfffffffffffffffffff= id

vgsffffffffffff

. No limite: gm =dID

dVGSffffffffffffffffff

(Equação 7-6).

gm × vgs

vgs

+

r d

+

30

Em outras palavras, a transcondutância é a derivada da corrente de dreno em função da tensão

entre gate e source. Como se sabe, a relação entre essas duas grandezas quando o JFET está na região de

pinch-off é dada pela equação de Shockley. Podemos, assim, chegar à equação matemática para a

transcondutância:

gm =dID


[ gm =

d IDssB 1@ VGS

VPfffffffffffffffffff g2

h

lj

i

mk

dVGSfffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffff

[ gm =2B IDSs

VPfffffffffffffffffffffffff

B 1@VGS

VPfffffffffffffff g

LLLLLL

MMMMMM

(EQUAÇÃO 7-7).

Reescrevendo a equação em termos da corrente de dreno, obtém-se:

gm =2B IDSs

VPfffffffffffffffffffffffff

BIDS

IDssffffffffffffffs

wwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwLLLLLL

MMMMMM[ gm =

2

VPfffffffffB IDsB IDsspwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwww

LLLLLL

MMMMMM

(EQUAÇÃO 7-8).

Tanto a Equação 7.7 quanto a Equação 7.8 permitem concluir que o valor da transcondutância

depende do ponto de operação do JFET. O valor máximo de transcondutância é obtido quando VGS = 0

e, consequentemente, IDs = IDss. Esse valor máximo, conhecido como gm0, pode ser calculado pela

equação:

gm0

=2B IDSs

VPfffffffffffffffffffffffffLLLLLL

MMMMMM

(EQUAÇÃO 7-9).

Nota-se que, devido ao sentido da corrente id, a polaridade da tensão entre dreno e source tem

polaridade oposta à da tensão entre gate e source. Isso ocorre porque as variações em VGS e IDs

possuem direções contrárias, isto é, quando VGS aumenta, IDs diminui e vice-versa.

A resistência dinâmica de canal (rd) é a relação entre a variação da tensão entre dreno e source

e a variação da corrente de saturação de dreno em função. Matematicamente:

rd =∆VDS

∆ IDffffffffffffffffff= vds

idffffffffffff

. No limite: gm =dVDS

dIDfffffffffffffffff

(EQUAÇÃO 7-10).

Como sabemos, na região de pinch-off a variação da corrente dreno em relação à tensão entre

dreno e source é muito pequena. Logo, o valor de rd costuma ser bastante elevado (da ordem de dezenas

a centenas de quiloohms).

Pode-se definir também o fator de amplificação de tensão (µµµµ) do JFET, como a relação entre a

variação da tensão entre dreno e source e a variação da tensão entre gate e source. Matematicamente:

µ =∆VDS

∆VGSfffffffffffffffffff= vds

vgsffffffffffff

. No limite: µ =dVDS


(EQUAÇÃO 7-11).

O fator de amplificação de tensão µ é, evidentemente, uma grandeza adimensional. gm, rd e µµµµ

são chamados de parâmetros AC do JFET e estão relacionados através da equação:

µ = gmBrd (EQUAÇÃO 7-12).

EXEMPLO 7-7: PARA O JFET DO EXEMPLO 7-4, CALCULAR OS VALORES DA TRANSCONDUTÂNCIA E DO FATOR DE

AMPLIFICAÇÃO DE TENSÃO, SUPONDO QUE O VALOR DA RESISTÊNCIA DINÂMICA DE GATE SEJA 10 KΩ.

31

UM MODELO ALTERNATIVO PARA O JFET

Substituindo-se o circuito de saída do modelo dado acima por um circuito de Thèvenin (fonte de

tensão em série com uma resistência), obtém-se um modelo alternativo para o JFET operando na região

de pinch-off, que é mostrado na Figura 7-17.

FIGURA 7-17 – MODELO ALTERNATIVO PARA PEQUENOS SINAIS DE UM JFET

A utilização desse modelo conduz a resultados numericamente iguais aos obtidos com a utilização

do modelo original, embora com expressões geralmente mais simples. Esse modelo é considerado

alternativo porque representa um dispositivo que tem sua tensão de saída controlada por uma tensão na

entrada e, assim, não descreve com tanta fidelidade o comportamento do JFET na região de pinch-off.

EXEMPLO 7-8: UTILIZANDO OS DOIS MODELOS ESTUDADOS, OBTER O CIRCUITO EQUIVALENTE AC, DETERMINAR

COMO É A FASE DO SINAL DE SAÍDA EM RELAÇÃO AO SINAL DE ENTRADA E OBTER AS EXPRESSÕES

MATEMÁTICAS PARA O GANHO DE TENSÃO DO CIRCUITO ABAIXO E PARA A IMPEDÂNCIA DE ENTRADA DO

CIRCUITO ABAIXO.

µ × vgs vgs

+

rd

+

R S

R D

R G

vi

vo Ci

Co

+VDD

32

CARACTERÍSTICAS DE ALGUNS JFETS COMERCIAIS (TIRADAS DE MANUAIS)

Para consultar um manual ou folha de dados e obter as informações necessárias sobre um

JFET, é necessário conhecer a terminologia geralmente empregada nessas publicações. Os parâmetros

AC são representados por letras minúsculas e os DC por letras maiúsculas. As grandezas que estudamos

são normalmente apresentadas da seguinte forma:

VGS(off) → tensão de pinch-off , ou seja, a tensão reversa entre gate e source que provoca o

fechamento do canal, com VDS = 0 (VP = VGS(off)).

BVGSS ou V(BR)GSS → tensão reversa entre gate e source que leva a junção porta-canal à avalanche, com VDS = 0.

gfs ou yfs → transcondutância ou transadmitância (gm = gfs = yfs).

gos → condutância de saída, o inverso da resistência dinâmica de canal rd =1

gosfffffffffffffh

j

i

k.

RDon → valor mínimo da resistência de canal (entre dreno e source), ou seja, com tensão nula entre gate e source (VGS = 0). Corresponde ao que foi denominado como Ro.

A Tabela 7-2 mostra os valores das principais características de alguns JFETs comerciais. Como

pode ser notado, é comum que os manuais omitam os valores dos parâmetros AC (gfs, gos) caso a

aplicação típica do JFET seja em DC (chaveamento). Nesses casos, é informado o valor de RDon, muito

mais útil nesse tipo de aplicações.

TABELA 7-2 – CARACTERÍSTICAS DE JFETS COMERCIAIS

33

TRANSISTOR DE EFEITO DE CAMPO DE PORTA ISOLADA - IGFET OU MOSFET

Num JFET, a elevada impedância de entrada é obtida através da polarização reversa de uma

junção PN (junção porta-canal). Para algumas aplicações, uma impedância com essa ordem de grandeza

(1 × 106 Ω) ainda não é suficientemente elevada. Para tais aplicações, o dispositivo mais apropriado é o

transistor de efeito de campo de porta isolada (Insulated Gate Field Effect Transistor - IGFET),

mais conhecido como MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor).

Nesse dispositivo, as características de alta impedância de entrada devem-se ao fato de que o gate

fica eletricamente isolado do canal, através de uma camada de dióxido de silício (SiO2), com espessura da

ordem de 1 × 10-8 m. Desse modo, obtém-se uma impedância virtualmente infinita, com valor efetivo da

ordem de TΩΩΩΩ (1 × 1012 Ω), que, além de ser muito mais elevada do que num JFET, mantém seu valor

qualquer que seja a polaridade da tensão de gate.

Grandes avanços têm sido feitos na tecnologia de fabricação e de utilização do MOSFET. Entre as

características que o tornam especialmente interessante destacam-se: o baixo consumo de energia, a

facilidade de integração e as excelentes características como dispositivo de chaveamento.

Como o JFET, o MOSFET pode ser de canal N ou de canal P. Os dispositivos de canal N são

denominados como NMOS e os de canal P como PMOS. Existem dois tipos de MOSFET: o MOSFET de

indução (também chamado de MOSFET de enriquecimento, de acumulação, ou de intensificação) e o

MOSFET de depleção.

O MOSFET DE INDUÇÃO

A estrutura básica e a simbologia dos MOSFETs de indução de canal N e P são mostradas na Figura

7-18.

FIGURA 7-18 - ESTRUTURA DOS MOSFETS DE INDUÇÃO COM CANAL N E CANAL P

camada de óxido de silício (SiO2)

source (tipo N)

dreno (tipo N)

contato metálico

contato metálico

contato metálico

contato metálico

substrato (tipo P)

Source (S)

Gate (G)

Dreno (D)

Substrato (B)


source (tipo P)

dreno (tipo P)

contato metálico

contato metálico

contato metálico

contato metálico

substrato (tipo N)

Source (S)

Gate (G)

Dreno (D)

Substrato (B)

34

Com relação ao NMOS (estrutura representada à esquerda), duas regiões N, uma correspondente

ao dreno e outra correspondente ao source, são difundidas sobre uma plataforma do tipo P, à qual se dá o

nome de substrato, e que deverá estar ligada ao potencial mais baixo (referência ou terra). O substrato

normalmente possui um terminal de acesso externo, que é identificado pela letra B (do inglês bulk ou

body, substrato ou corpo). Embora não seja um requisito para o funcionamento do dispositivo, é muito

frequente a interligação entre o substrato e o source de um MOSFET. Trata-se de uma prática tão comum

que muitas vezes essa interligação é feita internamente ao componente, de forma que ele apresenta

apenas três terminais, ao invés de quatro.

O gate, como se pode ver, está eletricamente isolado do restante do conjunto pela camada de

dióxido de silício. Visto que as regiões de dreno e source estão separadas pelo substrato, na ausência de

polarização de gate não existe um canal nesse tipo de MOSFET. A estrutura formada pelas regiões de

dreno, substrato e source assemelha-se a um transistor bipolar NPN.

Aplicando-se uma diferença de potencial entre o dreno e o source, não haverá, a princípio,

circulação de corrente, pois esse “transistor NPN” está polarizado no corte (lembre-se de que o substrato,

que funciona como base do “transistor”, está aterrado). Com a aplicação de uma tensão positiva no gate,

origina-se um campo elétrico entre este e o substrato. Isso leva à indução de cargas elétricas negativas

na região do substrato que faz limite com o gate (exatamente como ocorre nas armaduras de um

capacitor). Quando o acúmulo de cargas negativas nessa região for suficientemente grande, ela passa de

P para N, formando um canal entre dreno e source, que possibilitará a circulação da corrente de dreno.

Esse fenômeno é chamado de inversão de camada. A Figura 7-19 ilustra essa situação.

FIGURA 7-19 - FORMAÇÃO DO CANAL PELA TENSÃO ENTRE O GATE E O SUBSTRATO NUM NMOS DE INDUÇÃO

É necessário um valor mínimo de tensão entre gate e source para que o canal seja induzido e a

corrente de dreno tenha um valor significativo. A esse valor mínimo dá-se o nome de tensão de limiar

(VT). À medida que a tensão aplicada ao gate se torna mais positiva, mais cargas negativas vão se

acumulando na região entre dreno e source, aumentando a condutividade do canal induzido e

proporcionando um maior valor para a corrente de dreno. Assim, tanto VGS quanto VDS colaboram para

o aumento da corrente de dreno ID.

A partir de um determinado valor de VDS, começa o pinçamento do canal, da mesma forma como

ocorre num JFET. Nesse ponto, a corrente de dreno se torna menos sensível à influência de VDS e assume

um valor relativamente estabilizado. Podemos assim compreender o aspecto das curvas características

de transferência e de saída de um MOSFET de indução canal N, mostradas na Figura 7-20.

source (tipo N)

dreno (tipo N)

substrato (tipo P)

S G D

B

VDS ID = 0

source (tipo N)

dreno (tipo N)

++++++++

substrato (tipo P)

S G D

B

VDS ID ≠ 0

VGS IG = 0

“canal” N induzido pela tensão de gate, levando à inversão de

camada no substrato

35

FIGURA 7-20 – CURVAS CARACTERÍSTICAS DE TRANSFERÊNCIA E DE SAÍDA PARA UM NMOS DE INDUÇÃO

Embora exista bastante similaridade em relação ao funcionamento de um JFET de canal N, notam-

se algumas diferenças significativas:

A tensão de dreno e de gate possuem a mesma polaridade em relação ao source (no caso de um

NMOS, ambas são positivas). Note que a curva de transferência é traçada no primeiro quadrante,

e não no segundo, como no JFET.

Não há nenhuma região semicondutora ligada ao terminal de gate. O gate, portanto, não é P, nem

N; é simplesmente uma região metálica isolada do substrato.

No caso de inversão da polaridade da tensão da tensão entre gate e source, o MOSFET

simplesmente deixa de conduzir. A alta impedância de entrada se mantém, visto que ela é

resultado da isolação elétrica do gate, e não da polarização reversa de uma junção, como ocorre

num JFET.

A corrente de dreno é diretamente proporcional à tensão entre gate e source. Não existe o

conceito de máxima corrente de saturação de dreno (IDss). O valor da corrente de dreno pode

aumentar indefinidamente, sendo limitado pela máxima dissipação permitida pelo MOSFET ou, o

que é mais frequente, pelas condições do circuito de polarização.

No JFET, a corrente de dreno é máxima para VGS = 0, e vai diminuindo com o aumento dessa

tensão. No MOSFET de indução, a corrente de dreno é zero para VGS = 0, e vai aumentando com o

aumento dessa tensão, uma vez que ela tenha ultrapassado o valor de limiar (VT). A tensão de

limiar é definida como o valor de VGS necessário para que a corrente de dreno alcance um valor

pré-definido pelo fabricante do componente (geralmente 10 µA).

Da mesma forma como um JFET, o MOSFET de indução comporta-se aproximadamente

como um resistor para pequenos valores de VDS. A diferença é que nesse caso, o valor da resistência

será inversamente proporcional ao da tensão de controle VGS. Com o aumento de VDS, o MOSFET de

indução também entra numa região de corrente constante (região de pinch-off), já que ocorre um

estreitamento do canal, exatamente como no caso do JFET.

Na região de pinch-off, que corresponde a VDS > VGS – VT, a corrente de dreno obedece

è equação da curva de transferência, que é: ID = KB VGS@VT` a2

(EQUAÇÃO 7-13).

VGS VDS

ID ID VT

valo

res

cres

cen

tes

de

VG

S

36

Na região linear ou resistiva, que corresponde a VDS < VGS – VT, a equação que

descreve a corrente de dreno é: ID = 2BKB VGS@VT` a

BVDS@VDS2

D E

(EQUAÇÃO 7-14).

A constante K é específica de cada dispositivo, dependendo da mobilidade dos portadores, da

constante dielétrica do óxido de silício empregado como isolante, da espessura da camada isolante e das

características dimensionais. Os valores dessa constante são da ordem de 1 × 10-4 A/V2.

É óbvio que para o PMOS de indução o funcionamento é totalmente análogo ao descrito acima,

bastando simplesmente inverter as polaridades das tensões e o sentido da corrente de dreno.

Existem diversos símbolos utilizados para representar o MOSFET de indução num diagrama de

circuito. A Figura 7-21 mostra os símbolos mais comuns para o MOSFET de indução de canal N, sendo

que, em nosso texto, adotaremos o primeiro.

FIGURA 7-21 – SÍMBOLOS MAIS COMUNS PARA O NMOS DE INDUÇÃO

No primeiro símbolo, a dopagem do canal é indicada por uma seta no substrato que, apontando

para dentro do símbolo do componente, indica que se trata de uma região com dopagem P. Como a

dopagem do dreno e do source é oposta à do substrato, conclui-se que o canal é do tipo N.

No segundo símbolo, a dopagem do canal é indicada por uma seta no source, que, apontando para

fora do símbolo do componente, indica que se trata de uma região com dopagem N. A dopagem do dreno

é sempre a mesma do source e a dopagem do substrato é oposta à das outras duas regiões.

A diferença entre o terceiro símbolo e o segundo é a supressão do terminal de substrato. Isso

ocorre porque a ligação entre esse terminal e o de source é tão frequente que muitas vezes ela é feita

internamente durante a própria fabricação do dispositivo, e apenas três terminais ficam disponíveis.

No quarto símbolo, a dopagem do canal é indicada por meio do terminal de gate. Não é possível

colocar uma seta nesse terminal, pois como discutido acima, ele não está associado a nenhuma região

semicondutora. A forma de representação utilizada no quart símbolo mostra que se trata de um

dispositivo “ativo em nível 1”, ou seja, que conduzirá quando a tensão de gate for positiva. Essa é uma

característica de um NMOS. Essa representação fica mais clara ao ser comparada com a representação

correspondente para um PMOS, que é o quarto símbolo apresentado na Figura 7-22. O círculo no

terminal de gate indica que se trata de um dispositivo “ativo em nível 0”, ou seja, que conduzirá quando a

tensão de gate for negativa. Nos primeiros três símbolos, a diferença é o sentido das setas.

FIGURA 7-22 – SÍMBOLOS MAIS COMUNS PARA O PMOS DE INDUÇÃO

S

D

G B

S

D

G B

S

D

G B

S

D

G B

S

D

G

S

D

G

S

D

G B

S

D

G

S

D

G

37

CIRCUITOS DE POLARIZAÇÃO PARA O MOSFET DE INDUÇÃO

Para a compreensão dos circuitos apropriados para a polarização de MOSFETs de indução deve-se

ter em mente que as tensões VDS e VGS terão a mesma polaridade (ambas positivas, no caso de canal N

ou ambas negativas, no caso de canal P) e que a corrente de gate será nula, para todos os efeitos práticos.

Utilizando-se as leis de Kirchoff e de Ohm, bem como a equação que descreva adequadamente o

comportamento do MOSFET na região em que se encontra operando, pode-se chegar aos valores

desejados (obter o ponto de operação a partir dos valores das resistências de polarização ou vice-versa).

Em todos os circuitos mostrados a seguir, as resistências ligadas ao gate devem ser escolhidas na faixa de

MΩ, para não neutralizar a característica de alta impedância de entrada proporcionada pelos MOSFETs.

CIRCUITO DE POLARIZAÇÃO FIXA (TENSÃO VGS CONSTANTE)

Trata-se o circuito mais simples, mas tem pouca aplicação prática. A razão para isso é que esse

circuito requer que a tensão de alimentação seja exatamente igual à tensão VGS necessária para se obter a

corrente de dreno desejada. A probabilidade de que tal situação ocorra na prática é muito reduzida.

Outra desvantagem desse circuito é possuir um valor fixo para a tensão entre gate e source, de modo que,

se ocorrerem variações nos parâmetros do MOSFET, o ponto de operação será deslocado, visto que o

circuito não possui mecanismos de estabilização. O diagrama desse circuito é mostrado na Figura 7-23.

FIGURA 7-23 – CIRCUITO DE POLARIZAÇÃO FIXA PARA UM NMOS DE INDUÇÃO

EXEMPLO 7-9: PROJETAR UM CIRCUITO DE POLARIZAÇÃO FIXA PARA FAZER UM PMOS DE INDUÇÃO QUE POSSUI

VT = 2 V E K = 0,8 A/V2 OPERAR COM ID = 2 mA E VDS = 1,5 V.

ID

+VDD

+

+

VDS

+ R G

R D

IG = 0

+ VGS

38

CIRCUITO DE POLARIZAÇÃO AUTOPOLARIZANTE

Esse circuito utiliza um resistor entre o source e o “terra” do circuito para obter a tensão

adequada entre o gate e o source do MOSFET. A presença desse resistor introduz um efeito estabilizador

que minimiza o deslocamento do ponto de operação em função das variações nos parâmetros do

MOSFET. O diagrama desse circuito é mostrado na Figura 7-24.

FIGURA 7-24 - CIRCUITO DE POLARIZAÇÃO AUTOPOLARIZANTE PARA UM NMOS DE INDUÇÃO

A partir da equação LKT da malha de gate, é possível observar o efeito estabilizador

proporcionado pelo resistor RS:

+ VDD@ IGBRG@ VGS@ IDBRS = 0[ VGS = VDD@ IGBRG@ IDBRS[ VGS = VDD@ IDBRS

Se, por qualquer razão, a corrente de dreno tender a aumentar, a equação acima mostra que isso

causará a diminuição no valor de VGS, o que, por sua vez, reduzirá a corrente de dreno. De forma

análoga, se a corrente de dreno tender a diminuir, isso acarretará ao aumento de VGS e o consequente

aumento da corrente de dreno.

EXEMPLO 7-10: REFAZER O EXEMPLO 7-9, USANDO DESTA VEZ UM CIRCUITO AUTOPOLARIZANTE E UMA TENSÃO

DE ALIMENTAÇÃO DE 15 V.

ID

+VDD

+

+

VDS

+ R G

R D

IG = 0

+ VGS

R S

ID

+

malha de gate

39

CIRCUITO DE POLARIZAÇÃO COM DIVISOR DE TENSÃO NO GATE

Neste circuito, um resistor é introduzido entre o gate e o “terra”, formando um divisor de tensão

que tem a propriedade de reforçar o efeito estabilizador da resistência de source sobre o ponto de

operação. É o único circuito que tem exatamente a mesma configuração para o JFET e para o MOSFET de

indução. Seu diagrama é mostrado na Figura 7-25.

FIGURA 7-25 - CIRCUITO DE POLARIZAÇÃO COM DIVISOR DE TENSÃO NO GATE PARA UM NMOS DE INDUÇÃO

A equação LKT para a malha de gate desse circuito é:

@VGS@ IDBRS + VGG = 0[ VGS = VGG@ IDBRS.

Para permitir que o MOSFET conduza, o valor de VGS deve ser, no mínimo, igual à tensão de limiar

VT. Assim, VGG tem que ser maior do que o produto ID × RS. Uma vez observada essa condição, a

equação mostra que também nesse circuito o resistor RS contribui para a estabilidade do ponto de

operação.

EXEMPLO 7-11: REFAZER O EXEMPLO 7-10, USANDO AGORA UM CIRCUITO COM DIVISOR DE TENSÃO NO GATE

COM VGG = 9 V.

ID

+VDD

+

+

VDS

+ R G 1

R D

IG = 0

+ VGS

R S

ID

+ malha

de gate

VRG1

+ VRG2

= VGG

R G 2

40

MOS COMPLEMENTAR (CMOS)

Uma aplicação importante dos MOSFETs de indução é a implementação de circuitos integrados

que combinam dispositivos de canais N e P numa única estrutura. Essa técnica é chamada de MOSFET

com simetria complementar, ou, simplesmente, CMOS. Essa é a principal técnica empregada na

fabricação de circuitos integrados de baixa potência, caracterizados por um baixíssimo consumo de

energia, alta imunidade a ruídos e funcionamento estável numa larga faixa de tensões de alimentação. A

estrutura básica de um dispositivo CMOS é apresentada na Figura 7-26.

FIGURA 7-26 – ESTRUTURA BÁSICA DE UM DISPOSITIVO CMOS

Numa parte do substrato P de um NMOS de indução é difundida uma região N que servirá como

substrato para um segundo MOSFET de indução, desta vez um PMOS. Essa região que abriga o substrato

secundário é conhecida como cavidade ou poço. A espessura da camada isolante de dióxido de silício é

bem maior na região que separa os dois MOSFETs. Isso é feito para reforçar a isolação entre eles.

Os dispositivos CMOS possuem uma extensa gama de aplicações. São utilizados em

amplificadores, em sensores óticos, em interruptores (chaves) de estado sólido e em circuitos osciladores,

para citar apenas algumas aplicações. Mas, sem dúvida, a aplicação mais frequente dos dispositivos

CMOS é na implementação de sistemas lógicos, tanto combinacionais, quanto sequenciais.

A Figura 7-27 mostra o circuito lógico mais simples implementado a partir de uma célula CMOS

básica e seus circuitos equivalentes para os dois valores possíveis para a tensão de entrada vi (nível “0” e

nível “1”, com valor-exemplo de +5 V).

FIGURA 7-27 – CIRCUITO LÓGICO COM CÉLULA CMOS E CIRCUITO EQUIVALENTE PARA vi = “0” E vi = “1”


dreno (tipo P)

source (tipo P)

contato metálico

contato metálico

contato metálico

substrato secundário (tipo N)

DP

contato metálico

GP SP BP


source (tipo N)

dreno (tipo N)

contato metálico

contato metálico

contato metálico

Substrato principal (tipo P)

contato metálico

BN SN GN DN

NMOS PMOS

+VSS

GP

GN

SP

DP

DN

SN

vi vo

+5 V

vi = “0” (0 V)

vo = “1” (+5 V)

PMOS (conduzindo)

NMOS (cortado)

vi = “1” (+5 V)

+5 V

PMOS (cortado)

vo = “0” (0 V)

NMOS (conduzindo)

41

O sinal de entrada vi é um sinal binário, com apenas dois valores possíveis: o nível “0” (igual a 0

ou qualquer valor de tensão abaixo da tensão de limiar VT dos MOSFETs) e o nível “1” (igual a VSS - um

valor de tensão suficiente para saturar os MOSFETs).

Nesse circuito, a tensão entre gate e source do NMOS vale: VGSN = vi, enquanto a tensão entre

gate e source do PMOS vale: VGSP = vi – VSS. Se o sinal de entrada estiver em “0”, o NMOS terá VGS nulo,

estando dessa forma cortado e equivalendo a um circuito aberto. Por outro lado, o PMOS terá VGS = -VSS

(negativo) e, de acordo com a premissa feita acima em relação ao valor de VSS, estará na região de

saturação, permitindo a passagem da corrente. O sinal de saída valerá, então:

vo = + VSSBRL

RDSON + RLfffffffffffffffffffffffffffffff

(EQUAÇÃO 7-15).

Para o circuito representado na figura, que possui resistência de carga de valor infinito, obtém-se

vo = +VSS (nível “1”). Nas aplicações práticas, deve-se tomar o cuidado de utilizar resistências de carga

com valores bem superiores ao da resistência do canal.

Quando o sinal de entrada estiver em “1”, o NMOS canal N terá VGS = +VSS (positivo), operará na

região de saturação e permitirá a passagem de corrente. O PMOS, no entanto, terá VGS nulo e se

comportará como um circuito aberto, o que produzirá um sinal de saída nulo (nível “0”). Conclui-se que

o circuito em questão funciona como um inversor lógico.

Como sempre haverá um dos MOSFETs no estado de corte, a corrente no circuito será

nominalmente zero. O circuito consome energia apenas durante um curto espaço de tempo durante as

transições do sinal de entrada. Isso ocorre porque, como cada um dos MOSFETs demora um certo tempo

para passar da condução para o corte, haverá um pequeno intervalo durante as transições em que ambos

estarão conduzindo. Conclui-se, portanto, que o consumo de energia dos dispositivos CMOS é

diretamente proporcional à sua frequência de operação.

O MOSFET DE DEPLEÇÃO

Se numa estrutura semelhante à de um MOSFET de indução for feita a difusão de com a dopagem

do tipo apropriado entre a região de dreno e a região de source, de forma a formar um canal permanente

que permita a circulação de uma corrente de dreno mesmo que não haja tensão aplicada ao gate, obtém-

se o dispositivo denominado MOSFET de depleção. A Figura 7-28 mostra a estrutura e a simbologia de

um MOSFET de depleção Canal P.

FIGURA 7-28 - ESTRUTURA DOS MOSFETS DE DEPLEÇÃO COM CANAL N E CANAL P


source (tipo N)

dreno (tipo N)

contato metálico

contato metálico

contato metálico

contato metálico

substrato (tipo P)

Source (S)

Gate (G)

Dreno (D)

Substrato (B)

canal camada de óxido de silício (SiO2)

source (tipo P)

dreno (tipo P)

contato metálico

contato metálico

contato metálico

contato metálico

substrato (tipo N)

Source (S)

Gate (G)

Dreno (D)

Substrato (B)

canal

42

A figura permite observar que, ao contrário do que ocorre num MOSFET de indução, no MOSFET

de depleção existe um canal físico ligando as regiões de dreno e source. Por isso, quando se aplica uma

tensão VDS entre os terminais de dreno e source, circula uma corrente de dreno sem a necessidade de

uma tensão VGS aplicada entre gate e source. Em geral, os terminais de gate e substrato são interligados,

exatamente como no MOSFET de indução. A descrição que se segue pressupõe essa interligação.

Para entender o que ocorre quando se aplica uma tensão VGS, vamos tomar como exemplo um

NMOS de depleção. Com a aplicação de uma tensão positiva no gate, induzem-se cargas negativas na

região do canal N, o que resulta num “alargamento” do canal e consequente aumento no valor da corrente

de dreno. Esse é um processo análogo ao que ocorre num NMOS de indução. Por isso, sempre que a

tensão VGS de um MOSFET de depleção possui a mesma polaridade da tensão VDS, diz-se que o

dispositivo opera no chamado modo de indução.

Se o potencial do gate for negativo em relação ao source, cargas positivas serão induzidas na

região de canal, as quais se recombinam com os elétrons livres ali existentes, reduzindo o número de

portadores disponíveis e, com isso, diminuindo a corrente de dreno. É um processo análogo ao que

ocorre num JFET. Por isso, sempre que a tensão VGS de um MOSFET de depleção possui polaridade

oposta à da tensão VDS, diz-se que o dispositivo opera no chamado modo de depleção. No modo de

depleção, existe um valor de VGS que leva ao fechamento completo do canal e à interrupção da corrente

de dreno. Assim como num JFET, essa tensão é conhecida como tensão de pinch-off (VP ou VGSoff).

Outra semelhança com a terminologia empregada para o JFET é que o valor saturado da corrente de

dreno de um MOSFET de depleção quando VGS = 0 também é conhecido como IDss.

A Figura 7-29 ilustra os dois modos de operação de um MOSFET de depleção de canal N. Para um

PMOS, basta inverter em cada caso a polaridade das tensões e o sentido da corrente.

FIGURA 7-29 - MOSFET DE DEPLEÇÃO DE CANAL N NOS MODOS DE INDUÇÃO E DE DEPLEÇÃO

Devido às suas características, o MOSFET de depleção é o mais versátil dos transistores de efeito

de campo. Como demosntrado acima, quando a tensão de gate tem polaridade oposta à da tensão de

dreno, ele opera como um JFET. Nessa condição, terá um modelo de pequenos sinais idêntico ao de um

JFET e será utilizado principalmente como amplificador. Os circuitos para polarizá-lo nesse modo de

operação serão os mesmos já estudados para o JFET.

Com uma tensão de gate com polaridade igual à da tensão de dreno, o MOSFET de depleção

comporta-se como um MOSFET de indução, e é utilizado, como este, em aplicações de chaveamento,

utilizando os mesmos circuitos de polarização utilizados pelo MOSFET de indução.

source (tipo N)

dreno (tipo N)

++++++

substrato (tipo P)

S

B

G D

VDS

VGS

IG = 0

ID (aumenta com VGS: INDUÇÃO)

ID (diminui com VGS: DEPLEÇÃO)

source (tipo N)

dreno (tipo N) ++++++

substrato (tipo P)

S

B

G D

VDS

VGS

IG = 0

43

Como em qualquer transistor de efeito de campo, a região de operação em que um MOSFET de

depleção se encontra depende do valor da tensão entre gate e source. Desconsiderando-se a região de

avalanche, que deve ser evitada, a região de operação de um MOSFET de depleção pode ser determinada

pela seguinte regra, bastante semelhante à usada para o JFET:

Para VDS ≤ VP@VGSLL

MM, o MOSFET se encontra na região linear ou resistiva;

Para VP@VGSLL

MM< VDS ≤ BDVSS@VGS

LL

MM, o MOSFET se encontra na região de pinch-off ou de

corrente constante.

Na região de pinch-off, a relação entre a corrente de dreno e a tensão entre gate e source é dada,

como num JFET, pela Equação de Shockley: IDs = IDssB 1@VGS

VPfffffffffffffffffff g2

. Observando que no modo de

indução VGS e VP possuem sinais opostos e que no modo de depleção essas tensões têm o mesmo sinal, a

equação pode ser desdobrada em duas, aplicáveis, respectivamente, aos modos de indução e depleção:

IDs = IDssB 1 +VGS


(EQUAÇÃO 7-16) IDs = IDssB 1@VGS


(EQUAÇÃO 7-17).

A maior faixa de controle que os MOSFETs de depleção possuem sobre a corrente de dreno pode

ser vista através das curvas características de saída e da curva de transferência. A Figura 7-30 mostra

essas curvas para um MOSFET de depleção de canal N hipotético com IDss = 8 mA e VP = -6 V.

FIGURA 7-30 - CURVAS CARACTERÍSTICAS DE TRANSFERÊNCIA E DE SAÍDA PARA UM NMOS DE DEPLEÇÃO

A Figura 7-31 mostra os símbolos mais comuns para a representação dos MOSFETs de depleção

de canal N e P, respectivamente. Eventualmente podem ser empregados símbolos alternativos

semelhantes aos utilizados para representar os MOSFETs de indução.

FIGURA 7-31 – SÍMBOLOS MAIS USADOS PARA REPRESENTAR O NMOS E O PMOS DE DEPLEÇÃO

modo de depleção modo de

indução

S

B G

D

S

B G

D

44

EXEMPLO 7-12: O CIRCUITO ABAIXO UTILIZA UM PMOS DE DEPLEÇÃO CUJAS CARACTERÍSTICAS SÃO: VP = 4 V E

IDss = 2 mA. SABENDO QUE O VALOR DA TENSÃO ENTRE DRENO E SOURCE É DE 7 V: A) CALCULAR VALORES

ADEQUADOS PARA RG1 E RG2. B) CALCULAR UM NOVO VALOR PARA RG2 PARA QUE A CORRENTE DE DRENO

PASSE PARA 1,2 mA.

OBSERVAÇÕES GERAIS SOBRE OS MOSFETS DE INDUÇÃO E DE DEPLEÇÃO

Bidirecionalidade → Diferente do que ocorre com as regiões de coletor e emissor num transistor bipolar

e com os terminais de dreno e source num JFET, as regiões de dreno e source dos MOSFETs são fabricadas

com características semelhantes, de forma que os terminais correspondentes podem ser intercambiados

sem que se altere o desempenho do dispositivo. Em outras palavras, a corrente pode fluir entre o dreno e

o source nos dois sentidos.

Efeito da Polarização do Substrato → Qualquer que seja o tipo de MOSFET, se o substrato for colocado

num potencial diferente do potencial do source, haverá alterações tanto na resistência do canal como na

tensão de limiar VT (no caso de um MOSFET de indução). Desse modo, o substrato pode ser utilizado

como um segundo gate, razão pela qual esse terminal é às vezes chamado de gate2 (G2) ou backgate.

Nesses casos, obviamente, não se faz a interligação entre o substrato e o source.

Máxima Tensão entre Gate e Source → Como vimos, os MOSFETs possuem uma finíssima camada de

óxido de silício (de 0,08 a 0,2 mícrons de espessura), que isola o gate e o canal. Sendo tão fina, essa

camada pode ser facilmente danificada por uma tensão VGS excessiva. Por esse motivo, é de extrema

importância respeitar os limites para essa tensão, estabelecidos pelo fabricante. Até mesmo a

eletricidade estática comum no corpo humano pode ser suficiente para a perfuração da camada isolante.

Essa eletricidade pode ser aplicada ao dispositivo pelo seu simples manuseio. Para evitar danos ao

componente, algumas medidas de proteção podem ser tomadas:

• Na embalagem, alguns MOSFETs possuem um fio fazendo um curto-circuito entre os seus

terminais. Assim, elimina-se qualquer tensão acidentalmente aplicada entre os terminais. Após a

montagem do componente no circuito, quando não haverá mais manuseio, esse fio é retirado.

• Outros MOSFETs possuem na sua estrutura interna um diodo Zener entre o gate e o source. A

tensão de Zener é inferior à máxima tensão VGS permitida. Caso se tente aplicar uma tensão

superior entre os terminais, o diodo entra na região de regulação, impedindo danos. Essa solução

possui a desvantagem de reduzir a impedância de entrada do MOSFET.

-VDD 25 V

R G 1

RD 4,8 KΩ

RS 1,2 KΩ

R G 2

45

MOSFETS DE POTÊNCIA

Até poucas décadas atrás, a melhor opção para uso de semicondutores em aplicações de alta

potência (correntes maiores do que 5 A) eram os transistores bipolares de potência. Esses dispositivos,

no entanto, apresentam uma série de limitações, entre as quais:

Como se tratam de dispositivos controlados por corrente, necessitam de um elevado valor de

corrente de base (até um quinto da corrente de coletor), o que significa um alto valor de potência

de controle.

O tempo de chaveamento dos transistores bipolares de potência é da ordem de décimos de

microssegundos, muito lento para aplicações em frequências elevadas.

Os transistores bipolares estão sujeitos à chamada “avalanche térmica”, devido ao seu coeficiente

térmico negativo (mais corrente → maior temperatura → menor resistência → mais corrente).

Os transistores bipolares são dispositivos relativamente “frágeis”, requerendo componentes

adicionais para sua proteção e quando falham geralmente causam a destruição de toda o estágio

de saída onde se encontram localizados.

Limitações como essas fazem com que os circuitos de controle de potência utilizando transistores

bipolares sejam relativamente complicados. Por este motivo, os transistores de efeito de campo, em

particular os MOSFETs de indução, têm sido cada vez mais utilizados em aplicações de alta potência, em

substituição aos transistores bipolares.

Os MOSFETs apresentam um coeficiente térmico positivo, estando assim livres da avalanche

térmica. Seu tempo de chaveamento é da ordem de nanossegundos e são dispositivos mais robustos do

que os transistores bipolares. Além disso, podem ser facilmente arranjados em paralelo, pois a corrente

total tende a se distribuir uniformemente entre os vários MOSFETs associados.

Como desvantagens em relação aos transistores bipolares, os MOSFETs de potência são

dispositivos mais caros e, no estado de condução, tendem a apresentar uma queda de tensão maior. Por

esse motivo, quando o nível de tensão é mais elevado, os transistores bipolares continuam sendo a opção

preferencial. Outra desvantagem é a capacitância relativamente elevada que esses dispositivos

apresentam, o que impede a sua utilização em frequências de chaveamento superiores a centenas de

MHz. Pesquisas têm sido realizadas no sentido de superar as deficiências dos MOSFETs nesses aspectos.

Existem variadas estruturas construtivas para possibilitar que os MOSFETs operem em regime de

alta tensão e/ou alta corrente. Cada uma dessas estruturas (todas elas diferentes da utilizada num

MOSFET comum) tem como objetivo proporcionar uma característica adequada para aplicações de alta

potência. Há basicamente dois tipos de estruturas: as laterais (semelhantes à de um MOSFET comum),

que proporcionam baixa resistência de canal e capacidade de suportar altas tensões; e as verticais, onde

as regiões de dreno, source e gate se encontram empilhadas, ao invés de lado a lado, que aumentam a

resistência de canal, mas conferem capacidade de suportar altas correntes.

Os fabricantes de semicondutores estão continuamente pesquisando variações sobre essas

estruturas básicas, de forma a obter MOSFETs que operem em regimes cada vez elevados de tensão e

potência. As estruturas assim desenvolvidas são “batizadas” pelos seus fabricantes, tornando-se marcas

registradas. Alguns exemplos são: HEXFET (da International Rectifier), SIPMOS (da Siemens),

MegaMOS (da IXYS) e TrenchMOS (da Philips).

46

Em resumo, pode-se afirmar que em aplicações de média ou baixa tensão que requeiram rápido

chaveamento, os dispositivos mais apropriados são os MOSFETs. Para aplicações de alta tensão,

independente da frequência de chaveamento, a escolha recai sobre os transistores bipolares. Se a

aplicação for de baixa ou média tensão, mas sem grandes exigências quanto ao tempo de chaveamento, a

escolha é indiferente.

TRANSISTOR BIPOLAR DE PORTA ISOLADA

Uma constatação pode ser feita a partir da discussão acima: embora, no geral, os MOSFETs

apresentem melhores características para as aplicações de alta potência, os transistores bipolares

apresentam vantagens em alguns aspectos específicos. Procurando-se combinar as boas características

de cada um desses dispositivos (especialmente a baixa queda de tensão sobre o transistor bipolar e o

curto tempo de chaveamento de um MOSFET), foi desenvolvido o transistor bipolar de porta isolada

(IGBT – Insulated Gate Bipolar Transistor). A Figura 7-32 mostra a estrutura básica, a simbologia e o

circuito equivalente de um IGBT.

FIGURA 7-32 - ESTRUTURA, SÍMBOLO E CIRCUITO EQUIVALENTE DE UM IGBT

Nota-se que o IGBT possui uma estrutura mista, com a região de coletor situada verticalmente em

relação às regiões de gate e emissor, localizadas lateralmente. Os símbolos N+ e N- representam,

respectivamente, regiões N com maior e menor nível de dopagem. No circuito equivalente, RD e RB

representam as resistências distribuídas ao longo do corpo do dispositivo.

A operação de um IGBT é semelhante à de um MOSFET de potência. Uma tensão positiva aplicada

ao emissor em relação ao gate causa o deslocamento de elétrons livres do emissor para o gate. Se essa

tensão for superior à tensão de limiar VT, forma-se um canal que permite a circulação de corrente entre o

coletor (ligado ao substrato P) e o emissor, num fenômeno similar ao que ocorre num MOSFET de

indução.

Em seu estado de condução, o IGBT possui uma resistência menor do que a do MOSFET. No

entanto, por ser um dispositivo bipolar (condução de corrente baseada nos dois tipos de portadores), seu

tempo de chaveamento é maior, o que limita a máxima frequência de operação. Assim, a escolha do

dispositivo de potência mais adequado depende das características peculiares de cada aplicação.

47

A Tabela 7-3 apresenta um quadro comparativo entre as principais características de transistores

bipolares, MOSFETs e IGBTs. É com base nessas características que se faz a escolha de um desses

dispositivos para uma aplicação específica. A Tabela 7-4 mostra as aplicações mais comuns para cada um

desses dispositivos. Obviamente, a tabela é meramente indicativa, havendo muitas aplicações em que

mais de um (ou qualquer um) dos dispositivos possa ser empregado. Cabe ao projetista examinar todos

os aspectos da situação específica para escolher o dispositivo mais adequado.

TABELA 7-3 – QUADRO COMPARATIVO DAS CARACTERÍSTICAS DOS DISPOSITIVOS DE POTÊNCIA

TABELA 7-4 – APLICAÇÕES TÍPICAS DOS DISPOSITIVOS DE POTÊNCIA

48

CAPÍTULO 8 - AMPLIFICADORES OPERACIONAIS: FUNDAMENTOS

Durante a década de 1940, o esforço de guerra envolvia a necessidade de se resolver rapidamente

problemas que envolviam equações integrais e diferenciais, sendo essa a origem da computação

analógica. Nessa época desenvolveu-se o conceito de circuitos chamados “amplificadores inversores

realimentados para propósitos gerais, de alto ganho e acoplamento direto entre os estágios”,

denominação que anos mais tarde evoluiu para amplificadores operacionais, assim denominados

devido à sua utilização na solução de operações matemáticas.

Os primeiros amplificadores operacionais foram implementados com válvulas termoiônicas, e

acompanharam o desenvolvimento tecnológico, passando a ser implementados com transistores

bipolares discretos e, a partir da década de 1960, por meio de circuitos integrados (CIs), que é a única

forma em que são atualmente disponíveis. Os amplificadores operacionais (OPerational AMPlifiers -

OPAMPs) são os blocos básicos dos chamados circuitos integrados analógicos ou lineares, em oposição

aos circuitos integrados digitais ou lógicos (portas lógicas, flip-flops, etc.).

Um OPAMP é basicamente um amplificador de tensão de altíssimo ganho, com alta impedância de

entrada e baixa impedância de saída. O acoplamento entre os estágios é direto (sem a utilização de

capacitores ou indutores), com o objetivo de aumentar a banda passante. Dessa forma, um OPAMP é

capaz de amplificar sinais constantes (ou seja, com frequência zero). A Figura 8-1 mostra o diagrama em

blocos genérico de um OPAMP.

FIGURA 8-1 – DIAGRAMA EM BLOCOS DE UM AMPLIFICADOR OPERACIONAL GENÉRICO

O segundo amplificador diferencial é representado em linhas pontilhadas porque nem sempre

está presente nos diagramas dos OPAMPs comerciais. Da saída para a entrada, as funções básicas de

cada estágio são:

Estágio de Saída → Trata-se de um amplificador de potência em Classe AB, com acoplamento direto e alimentação através de fonte simétrica, que permite sinais de saída com qualquer polaridade, além de dar ao OPAMP alguma capacidade de fornecimento de corrente.

Estágio de Deslocamento de Nível → Adapta o sinal proveniente dos estágios amplificadores diferenciais para o nível adequado ao estágio de saída. Além disso, funciona como pré-amplificador e casador de impedâncias.

Estágios Amplificadores Diferenciais → Como será visto com mais detalhes a seguir, são os principais responsáveis por várias das características importantes de um OPAMP.

O diagrama em blocos permite concluir que um amplificador operacional genérico possui dois

terminais de entrada (inversora e não-inversora) e um terminal de saída. Além destes, estão presentes

também dois terminais destinados às tensões de alimentação do operacional. Eventualmente pode existir

um segundo terminal de saída e terminais específicos para o ajuste externo de parâmetros do operacional

ou para controle de sua(s) saída(s). A Figura 8-2 mostra o diagrama interno de um amplificador

operacional bastante simples, discriminando os diversos blocos.

Primeiro

Amplificador

Diferencial

Segundo

Amplificador

Diferencial

Estágio de

Deslocamento

de Nível

Estágio de

Saída

(Classe AB)

entrada inversora

entrada não-inversora

saída

49

FIGURA 8-2 – DIAGRAMA INTERNO DE UM AMPLIFICADOR OPERACIONAL SIMPLES

O símbolo mais comum para a representação de um amplificador operacional é apresentado na

Figura 8-3, juntamente com o aspecto físico e as conexões internas de um OPAMP de uso muito frequente,

o 741.

FIGURA 8-3 – SÍMBOLO DO AMPLIFICADOR OPERACIONAL, ASPECTO FÍSICO E CONEXÕES

O símbolo mostra, além das duas entradas e da saída, a alimentação DC do OPAMP, utilizando

fonte simétrica (+VCC e -VEE). Nos circuitos meramente conceituais (teóricos) não há necessidade de

representar as fontes de alimentação. Existem alguns tipos comerciais de OPAMP que podem ser

alimentados tanto a partir de fonte simétrica como a partir de fonte simples. Quando o OPAMP é

alimentado com fonte simples e/ou quando o conhecimento da(s) tensão(ões) de alimentação é relevante

para a compreensão do funcionamento do circuito, é conveniente não só que ela(s) seja(m)

representada(s), como também assinalar o seu valor.

Um amplificador operacional é caracterizado pelo seu ganho de tensão em malha aberta,

simbolizado por Ao. O sinal de saída do dispositivo é dado pelo produto entre o ganho de tensão em

malha aberta e a diferença entre os sinais aplicados às duas entradas, ou seja:

vo = AoB vi+@ vi@b c

(EQUAÇÃO 8-1).

+ vi+

vi-

vo

+VCC

-VEE

ajuste de offset

ajuste de offset

sem conexão

entrada inversora

entrada não-inversora

-VEE

+VCC

saída

vi+

vi-

vo

+VCC

Primeiro Amplificador Diferencial

Segundo Amplificador Diferencial

Estágio de Deslocamento

de Nível

Estágio de Saída

-VEE

50

Como será visto adiante, tal característica é fundamental para viabilizar a utilização prática de um

dispositivo com elevado valor de ganho de tensão.

O valor da tensão de saída de um amplificador operacional é limitado pelos valores das tensões de

alimentação, isto é, a tensão de saída não pode ser superior a +VCC, nem inferior a –VEE. Quando o sinal

de saída de um amplificador operacional é igual a uma das tensões de alimentação, diz-se que a sua saída

está saturada. Quando vo = +VCC, a saída está saturada “para cima”, e quando vo = -VEE, a saída está

saturada “para baixo”.

AMPLIFICADOR DIFERENCIAL

Entre os estágios que compõem um amplificador operacional pelo menos um é o circuito

conhecido como amplificador diferencial ou amplificador de diferenças. Trata-se de um amplificador

com acoplamento direto com duas entradas que possui como principal característica amplificar a

diferença entre os sinais v1 e v2 aplicados às suas entradas. Isso significa que, se sinais iguais forem

aplicados a essas entradas, o sinal de saída correspondente será nulo. Essa propriedade é conhecida

como rejeição de modo comum, e é de fundamental importância para o correto funcionamento de um

amplificador operacional. O circuito básico de um amplificador diferencial é mostrado na Figura 8-4.

Para uma operação ótima, os transistores devem ter características tanto quanto possível idênticas e os

resistores de coletor devem ter o mesmo valor.

FIGURA 8-4 – AMPLIFICADOR DIFERENCIAL POLARIZADO POR FONTE DE CORRENTE CONSTANTE

Definem-se dois ganhos de tensão distintos para um amplificador diferencial: o ganho comum AC

e o ganho diferencial AD. O ganho comum é aquele obtido quando as tensões de entrada vi1 e vi2 são

iguais. Supondo que os transistores possuam características idênticas, a corrente IF se divide em partes

iguais entre os dois transistores, resultando em tensões iguais sobre os resistores de coletor (que

possuem o mesmo valor). Desse modo, vc1 = vc2 ⇒⇒⇒⇒ vD = 0. Em outras palavras, no caso ideal, o ganho

R C 1

R Z

vo1 vo2

+VCC

-VEE

T3

vi1 vi2

IFtVZ@0,6

REfffffffffffffffffffffffffff

R E fonte de

corrente constante

IE1 ≈ 0,5 × IF IE2 ≈ 0,5 × IF

T1 T2

R C 2

vD vc1 vc2

51

comum é nulo. Por isso, diz-se que os amplificadores diferenciais rejeitam os sinais comuns (aplicados

simultaneamente a ambas as entradas) - é a chamada rejeição de modo comum. Essa é uma das

características mais importantes de um amplificador diferencial.

O ganho diferencial é a relação entre a tensão no coletor dos transistores e a diferença de tensão

entre as entradas do amplificador. O que se deseja é que esse ganho seja o maior possível (no caso ideal,

infinito).

Na prática, um ganho diferencial infinito não pode ser obtido, ente outras razões, pelo fato de o

hFE dos transistores ser finito. Igualmente, um ganho comum nulo não pode ser obtido porque, ainda que

os dois transistores tivessem características absolutamente idênticas, seria necessário que os dois

resistores de coletor tivessem exatamente o mesmo valor, sendo ambas as condições extremamente

improváveis. Os ganhos diferencial e comum podem ser calculados de forma aproximada através das

equações, válidas exclusivamente para o circuito da Figura 8-4:

AD =IFBRC

0,052fffffffffffffffffff

(EQUAÇÃO 8-2) AC =RCBhoe

2B hfe + 1` a

fffffffffffffffffffffffffffffffff (EQUAÇÃO 8-3).

Nas equações acima, hfe e hoe são parâmetros híbridos dos transistores utilizados no circuito. A

polarização do amplificador diferencial por meio de uma fonte de corrente constante colabora para o

aumento da impedância de entrada desse circuito. Caso se deseje uma impedância de entrada ainda mais

alta, os amplificadores diferenciais podem sem implementados a partir de JFETs ou mesmo de MOSFETS.

A qualidade de um amplificador diferencial pode ser avaliada através de sua taxa de rejeição de

modo comum (CMRR - common mode rejection ratio), que pode ser calculada pela fórmula:

CMRR =AD

AC

ffffffffLLLLLL

MMMMMM

(EQUAÇÃO 8-4).

A taxa de rejeição de modo comum é mais frequentemente expressa em decibéis (dB):

CMRR dB` a

= 20B logAD

AC

ffffffffLLLLLL

MMMMMM

(EQUAÇÃO 8-5).

Quanto maior a CMRR, mais eficiente é o amplificador diferencial.

CARACTERÍSTICAS IMPORTANTES DE UM OPAMP REAL

Como fizemos em relação a todos os dispositivos estudados até aqui, faremos a análise dos

circuitos com OPAMP utilizando o modelo ideal para esse elemento. Embora o OPAMP seja o dispositivo

cujo comportamento efetivo é mais acuradamente descrito pelo modelo ideal, ainda assim é necessário

que o projetista tenha uma clara compreensão do significado e da ordem de grandeza de cada um dos

parâmetros de um OPAMP real, para que seja capaz de avaliar o seu impacto no desempenho de circuitos

reais em que o OPAMP seja utilizado.

Serão apresentadas a seguir as principais características de um OPAMP real, com uma breve

explanação sobre o seu significado físico.

52

GANHO DE TENSÃO EM MALHA ABERTA (AO)

É a relação entre o sinal de saída (sem saturação) de um OPAMP não realimentado e o sinal

diferencial de entrada (diferença entre as tensões nas entradas não-inversora e inversora). Vale a

relação:

AO =vo

vi+@ vi@

fffffffffffffffffffffff (EQUAÇÃO 8-6).

É desejável que o ganho de tensão em malha aberta tenha o maior valor possível.

TENSÃO DE OFFSET DE ENTRADA (VIO)

Ainda que as tensões nas duas entradas de um OPAMP real tenham exatamente o mesmo valor, a

tensão de saída não será necessariamente nula. Define-se a tensão de offset de entrada como o valor

da diferença de potencial necessária entre as duas entradas de um OPAMP para que a tensão na saída seja

zero. Conclui-se, portanto, que o valor da tensão de saída de um OPAMP é dado, com maior precisão, pela

fórmula:

vo = AOB vi +@vi@@vio

b c

(EQUAÇÃO 8-7).

Na prática, isso significa que mesmo que as tensões nas entradas sejam absolutamente iguais, o

OPAMP irá amplificar um sinal da ordem de milivolts. Caso o valor do ganho de tensão do circuito seja

elevado, isso pode ser suficiente para levar a saída do OPAMP à saturação.

Quando se utiliza a realimentação negativa, o ganho é reduzido e a influência de vio é a introdução

de um nível DC no sinal de saída. Em boa parte das aplicações, esse nível DC pode ser desprezado.

Quando, porém, ele implica num erro significativo, torna-se necessário empregar técnicas de

compensação de offset. Muitos CIs comerciais de amplificadores operacionais possuem terminais

especificamente designados para permitir essa compensação. O circuito mais comum está representado

na Figura 8-5.

FIGURA 8-5 – TÉCNICA DE COMPENSAÇÃO DA TENSÃO DE OFFSET DE ENTRADA DE UM OPAMP REAL

O valor do potenciômetro e o ponto em que seu cursor deve ser ligado (se à alimentação positiva

ou à alimentação negativa) podem variar de um CI para outro. O caso mais comum é o mostrado

(potenciômetro de 10 KΩ com o cursor ligado na alimentaç

Para se fazer a compensação, ambas as entradas devem ser aterradas, o que garante um sinal

diferencial nulo. Qualquer sinal presente na saída, portanto, será devido a

potenciômetro até que se obtenha tensão de saída zero.

Nos casos em que o amplificador operacional não dispõe de pinos específicos pa

do offset, pode ser usada uma das técnicas mostradas na

de entrada seja compensada externamente

proporcionar tensão de saída nula

FIGURA 8-6- TÉCNICAS PARA

CORRENTE DE POLARIZA

Uma vez que as impedâncias das entradas não são na verdade infinitas,

pequenas correntes de polarização

pela entrada inversora do OPAMP.

aritmética dos módulos das duas correntes de polarização, ou seja:

Para avaliar o efeito dessas correntes, consideremos o circuito da

típica de OPAMP, a ser analisada posterio

FIGURA 8-7 – EFEITO DAS CORRENTES

RI

-VEE

RF

+VCC

vi

POT

R


ou à alimentação negativa) podem variar de um CI para outro. O caso mais comum é o mostrado

Ω com o cursor ligado na alimentação negativa).


diferencial nulo. Qualquer sinal presente na saída, portanto, será devido a

potenciômetro até que se obtenha tensão de saída zero.

Nos casos em que o amplificador operacional não dispõe de pinos específicos pa

uma das técnicas mostradas na Figura 8-6, que permitem que a tensão de offset

de entrada seja compensada externamente. Em todos os casos, o potenciômetro deve ser ajustado para

proporcionar tensão de saída nula para uma tensão de entrada também nula.

TÉCNICAS PARA A COMPENSAÇÃO EXTERNA DA TENSÃO DE OFFSET

CORRENTE DE POLARIZAÇÃO DE ENTRADA (I

Uma vez que as impedâncias das entradas não são na verdade infinitas,

polarização (IB+ e IB-), drenadas, respectivamente, pela entrada não

pela entrada inversora do OPAMP. Define-se como corrente de polarização de entrada

aritmética dos módulos das duas correntes de polarização, ou seja:

IB =IB +

LLL

MMM+ IB@LLL

MMM

2fffffffffffffffffffffffffffff

(EQUAÇÃO 8-8).

Para avaliar o efeito dessas correntes, consideremos o circuito da Figura

analisada posteriormente.

EFEITO DAS CORRENTES DE POLARIZAÇÃO DE ENTRADA DE UM OPAMP RE

vo

RI

-VEE

RF

+VCC

vi

vo

POT

R 1

R2

+VCC

vi

53


ou à alimentação negativa) podem variar de um CI para outro. O caso mais comum é o mostrado na figura


diferencial nulo. Qualquer sinal presente na saída, portanto, será devido a vio. Em seguida, ajusta-se o

Nos casos em que o amplificador operacional não dispõe de pinos específicos para a compensação

, que permitem que a tensão de offset

potenciômetro deve ser ajustado para

.

DE OFFSET DE ENTRADA

(IB)

Uma vez que as impedâncias das entradas não são na verdade infinitas, circulam por elas

drenadas, respectivamente, pela entrada não-inversora e

corrente de polarização de entrada (IB) a média

Figura 8-7, que é uma aplicação

TRADA DE UM OPAMP REAL

-VEE CC

vi

vo

POT

R

R I

RF

54

Uma corrente de, por exemplo, 100 nA, percorrendo o resistor de 100 KΩΩΩΩ, dá origem a uma

tensão de offset de entrada de 10 mV, com sua consequente influência sobre o sinal de saída. Conclui-se

que não se devem utilizar resistores de alto valor de resistência em série com os terminais de entrada de

um OPAMP. Como quase sempre se utilizam resistores ligados à entrada inversora (para garantir a

realimentação negativa), é uma boa prática usar também um resistor (representado pelo R pontilhado na

figura) entre a entrada não inversora e a “terra” para que os efeitos de IB+ e IB- se cancelem mutuamente.

Para garantir esse cancelamento, é necessário que a resistência equivalente dos resistores conectados a

uma entrada seja igual à resistência equivalente dos resistores conectados à outra entrada.

CORRENTE DE OFFSET DE ENTRADA (IOS)

Como os circuitos das duas entradas de um operacional real nunca são perfeitamente simétricos, é

intuitivo que as correntes de polarização de entrada IB+ e IB- tenham valores diferentes. O módulo da

diferença entre as correntes de polarização de entrada é chamado de corrente de offset de entrada, ou

seja:

IOS = IB +

LLL

MMM@ IB@LLL

MMM (EQUAÇÃO 8-9).

SLEW RATE (MÁXIMA TAXA DE VARIAÇÃO DO SINAL DE SAÍDA - SR)

Embora os diversos estágios que compreendem um OPAMP sejam diretamente acoplados (isto é,

sem a utilização de capacitores), seu circuito inclui ao menos um capacitor, que é responsável por

garantir a estabilidade do ganho do dispositivo. Além desse “capacitor físico”, um amplificador

operacional, como qualquer dispositivo semicondutor, apresenta capacitâncias internas, que, por terem

valores muito menores, têm influência desprezível sobre o comportamento do dispositivo.

A presença de tais capacitâncias impossibilita variações instantâneas na tensão de saída do

amplificador operacional, existindo uma taxa máxima possível para a variação do sinal de saída - é o

chamado slew rate (SR). Caso algum sinal aplicado ao operacional tente forçar uma variação no sinal de

saída maior do que a determinada pelo slew rate, ocorrerá distorção.

O slew rate de um amplificador operacional é medido pela aplicação de uma onda quadrada à

entrada de um circuito caracterizado por um ganho unitário (isto é, sinal de saída exatamente igual ao

sinal de entrada). A Figura 8-8 ilustra o efeito do slew rate sobre o sinal de saída desse circuito.

FIGURA 8-8 – EFEITO DO SLEW RATE SOBRE O SINAL DE SAÍDA DE UM OPAMP REAL

55

O valo do slew rate é dado por: SR = máx lim∆t Q 0

∆vo

∆tfffffffffffff g

= máxdvo

dtffffffffffff g

(EQUAÇÃO 8-10).

O slew rate constitui uma importante limitação para o desempenho de um OPAMP, ocasionando

apreciável distorção, especialmente no processamento de sinais que possuam simultaneamente alta

frequência e alta amplitude.

No caso de um sinal de entrada senoidal, o sinal de saída tem expressão: vo t` a

=vomáxBsen wt

` a

.

Logo:

SR = máxdvo

dtfffffffffffffff g

= máx ωBvomáxBcos ωBt` ab c

[ SR = ωmáxBvomáx[ fmáx =SR

2BπBvomáx

ffffffffffffffffffffffffffffffffffffffffffffff (EQUAÇÃO 8-11).

A Equação 8.11 mostra que, quanto maior a frequência de um sinal processado por um

amplificador operacional real, menor será a amplitude possível para o sinal de saída sem que ocorra

distorção. É necessário, portanto, reduzir a amplitude ou a frequência do sinal para evitar a distorção.

EXEMPLO 8-1: APLICA-SE À ENTRADA DE UM AMPLIFICADOR QUE UTILIZA O OPAMP LF351 UM SINAL SENOIDAL.

SABENDO QUE A AMPLITUDE DO SINAL DE SAÍDA É DE 16 V, CALCULAR A MÁXIMA FREQUÊNCIA DO SINAL PARA

QUE NÃO OCORRA DISTORÇÃO.

PRODUTO GANHO X BANDA PASSANTE (GBW - GAIN X BAND WIDTH)

Constata-se que o ganho de tensão em malha aberta Ao de um OPAMP diminui à medida que a

frequência do sinal processado aumenta. Isso ocorre devido às capacitâncias internas do OPAMP, cujos

efeitos se acentuam nas altas frequências. Utilizando-se o OPAMP sem realimentação e com acoplamento

direto (sem o uso de capacitores), obtém-se em CC (frequência igual a zero) o máximo valor para o ganho

de tensão máximo, que é o ganho de tensão em malha aberta, discutido no Item 1. Aumentando-se a

frequência, atinge-se o ponto em que o ganho de tensão passa a valer Ao

2pwwwwwwwwwwwwwwwwwwwwwwfffffffffffff. A frequência angular em que

isso ocorre é chamada de frequência angular de corte em malha aberta do OPAMP, a qual chamaremos

de ωωωωo.

Utilizando-se realimentação negativa, pode-se modificar o valor do ganho máximo para A1 e

teremos uma nova frequência angular de corte ωωωω1, na qual o valor do ganho de tensão é A1

2pwwwwwwwwwwwwwwwwwwwwwwfffffffffffff. O mesmo

se pode fazer para os ganhos A2,..., An. Pode-se demonstrar que: Ao × ωωωωo = A1 × ωωωω1 = ... = An × ωωωωn = K.

A Figura 8-9 ilustra essa relação para o OPAMP 741.

FIGURA 8-9 – RELAÇÃO ENTRE GANHO DE TENSÃO E BANDA PASSANTE NUM OPAMP REAL

f (Hz)

Av

56

A constante K é outro parâmetro fundamental de um OPAMP. Esse parâmetro é conhecido como

produto ganho x banda passante (GBW). Conclui-se que, da mesma forma como nos demais

componentes ativos, ganho e banda passante são características conflitantes num OPAMP real.

EXEMPLO 8-2: PARA O MESMO CIRCUITO ANALISADO NO EXEMPLO 8-1, CALCULAR O MÁXIMO VALOR DA

AMPLITUDE DO SINAL DE ENTRADA PARA QUE A LIMITAÇÃO DO OPERACIONAL SEJA DADA PELO PRODUTO

GANHO × BANDA PASSANTE, E NÃO PELO SLEW RATE.

TENSÃO DIFERENCIAL DE ENTRADA (VID)

É a máxima diferença de potencial permitida entre as duas entradas do OPAMP. Esse é um limite

que, ultrapassado, causa danos ao componente.

FAIXA PERMITIDA DE TENSÕES DE ENTRADA (VI)

É o máximo valor permitido para a tensão em qualquer uma das entradas do OPAMP. Ultrapassar

esse limite também causa danos ao componente.

MÁXIMA EXCURSÃO DO SINAL DE SAÍDA (VOM)

É o máximo valor de pico-a-pico que o sinal de saída do OPAMP pode assumir. Esse valor é

limitado basicamente pelas tensões de alimentação, pelas tensões de saturação dos transistores de saída

e pela corrente de saída (que influi sobre a queda de tensão sobre os resistores no estágio de saída do

OPAMP).

DRIFT (DESVIO)

É a variação nos valores das características de um OPAMP real em função da temperatura ou da

tensão de alimentação, que é um fenômeno previsível em semicondutores.

A Tabela 8-1 dá uma ideia sobre os valores numéricos das diversas características relevantes de

um OPAMP real. Constam da tabela os valores típicos constantes das folhas de dados sobre os OPAMPs

LM741, LF351 e CA3140. Esses amplificadores operacionais representam as três principais tecnologias

empregadas na fabricação desse dispositivo. O 741 é implementado totalmente com transistores

bipolares. O LF351 utiliza transistores de efeito de campo de junção (JFET) nas entradas, no que é

conhecido como tecnologia BiFET (Bipolar + JFET). Por fim, o CA3140 utiliza MOSFETs em suas

entradas – e á chamada tecnologia BiMOS (Bipolar + MOSFET).

57

Um fato digno de nota é que esses três amplificadores operacionais são intercambiáveis (qualquer

um deles pode ser diretamente substituído por qualquer dos outros dois), visto que possuem a mesma

pinagem. A exceção é o pino 8, que no CA3140 possui uma função especial, utilizada ocasionalmente, e

que nos outros dois CIs não possui conexão.

TABELA 8-1 – PRINCIPAIS CARACTERÍSTICAS ELÉTRICAIS DE TRÊS TIPOS COMERCIAIS DE OPAMP

58

Os valores constantes da tabela são típicos, variando em função da temperatura, das condições de

utilização do operacional e mesmo de fabricante para fabricante.

AMPLIFICADOR OPERACIONAL IDEAL

Uma vez conhecidas as características reais de um OPAMP, podemos introduzir o conceito de

OPAMP ideal, que será o modelo utilizado em nossas análises de circuitos com amplificadores

operacionais.

As características mais relevantes de um OPAMP ideal são:

Ganho de tensão infinito em malha aberta (Ao = ∞∞∞∞).

Tensão e corrente de offset nulas.

Impedância de entrada infinita (Zi = ∞∞∞∞), o que equivale a correntes de polarização de entrada nulas.

Impedância de saída nula (Zo = 0).

Produto ganho × banda passante infinito (GBW = ∞∞∞∞).

Slew Rate infinito (SR = ∞∞∞∞).

CMRR infinito, ou seja, se aplicados sinais iguais às duas entradas simultaneamente, o sinal de saída é nulo.

Sem limitações quanto à tensão diferencial ou à tensão individual nas entradas.

Comportamento invariável com a temperatura e a tensão de alimentação (drift nulo).

A única limitação do OPAMP ideal se refere aos valores máximo e mínimo que a tensão de saída vo

poderá atingir. Ela não poderá ser superior a +VCC (tensão positiva de alimentação do operacional) nem

inferior a –VEE (tensão negativa de alimentação do operacional). Em outras palavras, a tensão de saída

é limitada pelas tensões de alimentação do amplificador operacional, de modo que a máxima excursão do

sinal de saída vai de –VEE a +VCC.

Uma vez que o ganho de tensão em malha aberta Ao é infinito, conclui-se que se houver qualquer

diferença não nula entre as tensões nas entradas inversora e não inversora, o valor da tensão de saída

também será infinito (+∞∞∞∞ caso a tensão na entrada não-inversora seja superior e -∞∞∞∞ caso a tensão na

entrada inversora seja superior).

Como a tensão de saída tem valores limitados pelas tensões de alimentação, uma saída com valor

+∞∞∞∞ corresponde na prática a +VCC. Em tal situação, diz-se que a saída está saturada positivamente ou

saturada para cima. Analogamente, uma tensão de saída com valor -∞∞∞∞ corresponde na prática a –VEE.

Nesse caso, diz-se que a saída está saturada negativamente ou saturada para baixo.

O modelo ideal para o OPAMP facilita significativamente a análise e a compreensão dos circuitos

que utilizam esse dispositivo. Contudo, ao se utilizarem na prática as conclusões obtidas utilizando-se

esse conceito, deve-se ter em mente que os resultados obtidos são apenas aproximados, devendo-se

tomar as medidas impostas pelas limitações reais do dispositivo (balanceamento de offset, limitação de

slew rate, etc.).

Para que a utilização do modelo ideal produza resultados compatíveis com a realidade, é

necessário que as resistências utilizadas nos circuitos com OPAMP não sejam nem muito pequenas (para

59

que não se exceda a capacidade de fornecimento de corrente do dispositivo) e nem muito grandes (para

que a influência da impedância de entrada do dispositivo seja desprezível). Como uma regra prática, as

resistências devem ficar na faixa entre 500 Ω e 330 KΩ, adequadas para circuitos com o 741.

Outra medida importante é manter-se a frequência em valores que não evidenciem as limitações

do slew rate e do produto ganho × banda passante. Tomando mais uma vez como referência o OPAMP

741, em frequências de até 5 KHz tais limitações não costumam ser perceptíveis. Tomadas tais

providências, o OPAMP é o dispositivo eletrônico cujos resultados obtidos a partir do modelo ideal mais

se aproximam aos obtidos na prática.

PRINCÍPIOS FUNDAMENTAIS NA ANÁLISE DE CIRCUITOS COM OPAMPS IDEAIS

Devido ao seu ganho de tensão infinito, a condição necessária para que a saída de um OPAMP

ideal NÃO esteja saturada é que as tensões nas entradas inversora e não inversora sejam exatamente

iguais. Logo, quando o sinal de saída de um OPAMP ideal não está saturado, podemos ter a certeza de

que a tensão na entrada inversora é igual à tensão na entrada não-inversora. Em outras palavras,

podemos dizer que em tal situação existe um curto-circuito virtual entre as entradas do amplificador

operacional (“curto-circuito” porque a tensão entre elas é zero, e “virtual” porque elas não estão

eletricamente conectadas). Por outro lado, a existência de uma diferença entre as tensões nas duas

entradas é garantia de que a saída se encontra saturada, seja para cima ou para baixo. Esse é o primeiro

princípio fundamental a ser utilizado na análise de circuitos com OPAMPs ideais.

O segundo princípio fundamental para a análise deriva do fato de que a impedância das entradas é

infinita. Isso significa que a corrente drenada (ou fornecida) pelas entradas de um OPAMP ideal é nula.

Utilizando-se esses princípios fundamentais, as leis de Kirchoff e de Ohm e os teoremas de rede, é

possível determinar os ganhos e outras relações de interesse entre as grandezas do circuito.

EXEMPLO 8-3: NO CIRCUITO ABAIXO, QUE UTILIZA UM OPAMP IDEAL, A TENSÃO vo VALE -3 V. A) CALCULAR A

TENSÃO vA. B) CALCULAR O MÁXIMO VALOR PARA vB PARA QUE NÃO OCORRA SATURAÇÃO DE vo.

R1 1 KΩ R2 1,5 KΩ

R3 1 KΩ R4 1,5 KΩ

+VCC (+6 V)

-VEE (-6 V)

vA

VB +4 V

vo

60

CIRCUITOS UTILIZANDO AMPLIFICADORES OPERACIONAIS

Os circuitos de aplicação dos OPAMPs podem ser divididos em duas grandes categorias:

A) Aplicações lineares → São aquelas em que existe uma relação linear entre o(s) sinal(is) de entrada e

o sinal de saída, ou seja: vo =Xi = 1

n

a iBvii + b , com pelo menos um dos ai sendo diferente de zero. Essa

relação, obviamente, deixa de ser linear caso a saída do OPAMP chegue à saturação.

As aplicações lineares são, basicamente, amplificadores. Desse modo, a saída desses circuitos,

em geral, não está saturada. Para se conseguir isso com um sinal de entrada diferente de zero, é

necessário reduzir o ganho de tensão do amplificador operacional, o que é obtido por meio do uso de

realimentação negativa.

Para se aplicar realimentação negativa a um amplificador operacional, basta ligar a sua saída à

entrada inversora por meio de uma rede de componentes (em geral componentes passivos) que

proporcione ao sinal uma defasagem diferente de 180°.

Ainda que se aplique realimentação negativa a um amplificador operacional, é necessário que a

rede de realimentação seja integralmente formada por elementos lineares (resistores, capacitores,

indutores ou um curto-circuito) para que se caracterize a aplicação como linear.

Excepcionalmente, algumas aplicações lineares podem utilizar realimentação positiva em

conjunto com a realimentação negativa. O que caracteriza tais aplicações como lineares é a existência de

uma relação de proporcionalidade entre os sinais de entrada e saída.

B) Aplicações Não-Lineares → São aquelas em que não existe uma relação linear entre o(s) sinal(is) de

entrada e o sinal de saída. Em algumas dessas aplicações, OPAMP opera com a saída saturada, ou seja, o

sinal de saída pode assumir apenas dois valores distintos (+VCC ou –VEE). Quando tal situação ocorre,

pode-se dizer que a saída de tais circuitos tem um comportamento binário (“digital”). Em outros tipos

de aplicações não-lineares, o sinal de saída pode ser oscilante, ou seja um sinal periódico.

Nas aplicações não-lineares, o amplificador operacional pode ser utilizado sem realimentação (e a

saída do OPAMP será saturada), com realimentação positiva (e a saída do OPAMP será saturada ou

oscilante, dependendo da “quantidade” de realimentação positiva) e, eventualmente, utilizar apenas

realimentação negativa, mas com elementos não-lineares (um diodo, por exemplo) na rede de

realimentação. Nesse caso, a saída do OPAMP pode não estar saturada, mas não haverá uma relação

linear entre ela e a(s) entrada(s) do circuito.

Nos capítulos que se seguem, serão analisados os principais circuitos de aplicação dos

amplificadores operacionais.

61

CAPÍTULO 9 - APLICAÇÕES LINEARES DOS AMPLIFICADORES

OPERACIONAIS

Nestas aplicações, utiliza-se realimentação negativa no OPAMP, com o objetivo de reduzir o ganho

de tensão global do circuito em relação ao ganho infinito do dispositivo. A realimentação negativa num

OPAMP é obtida através da conexão entre a saída e a entrada inversora, através de uma rede de

elementos lineares que introduza uma defasagem diferente de 180°. Eventualmente, tais aplicações

podem empregar também realimentação positiva, em conjunto com a negativa.

Há uma grande gama de aplicações lineares dos amplificadores operacionais. Dentre elas,

estudaremos algumas que serão divididas em três categorias: amplificadores, conversores de sinal e

filtros ativos.

AMPLIFICADORES COM OPAMPs

Os amplificadores com OPAMPs são utilizados para a realização das operações matemáticas que

deram origem ao nome do dispositivo. Em geral, a saída de um amplificador não está saturada. A

saturação da saída pode ocorrer eventualmente quando o(s) sinal(ais) de entrada aplicado(s) levam o

sinal de saída a tentar ultrapassar o limite imposto pelas tensões de alimentação. Quando isso ocorre,

obviamente, deixa de existir linearidade entre os sinais de entrada e saída.

Veremos a seguir os principais amplificadores utilizando OPAMP. Em todos os casos,

consideraremos os OPAMPs como ideais, e utilizaremos os princípios básicos apresentados no capítulo

anterior para a análise de circuitos com esse dispositivo.

AMPLIFICADOR INVERSOR

Tem como característica apresentar um sinal de saída com defasagem de 180o em relação ao sinal

de entrada (ou polaridade oposta, no caso de sinal DC). Seu diagrama básico é mostrado na Figura 9-1.

FIGURA 9-1 – DIAGRAMA BÁSICO DO AMPLIFICADOR INVERSOR COM OPAMP

RI

vo

RF vi iRI iRF

i = 0

vd = 0

malha de entrada malha de saída

X

62

Como em todos os demais circuitos que serão analisados, é importante fazer distinção entre a(s)

entrada(s) do circuito e a(s) entrada(s) do OPAMP. Como se trata de um amplificador, supõe-se que a

saída não está saturada. Logo, a tensão diferencial vd entre as entradas do OPAMP e a corrente i drenada

pela entrada inversora serão necessariamente nulas (primeiro e segundo princípios fundamentais de

análise).

Na análise desse circuito e de todos os demais amplificadores, suporemos que os sinais de entrada

e saída são positivos em relação ao terra do circuito. Se essa suposição não for verdadeira, isso será

evidenciado por um sinal negativo na expressão do ganho de tensão do circuito.

Vamos aplicar as leis de Kirchoff e de Ohm ao circuito em questão para determinar a expressão

matemática de seu ganho de tensão Av =vo

viffffffffff g

.

A equação LKT da malha de entrada é: + vi@ iRIBRI@ vd = 0[ iRI =vi@ vd

RIffffffffffffffffffff= vi@ 0

RIffffffffffffffff

[ iRI =vi

RIffffff.

Para a malha de saída: + vo + iRFBRF@ vd = 0[ iRF =vd@ vo

RFffffffffffffffffffffff= 0@ vo

RFffffffffffffffffff

[ iRF =@vo

RFffffffff.

Aplicando a LKC ao nó X: + iRI@ i@ iRF = 0[ iRF = iRI@ i = iRI@ 0[ iRF = iRI . Logo: @vo

RFffffffff= vi

RIffffff[

[vo

viffffffff= Av =@

RF

RIffffffff

(EQUAÇÃO 9-1).

O sinal negativo da equação mostra que o circuito é, de fato, inversor. O módulo do ganho de

tensão é dado pela relação entre dois resistores, sem a influência de qualquer parâmetro do OPAMP. Isso

torna o projeto bastante simples.

EXEMPLO 9-1: DADO O CIRCUITO ABAIXO E O GRÁFICO DO SEU SINAL DE ENTRADA, TRAÇAR O GRÁFICO DO

SINAL DE SAÍDA CORRESPONDENTE. CADA DIVISÃO VERTICAL DO GRÁFICO VALE 3 V.

t

vi

0

RX 600 Ω

vo

RA 1,8 KΩ

vi

+VCC (+12 V)

-VEE (-12 V)

63

AMPLIFICADOR SOMADOR INVERSOR

Caso se modifique o circuito anterior ligando-se n resistores à entrada inversora do OPAMP,

obtém-se a configuração conhecida como amplificador somador inversor, mostrada na Figura 9-2.

FIGURA 9-2 – DIAGRAMA DO AMPLIFICADOR SOMADOR INVERSOR COM OPAMP

A malha de saída é exatamente igual à do amplificador inversor, visto acima. Assim: iRF =@vo

RFffffffff.

A malha de entrada 1 é análoga à malha de entrada do amplificador inversor. Logo: iR1 =vi

R1fffffff.

Estendendo o mesmo raciocínio às demais malhas da entrada: iR2 =vi

R2ffffffff, ..., iRN =

vi

RNfffffffff.

Aplicando a LKC ao nó X: + iR1 + iR2 +… + iRN@ i@ iRF = 0[ iRF = + iR1 + iR2 +… + iRN. Substituindo as

expressões obtidas acima:

@vo

RFffffffff= v 1

R1fffffff+ v 2

R2ffffffff+… +

v N

RNfffffffff[ vo =@ v 1B

RF

R1ffffffff+ v 2B

RF

R2ffffffff+… + v NB

RF

RNffffffffff g

(EQUAÇÃO 9-2).

Essa expressão mostra que o circuito é na realidade um somador ponderado, onde os pesos são as

relações entre a resistência de realimentação e as resistências nas entradas específicas. No caso

particular em que R1 = R2 = ... = RN = RF, teremos: vo =@ v 1 + v 2 +… + v N

b c

Esse circuito pode ser utilizado como base para um misturador de sinais (“mixer”), permitindo

que sinais provenientes de múltiplas fontes sejam processados simultaneamente por meio de um único

amplificador, sendo que cada uma dessas fontes pode ter ganho (“controle de volume”) independente das

demais. O controle individual de ganho é obtido por meio das resistências de entrada (R1 a RN) e o

controle geral de ganho é feito por meio da resistência de realimentação (RF).

EXEMPLO 9-2: PROJETAR E DESENHAR O DIAGRAMA DE UM CIRCUITO UTILIZANDO AMPLIFICADORES

OPERACIONAIS IDEAIS PARA REALIZAR A OPERAÇÃO D =3BA + 2BB + 5BC

10ffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffff. A,B E C SÃO TENSÕES QUE VARIAM

ENTRE -10 V E +10 V.

R2

vo

RF v1

iR1 iRF

i = 0

vd = 0

malha de entrada 1

malha de saída

X

RN

R1

v2

vN

iR2

iRN

malha de entrada 2

malha de entrada N

64

AMPLIFICADOR NÃO-INVERSOR

Nesse circuito, o sinal de entrada é aplicado à entrada não-inversora do OPAMP. Logo, seu sinal

de saída está em fase com o sinal de entrada (ou tem a mesma polaridade, no caso de sinal DC). A Figura

9-3 mostra dois aspectos do diagrama básico desse circuito.

FIGURA 9-3 – DIAGRAMA DO AMPLIFICADOR NÃO-INVERSOR COM OPAMP

O ganho de tensão dessa configuração é dado por:

Av =vo

viffffffff= 1 +

RF

RIffffffff

(EQUAÇÃO 9-3).

Conclui-se que o ganho de tensão desse tipo de circuito nunca será inferior à unidade. Essa

configuração tem como vantagem em relação ao amplificador inversor o fato de sua impedância de

entrada ser igual à impedância de entrada do próprio OPAMP utilizado, ou seja, a impedância de entrada

é infinita, caso se considere o OPAMP como ideal. Num amplificador inversor essa impedância é igual à

resistência de entrada RI.

SEGUIDOR DE TENSÃO OU BUFFER ANALÓGICO

Observando a expressão do ganho de tensão do circuito anterior, podemos constatar que, se

desejarmos que o ganho de tensão seja unitário, basta fazer a relação RF/ RI igual a zero. A maneira óbvia

de obter esse resultado é fazer RF = 0, o que resultaria no circuito A da Figura 9-4. Outra forma seria

fazer RI = ∞, o que resultaria no circuito B. A maneira mais prática e econômica de consegui-lo é a adoção

simultânea das duas providências, o que resulta no circuito C, que é a forma final do seguidor de tensão

ou buffer analógico.

FIGURA 9-4 – OBTENDO UM BUFFER ANALÓGICO A PARTIR DE UM AMPLIFICADOR NÃO-INVERSOR

vo vi

RI RF

vo

vi

RF

RI

vo = vi

vi

RF = 0

RI

A

vi

RF

RI = ∞

vo = vi B

vi

vo = vi

C

65

A princípio pode haver dúvidas sobre a utilidade de um circuito cujo sinal de saída é exatamente

igual ao de entrada. No entanto, basta lembrar que, no caso ideal, o seguidor de tensão possui

impedância de entrada infinita e impedância de saída nula, o que o torna perfeito para o casamento de

impedâncias entre dois estágios de um determinado circuito. Em outras palavras, utilizando-se um

seguidor de tensão é possível eliminar a influência que as impedâncias de dois circuitos exercem entre si

quando eles são conectados. A Figura 9-5 ilustra um exemplo prático desse princípio.

FIGURA 9-5 – EXEMPLO PRÁTICO DE UTILIZAÇÃO DO SEGUIDOR DE TENSÃO COM OPAMP

Suponha que seja necessário medir o valor da tensão armazenada no capacitor, que é alimentado

com tensão contínua e constante. Caso seja feita uma conexão direta entre o capacitor e o voltímetro

(que possui baixa impedância), o capacitor se descarrega sobre o voltímetro, o que leva a uma medida

falsa. Em outras palavras, a colocação do instrumento influi sobre o valor da medida realizada, o que é

totalmente inaceitável.

Colocando-se um seguidor de tensão entre o capacitor e o voltímetro, a elevada impedância do

seguidor impede a descarga do capacitor, de forma que a tensão sobre o voltímetro, medida na saída do

seguidor, terá o valor real da tensão no capacitor. A corrente do voltímetro passa a ser fornecida pelo

OPAMP, e não mais pelo capacitor. Assim, a inclusão do seguidor de tensão elimina a influência do

voltímetro sobre a grandeza a ser medida.

AMPLIFICADOR SUBTRATOR OU DIFERENCIAL

Este circuito fornece na saída uma tensão proporcional à diferença entre as duas tensões de

entrada. O diagrama do circuito é mostrado na Figura 9-6.

FIGURA 9-6 – DIAGRAMA BÁSICO DO AMPLIFICADOR SUBTRATOR

V C

R

iRC

vC

vR

V iR

iC

iV

V

i = 0

C

R

iRC

vC

vR

V

iV

R3

R4

R1

vo

R2

vb

va

66

Supondo R2

R1

fffffff= R4

R3

fffffff, o sinal de saída do circuito vale:

vo =R2

R1

fffffffB va@ vb` a

=R4

R3

fffffffB va@ vb` a

(EQUAÇÃO 9-4).

Para o caso especial em que todos os resistores têm o mesmo valor, temos: vo = va@ vb .

AMPLIFICADORES DE INSTRUMENTAÇÃO

Os amplificadores diferenciais são especialmente úteis para o processamento de sinais

provenientes de transdutores como Pontes de Wheatstone ou termopares. A Figura 9-7 mostra um

subtrator utilizado para amplificar o sinal de uma Ponte de Wheatstone, que é um arranjo muito utilizado

em células de carga (“strain gauges”), em transdutores de pressão, em transdutores de temperatura, etc.

Uma característica comum desses transdutores é a pequena amplitude do sinal por eles fornecido

(dezenas de milivolts ou menor).

FIGURA 9-7 – SUBTRATOR UTILIZADO PARA PROCESSAR O SINAL DE UMA PONTE DE WHEATSTONE

O subtrator amplifica a diferença entre as tensões nos pontos X e Y da Ponte de Wheatstone, que

por sua vez será proporcional ao desequilíbrio entra os produtos das resistências opostas da ponte, ou

seja, v XY = KB R ABRC@RBBRD

b c

. Consequentemente, uma vez respeitado o princípio de que R2

R1

fffffff= R4

R3

fffffff, o sinal de saída será: vo =

R2

R1

fffffffBv XY .

Esse circuito apresenta alguns inconvenientes que dificultam a sua aplicação prática. O primeiro,

e mais grave, é que as impedâncias das entradas do subtrator são muito baixas, e acabam influindo sobre

os resistores da ponte, alterando indevidamente o seu equilíbrio. Isso introduz erro nas medidas

realizadas por meio da ponte.

Um segundo problema é que para o ajuste do ganho de tensão do subtrator é necessário ajustar

simultaneamente (e na mesma proporção) os valores de dois resistores (R1 e R3 ou, preferencialmente,

R2 e R4). Tal ajuste é de difícil implementação prática.

R3

R4

vo

R2 RB RA

RC RD

R1 X Y V

67

Para contornar esses inconvenientes, foi desenvolvida uma variação do amplificador subtrator,

que é conhecida como amplificador de instrumentação e cujo diagrama é mostrado na Figura 9-8.

FIGURA 9-8 – DIAGRAMA BÁSICO DE UM AMPLIFICADOR DE INSTRUMENTAÇÃO

O inconveniente da baixa impedância de entrada, característica do amplificador subtrator, é

solucionado pela adição do estágio de entrada, formado por dois seguidores de tensão, cada um deles

possuindo impedância de entrada bastante elevada (idealmente infinita).

O estágio de saída é um amplificador subtrator com todos os resistores iguais. Logo:

vo = v A@ v B.

Aplicando-se o primeiro princípio fundamental na análise do circuito acima (diferença nula de

tensão entre as entradas de um OPAMP com saída não saturada), conclui-se que a tensão sobre o resistor

RG será igual à diferença de tensão entre as duas entradas do circuito, ou seja, v RG = v X@ v Y . Pela lei de

Ohm: iRG =v RG

RGfffffffff= v X@ v Y

RGfffffffffffffffffffff.

Aplicando-se o segundo princípio (as correntes drenadas pelas entradas de um OPAMP são nulas)

conclui-se que todos os três resistores localizados entre os pontos A e B são percorridos pela mesma

corrente, isto é: iR = iRG . A tensão entre os pontos A e B pode ser calculada através da lei de Ohm:

v A@ v B = vo = iRGB R + RG + R` a

=v X@ v Y

RGfffffffffffffffffffff

B RG + 2R` a

[ vo = v X@ v Y

b c

B 1 +2BR

RGfffffffffffffff g

(EQUAÇÃO 9-5).

Essa expressão mostra que o ganho de tensão do amplificador de instrumentação pode ser

variado através do ajuste de um único componente (o resistor RG), eliminando-se assim o outro

inconveniente do amplificador subtrator. Se RG for a associação série de um resistor fixo com um

potenciômetro, o ganho de tensão pode ser convenientemente ajustado entre um valor mínimo e um

valor máximo.

SEGUIDOR DE TENSÃO

A

i = 0

vx

R

RG vo

R R

R

R R

vy

i = 0

vD = 0

vD = 0

iRG

iRG

iRG

B

vy

vx

SEGUIDOR DE TENSÃO

SUBTRATOR

68

Devido à grande utilidade prática do amplificador de instrumentação, existem disponíveis no

mercado circuitos integrados que implementam essa função, bastando ao projetista adicionar

externamente o resistor RG para obter o ganho de tensão desejado. Exemplos desse tipo de CI são o

AD620, da Analog Devices e o INA128, da Texas Instruments.

INTEGRAÇÃO E DERIVAÇÃO EM CIRCUITOS ELÉTRICOS

Os elementos reativos de um circuito elétrico (capacitâncias e indutâncias) têm como propriedade

uma relação integral entre a corrente que os percorre e a queda de tensão sobre eles.

Num capacitor: vC t` a

=1

CffffBZ iC t

` adt + vC t0

b c

iC t` a

= CBdvC t

` a

dtfffffffffffffffff.

Num indutor:

vL t` a

= LBdi

dtffffff

iL t` a

=1

LffffBZ v L t

` adt + iL t0

b c

.

Logo, caso sejam necessários circuitos elétricos capazes de realizar as operações de integração e

diferenciação, eles podem ser obtidos utilizando-se indutores ou, preferencialmente, capacitores, em

conjunto com amplificadores operacionais, como veremos a seguir. Para se ter uma ideia da importância

de tais circuitos, basta lembrar que o algoritmo mais utilizado em controle automático de processos é o

PID (proporcional + integral + derivativo).

Os circuitos práticos com OPAMPs dificilmente utilizam indutores, cujo comportamento real é

mais distante do ideal do que no caso dos capacitores. Além disso, a implementação de um indutor na

forma integrada apresenta consideráveis dificuldades técnicas. Por esses motivos, abordaremos apenas

circuitos que utilizam capacitores.

AMPLIFICADOR INTEGRADOR INVERSOR

Esse circuito apresenta na saída um sinal que é a integral do sinal de entrada, com a fase invertida

(polaridade contrária, em caso de sinal contínuo). Seu diagrama é mostrado na Figura 9-9.

FIGURA 9-9 – DIAGRAMA BÁSICO DE UM INTEGRADOR INVERSOR COM OPERACIONAL

R

vo

vi iR iC

i = 0

vd = 0


X

vC

69

A equação LKT da malha de entrada é: + vi@ iRBR@ vd = 0[ iR =vi@ vd

Rffffffffffffffffffff= vi@ 0

Rffffffffffffffff

[ iR =vi

Rffffff.

Para a malha de saída: + vo + vC@ vd = 0[ vo = vd@ vC[ vo =@ vC =@1

CffffBZ iC t

` adt .

Aplicando a LKC ao nó X: + iR@ i@ iC = 0[ iC = iR =vi

Rffffff. Substituindo na equação anterior:

vo =@1

CffffBZ vi t

` a

Rfffffffffffffdt[ vo =@

1

RBCfffffffffffffff

BZ vi t` a

dt (EQUAÇÃO 9-6).

O produto R×C é chamado de constante de tempo de integração do circuito.

EXEMPLO 9-3: NO INSTANTE t = 0, O CIRCUITO ABAIXO RECEBE O SINAL DE ENTRADA REPRESENTADO PELO

GRÁFICO. SUPONDO QUE A TENSÃO DE ALIMENTAÇÃO DO OPERACIONAL SEJA DE +/-15 V, CALCULAR O TEMPO

NECESSÁRIO PARA QUE A SAÍDA CHEGUE À SATURAÇÃO.

CIRCUITOS PRÁTICOS PARA INTEGRADORES

O resultado obtido para o exemplo numérico anterior mostra que uma vez alcançada a saturação

da saída do integrador tal situação perdurará até que um sinal de polaridade contrária à do sinal original

seja aplicado à entrada. Mesmo que não se atinja a saturação da saída, caso um novo sinal de entrada

seja aplicado, a integração se dará a partir da condição estabelecida pelo sinal de entrada anterior, isto é,

o sinal de saída anterior atua como constante de integração para o novo sinal de entrada. Tal situação

configura um “efeito memória” do circuito, o que nem sempre é desejável.

Além disso, os integradores possuem a tendência à saturação quando operam com sinais DC ou

de baixa frequência. Enxergando o capacitor em termos de sua reatância e, desse modo, analisando o

circuito como se fosse um amplificador inversor, seu ganho seria dado por: Av =@XC

Rfffffff, onde XC é a

reatância capacitiva do capacitor, que vale XC =1

2BπB fBCfffffffffffffffffffffffffffffff, sendo f a frequência do sinal aplicado ao

circuito. Em baixas frequências, a reatância capacitiva terá valor bastante elevado, aumentando o

módulo do ganho e levando à saturação do sinal de saída.

R 100 KΩ

vo

vi

+VCC

-VEE

C = 0,22 µF vi (mV)

t (s)

10

0

70

Para minimizar essas características indesejáveis, utiliza-se um resistor RF em paralelo com o

capacitor, conforme a Figura 9-10.

FIGURA 9-10 – CIRCUITO PRÁTICO DE INTEGRADOR COM OPERACIONAL

Com a inclusão do resistor RF, o ganho de tensão do circuito enxergado como um amplificador

inversor passa a ser: Av =@

XCBRF

XC + RFfffffffffffffffffffffffff

Rffffffffffffffffff. Assim, para XC infinito (o que ocorre na frequência 0), Av =@

RF

Rffffffff.

Em baixas frequências, o resistor RF reduz a impedância de realimentação e seu efeito é

praticamente nulo em altas frequências, nas quais a reatância capacitiva em paralelo tem valor reduzido.

Além disso, o capacitor pode se descarregar através de RF durante os intervalos entre as aplicações de

diferentes sinais de entrada. Isso reduz o “efeito memória”. Para um bom desempenho do circuito, o

valor do resistor RF deve estar entre dez e cem vezes o valor de R. Isso proporcionará um ganho de

tensão com valor máximo entre 10 e 100 (em módulo).

Caso seja necessária uma rápida descarga nos intervalos entre duas integrações consecutivas,

eliminando-se praticamente todo o “efeito memória”, deve-se incluir no circuito uma chave analógica que

descarregue o capacitor em resposta a um sinal de comando. Essa técnica é conhecida como “reset”. A

Figura 9-11 mostra um circuito integrador no qual um MOSFET é usado para a realização do reset. A

razão para o uso de um MOSFET, e não de um transistor bipolar, é a característica bidirecional de

condução do primeiro, que permite descarregar o capacitor qualquer que seja a polaridade da tensão nele

armazenada. A cada pulso positivo aplicado ao gate do NMOS, ele conduz fortemente, descarregando o

capacitor.

FIGURA 9-11 – CIRCUITO INTEGRADOR COM MOSFET PARA A DESCARGA DO CAPACITOR

R

vo

vi

C

RF

pulsos de reset

R

vo

vi

C

RF

71

AMPLIFICADOR DIFERENCIADOR INVERSOR

Trata-se de um circuito cujo sinal de saída tem valor proporcional à derivada do sinal de entrada

em relação ao tempo, com a fase invertida. Seu diagrama é mostrado na Figura 9-12.

FIGURA 9-12 – DIAGRAMA BÁSICO DE UM DIFERENCIADOR INVERSOR COM OPERACIONAL

A equação LKT da malha de entrada é: + vi@ v C@ vd = 0[ vi = v C@ vd[ vi = v C .

Para a malha de saída: + vo + iRBR@ vd = 0[ iR =vd@ vo

Rffffffffffffffffffffff= 0@ vo

Rffffffffffffffffff

[ iR =@vo

Rffffffff.

Aplicando a LKC ao nó X: + iC@ i@ iR = 0[ iR = iC@ i[ iC = iR =@vo

Rffffffff. Lembrando que vi = v C

e

iC t` a

= CBdvC t

` a

dtfffffffffffffffff

, CBdvi t` a

dtffffffffffffffff= @

vo

RFffffffff[ vo =@RBCB

dvi t` a

dtffffffffffffffff

(EQUAÇÃO 9-7).

De forma análoga aos integradores, os circuitos diferenciadores também apresentam tendência à

saturação. Neste caso, essa tendência se manifesta quando o circuito opera com sinais de alta frequência.

Enxergando o capacitor em termos de sua reatância e, desse modo, analisando o circuito como se fosse

um amplificador inversor, seu ganho de tensão seria dado por: Av =@R

XC

fffffff. Para altas freqüências, a

reatância capacitiva tende a zero e o ganho de tensão tende ao infinito. Para minimizar esse problema,

coloca-se um resistor RI em série com o capacitor de entrada, de acordo com a Figura 9-13. O valor de RI

deve ficar entre 0,01 × R e 0,1 × R, o que proporciona um ganho de tensão máximo entre 10 e 100 (em

módulo), nas altas frequências.

FIGURA 9-13 – CIRCUITO PRÁTICO DE DIFERENCIADOR COM OPERACIONAL

vo

R vi iC iR

i = 0

vd = 0


X C

vC

RI

vo

R

vi

C

72

CONVERSORES DE SINAL

No processamento eletrônico de informações, muitas vezes é necessário realizar conversões de

uma grandeza elétrica para outra (corrente para tensão, tensão para corrente, frequência para tensão,

tensão para frequência, etc.). Dentre as diversas técnicas empregadas para esse fim, a utilização de

amplificadores operacionais ocupa lugar de destaque. Veremos nessa seção alguns circuitos com OPAMP

usados na conversão de sinais.

CONVERSOR DE CORRENTE PARA TENSÃO

O exemplo mais simples de conversor de corrente para tensão é um resistor, que obedece à lei de

Ohm V = RBI` a

. No entanto, como componente passivo, um resistor apresenta inconvenientes ao

realizar essa conversão, sendo que o principal é ter sua eficiência influenciada pela resistência interna da

fonte de corrente de entrada. A Figura 9-14 ilustra esse inconveniente com valores numéricos. De

forma proposital, foi atribuído um valor relativamente baixo à resistência interna da fonte de corrente, de

modo a tornar mais clara a limitação do circuito.

FIGURA 9-14 – INFLUÊNCIA DA RESISTÊNCIA INTERNA DE UMA FONTE DE CORRENTE

Como se pode observar, no primeiro caso a tensão sobre a resistência de carga RL é

aproximadamente 10% menor que a esperada (9,1 V em vez de 10 V). No segundo caso, esse erro é de

50% (50 V em vez de 100 V). Conclui-se que, quanto menor o valor da resistência interna ri da fonte de

corrente em relação à resistência de carga RL, maior será o erro cometido na conversão.

Com a utilização de um amplificador operacional, é possível obter um conversor de corrente para

tensão cuja resistência de carga seja virtualmente nula, minimizando a influência da resistência interna

da fonte de corrente. Tal circuito é ilustrado na Figura 9-15.

FIGURA 9-15 – DIAGRAMA BÁSICO DE UM CONVERSOR CORRENTE-TENSÃO

vo ≈ 9,1 V

iRL

I = 1 mA ri

100 KΩ

RL 10 KΩ

iri

FONTE DE CORRENTE

vo = 50 V

iRL

I = 1 mA ri

100 KΩ

RL 100 KΩ

iri

FONTE DE CORRENTE

I

ri iri = 0

FONTE DE CORRENTE

vo

R

vR I iR = I

i = 0

vd = 0

malha de saída

X

73

A equação LKT da malha de saída: + vo + iRBR@ vd = 0[ vo =@ iRBR + vd[ vo =@ iRBR .

Aplicando a LKC ao nó X: + I@ i@ iR = 0[ iR = I@ i[ iR = I . Logo: vo =@ IBR .

Assim, a tensão de saída é diretamente proporcional à corrente de entrada, que é a corrente

nominal da fonte.

Os conversores de corrente para tensão também são conhecidos como amplificadores de

transresistência ou amplificadores de transimpedância.

EXEMPLO 9-4: UM SENSOR PRODUZ UM SINAL DE CORRENTE ENTRE 4 E 20 mA, CORRESPONDENTE AOS VALORES

MÍNIMO E MÁXIMO DA GRANDEZA MEDIDA. PROJETAR UM CIRCUITO USANDO OPAMPs IDEAIS PARA FAZER A

INTERFACE ENTRE ESSE SENSOR E A ENTRADA ANALÓGICA DE UM CLP (ENTRE 0 E 5 V).

CONVERSOR DE TENSÃO PARA CORRENTE

Da mesma forma como observado em relação aos conversores de corrente para tensão, o

dispositivo mais simples para realizar a conversão de tensão para corrente é um resistor, com

inconvenientes semelhantes aos analisados no caso anterior. A Figura 9-16 mostra um circuito para

fazer essa conversão utilizando um amplificador operacional.

FIGURA 9-16 – CONVERSOR DE TENSÃO PARA CORRENTE USANDO OPAMP

A equação LKT da malha de entrada é: + vi@ vd@ iRIBRI = 0[ iRI =vi@ vd

RIffffffffffffffffffff= vi@ 0

RIffffffffffffffff

[ iRI =vi

RIffffff.

Equação LKC do nó X: + iRL@ i@ iRI = 0[ iRL = iRI@ i = iRI@ 0[ iRL = iRI[ iRL =vi

RIffffff

(EQUAÇÃO 9-8).

Como se vê, a corrente na resistência de carga RL independe do valor dessa última e é

diretamente proporcional ao valor da tensão de entrada vi.

vi

iRL RL

iRI = iRL i = 0

vd = 0

malha de entrada

X

RI

74

O circuito da Figura 9-16 apresenta alguns problemas. Um deles é que, uma vez que a corrente na

resistência de carga é fornecida pelo amplificador operacional, seu valor será limitado pela capacidade do

dispositivo. Para um OPAMP 741, por exemplo, a máxima corrente é de 20 mA. Para aumentar a

capacidade de corrente são utilizados transistores, como nos circuitos mostrados na Figura 9-17.

FIGURA 9-17 – CONVERSORES TENSÃO-CORRENTE COM TRANSISTOR BIPOLAR

O circuito da esquerda possui a resistência de carga “flutuante”, ou seja, não conectada ao “terra”.

Como a corrente “sai” da resistência de carga RL e depois “entra” no conversor, esse tipo de conversor é

chamado de “sink” (“ralo”). No circuito da direita, a resistência de carga está aterrada. A corrente “sai”

do conversor e depois “entra” na resistência de carga. Por isso, tal tipo de conversor é chamado de

“source” (“fonte”).

Nos dois casos, supondo que seja utilizado um OPAMP 741 e um transistor com hFE igual a 100, o

circuito pode drenar ou fornecer corrente de até 2 A. Os conversores de corrente para tensão também

são conhecidos como amplificadores de transcondutância ou amplificadores de transadmitância.

REGULADORES DE TENSÃO

A inclusão de amplificadores operacionais e de transistores bipolares ao circuito básico com diodo

Zener permite a implementação de reguladores de tensão muito mais eficazes. A Figura 9-18 apresenta

um exemplo de tal regulador.

FIGURA 9-18 – REGULADOR DE TENSÃO USANDO AMPLIFICADOR OPERACIONAL

RI

iRL ≈ iRI vi

+V

RL

T1

iRL ≈ iRI vi

+V

RL

RI

T1

T1 vi

(entrada não regulada)

R1

RZ

DZ R2

vo (saída

regulada)

75

A tensão de saída pode ser calculada pela expressão:

vo = VZB 1 +R1

R2fffffffff g

(EQUAÇÃO 9-9).

O divisor de tensão formado por R1 e R2 faz uma amostragem da tensão na saída do regulador.

Caso essa varie, o amplificador operacional varia a corrente de base do transistor de passagem T1 no

sentido oposto, de forma a neutralizar a variação inicial da tensão de saída.

O circuito do regulador de tensão pode ser aperfeiçoado com a inclusão de outro transistor, para

proporcionar proteção contra excesso de corrente na saída. A Figura 9-19 mostra essa modificação.

FIGURA 9-19 – REGULADOR DE TENSÃO COM PROTEÇÃO CONTRA SOBRECORRENTE

O resistor RSC deve ser dimensionado de tal forma que, nas condições normais (corrente na

resistência de carga dentro do limite), a tensão sobre ele, que é também a tensão entre base e emissor do

transistor T2, fique abaixo da tensão de limiar desse transistor (VRSC < 0,5 V). Assim, o transistor T2

estará cortado, e sua corrente de coletor (ICT2) será nula.

Caso a corrente iRL aumente, o transistor T2 entra em condução, e ICT2 deixa de ser nula,

“roubando” corrente da base do transistor de passagem T1. Com isso, a corrente de coletor desse

transistor (que é, basicamente, a corrente na resistência de carga) diminui, removendo-se o excesso de

corrente.

Circuitos como esse, acrescidos de elementos para proteção térmica são tão amplamente

utilizados que estão disponíveis na forma de circuitos integrados, cujos exemplares mais simples

possuem encapsulamento com apenas três pinos (entrada, “terra” e saída). Duas famílias populares de

CIs reguladores desse tipo são a 78XX (reguladores de tensão positiva em relação ao “terra”) e a 79XX

(reguladores de tensão negativa em relação ao “terra”). Em ambos os casos, “XX” representam dois

algarismos que indicam a tensão regulada na saída. Assim, o CI 7812 é um regulador para +12 V e o CI

7908 é um regulador para -9 V. A Figura 9-20 mostra o aspecto físico mais comum desses reguladores.

FIGURA 9-20 – ASPECTO FÍSICO E SÍMBOLO DE UM CI REGULADOR DE TENSÃO COM TRÊS TERMINAIS

T1 vi

R1

RZ

DZ R2

RSC

T2

iRL

vRSC =

VBET2

RL

iRSC ≈ iRL

IBT1

ICT2

vo

76

FILTROS ATIVOS

Filtros são circuitos que transferem para a saída os sinais de entrada cuja frequência esteja dentro

de uma faixa conhecida como faixa de passagem ou banda passante, e retêm os sinais cuja frequência

esteja fora dessa faixa. Os filtros necessariamente utilizam capacitores e/ou indutores, que são

componentes cujo comportamento é dependente da frequência de operação.

Quando a faixa de passagem vai de 0 a um determinado valor, o filtro é chamado de filtro passa-

baixas (FPB). Quando a faixa de passagem vai de um determinado valor até o infinito, o filtro é chamado

de filtro passa-altas (FPA). Quando a faixa de passagem fica localizada entre dois valores finitos e

maiores que zero, o filtro é chamado de filtro passa-faixa (FPF). Quando a faixa de passagem fica abaixo

de um valor mínimo e acima de um valor máximo, o filtro é chamado de filtro rejeita-faixa (FRF). A

curva de resposta típica de cada um desses filtros é mostrada na Figura 9-21, com os ganhos em decibéis

(dB). Em todos os casos, as linhas pontilhadas representam a curva de resposta ideal e as linhas

contínuas representam a curva de resposta real.

FIGURA 9-21 – CURVAS DE RESPOSTA DOS DIVERSOS TIPOS DE FILTRO

As frequências que delimitam a faixa de passagem são chamadas de frequências de corte. Nos

filtros que possuem duas frequências de corte (passa-faixa e rejeita-faixa), a menor é chamada de

frequência de corte inferior (fci ou fL - L de “low”) e a maior é chamada de frequência de corte

superior (fcs ou fH - H de “high”). Existe ainda um tipo de filtro que possui faixa de passagem infinita, e

que apenas introduz uma defasagem entre os sinais de entrada e saída – é o filtro passa-tudo (FPT).

Quando, além de componentes reativos, um filtro utiliza apenas resistores, ele é conhecido como

filtro passivo. Os filtros passivos são caracterizados por apresentar um sinal de saída com amplitude

menor do que a do sinal de entrada (ou, na melhor das hipóteses, com a mesma amplitude). Possuem,

portanto, ganho de tensão igual ou menor que a unidade (ou igual ou menor do que zero, se medido em

decibéis). Além disso, os filtros passivos apresentam baixa definição da faixa de passagem, isto é, a

transição entre as frequências aceitas ou rejeitadas pelo filtro é lenta. Essas limitações os tornam

inadequados para aplicações mais sofisticadas.

fL fH filtro passa-faixa

fL fH filtro rejeita-faixa

fH filtro passa-baixas

fL filtro passa-altas

77

A utilização de dispositivos com capacidade de amplificação possibilita o desenvolvimento de

filtros com ganho de tensão superior à unidade e com transição mais definida entre as faixas de passagem

e de rejeição. São os chamados filtros ativos. Os amplificadores operacionais são especialmente

adequados para a implementação desse tipo de filtros.

Dependendo principalmente dos requisitos quanto à definição entre as faixas de passagem e de

retenção, o projeto de filtros ativos pode atingir um nível de complexidade que foge ao escopo do

presente texto. Apresentam-se a seguir exemplos simples de diagramas dos diversos tipos de filtros

ativos com amplificadores operacionais e algumas de suas equações mais importantes. O conhecimento

prévio sobre circuitos RLC em regime senoidal e sobre amplificadores operacionais é suficiente para a

compreensão dos circuitos, de forma que não serão dadas maiores explicações.

FILTRO PASSA-BAIXAS ATIVO COM AMPLIFICADOR OPERACIONAL

O diagrama é mostrado na Figura 9-22.

FIGURA 9-22 – FILTRO ATIVO PASSA-BAIXAS NÃO-INVERSOR

O valor da frequência de corte fH e o valor do ganho máximo de tensão (na faixa de passagem, isto

é, para f < fH) são dados, respectivamente, pelas equações 9-10 e 9-11.

fH =1

2BπBRBCfffffffffffffffffffffffffffffffff

(EQUAÇÃO 9-10) AvMÁX

= 1 +RF

RIffffffff

(EQUAÇÃO 9-11).

FILTRO PASSA-BAIXAS ATIVO COM AMPLIFICADOR OPERACIONAL


FIGURA 9-23 – FILTRO ATIVO PASSA-ALTAS NÃO-INVERSOR

vo

vi

RF

RI

C

R

vo

vi

RF

RI

C

R

78

O valor da frequência de corte fL e o valor do ganho máximo de tensão (na faixa de passagem, isto

é, para f > fL) são dados, respectivamente, pelas equações 9-12 e 9-13.

fL =1

2BπBRBCfffffffffffffffffffffffffffffffff

(EQUAÇÃO 9-12) AvMÁX

= 1 +RF

RIffffffff

(EQUAÇÃO 9-13).

FILTRO PASSA-FAIXA ATIVO COM AMPLIFICADOR OPERACIONAL


FIGURA 9-24 – FILTRO ATIVO PASSA-FAIXA NÃO-INVERSOR

O valor das frequências de corte inferior fL, superior fH e o valor do ganho máximo de tensão (na

faixa de passagem, isto é, para fL < f < fH) são dados, respectivamente, pelas equações 9-14, 9-15 e 9-16.

fL =1

2BπBRIBCIfffffffffffffffffffffffffffffffffffff

(EQUAÇÃO 9-14), fH =1

2BπBRFBCFfffffffffffffffffffffffffffffffffffffffff

(EQUAÇÃO 9-15), AvMÁX

= 1 +RF

RIffffffff

(EQUAÇÃO 9-16).

EXEMPLO 9-5: PROJETAR E DESENHAR O DIAGRAMA UM FILTRO PASSA-FAIXA ATIVO COM AMPLIFICADOR

OPERACIONAL QUE POSSUA GANHO DE TENSÃO IGUAL A 25 DENTRO DA FAIXA DE ÁUDIO-FREQUÊNCIA. A

AMPLITUDE MÁXIMA DO SINAL DE ENTRADA É DE 0,5 V.

vo

vi

RF

RI

CI CF

79

FILTRO REJEITA-FAIXA ATIVO COM AMPLIFICADOR OPERACIONAL

O filtro rejeita-faixa é o de projeto mais complexo. Uma maneira simples de implementá-lo é

através da subtração entre o sinal de entrada e a resposta de um filtro passa-faixa a esse mesmo sinal,

conforme esquematizado na Figura 9-25.

FIGURA 9-25 – MÉTODO PARA A IMPLEMENTAÇÃO DE UM FILTRO REJEITA-FAIXA

Uma das entradas do subtrator é a saída de um FPF, enquanto a outra é o próprio sinal a ser

filtrado. Desse modo, na saída do circuito global o sinal será mínimo dentro da faixa de passagem do FPF,

e máximo na sua faixa de rejeição. Conclui-se, portanto, que a função executada pelo circuito é a rejeita-

faixa.

No dimensionamento dos resistores R1 a R4 deve-se levar em conta que o sinal de entrada vi

recebe um determinado ganho ao passar pelo FPF antes de ser aplicado à entrada não-inversora do

subtrator, mas é aplicado diretamente à entrada inversora. Os valores dos resistores devem compensar

essa diferença.

OBSERVAÇÕES FINAIS SOBRE FILTROS ATIVOS

Configurações mais complexas de filtros ativos, que apresentam melhor desempenho, podem

utilizar múltiplas malhas de realimentação, combinando realimentação negativa e/ou positiva. Alguns

circuitos põem utilizar mais de um amplificador operacional, com vários estágios em sequência para que

se atinjam os requisitos de projeto.

Em suma, o projeto de filtros ativos é um tópico muito extenso, que foi abordado aqui apenas em

seus aspectos mais elementares.

R3

R4

R1

vo

R2

vi FILTRO

PASSA

FAIXA

AMPLIFICADOR SUBTRATOR

80

CAPÍTULO 10 - APLICAÇÕES NÃO-LINEARES DOS AMPLIFICADORES

OPERACIONAIS

As aplicações não-lineares são caracterizadas pela ausência de realimentação ou pela

utilização de realimentação positiva, que é obtida pela ligação entre a saída e a entrada não-inversora.

Eventualmente, a realimentação negativa pode ser utilizada nas aplicações não-lineares. Nesses casos,

utilizam-se componentes com características não-lineares na rede de realimentação e/ou a realimentação

negativa é utilizada em conjunto com a realimentação positiva.

Estudaremos nesse capítulo três categorias de aplicações não-lineares de amplificadores

operacionais: os comparadores de tensão, os amplificadores não-lineares e os retificadores ativos.

Num capítulo à parte, estudaremos também os osciladores.

COMPARADORES DE TENSÃO

Como o nome indica, tratam-se de circuitos cujo sinal de saída depende da relação entre os

valores de duas tensões aplicadas às suas entradas. A tensão na saída de um comparador proporciona

informação apenas qualitativa, ou seja, indica se uma tensão de entrada é maior ou menor do que a outra,

mas não dá nenhuma indicação sobre a magnitude da diferença entre elas.

É bastante comum que uma das tensões de entrada de um comparador tenha um valor conhecido,

que pode ser fixo ou ajustável – trata-se da tensão de referência (VREF). A outra entrada do

comparador recebe uma tensão variável cujo valor será comparado com a tensão de referência.

Os amplificadores operacionais possuem características que simplificam significativamente o

projeto de comparadores de tensão. A implementação básica de um comparador a partir de OPAMP é

mostrada na Figura 10-1.

FIGURA 10-1 – DIAGRAMA BÁSICO DE UM COMPARADOR DE TENSÕES COM OPAMP

O princípio de funcionamento é muito simples: como se trata de um circuito sem realimentação

negativa, seu ganho de tensão será o ganho de tensão em malha aberta do operacional (idealmente

infinito). Logo, se houver qualquer diferença entre as tensões nas entradas inversora e não-inversora do

OPAMP, a saída estará saturada. Assim, caso a tensão de entrada vi seja superior à tensão de referência

vo

vi

+VCC

-VEE

VREF

81

VREF, a saída do OPAMP saturará positivamente (“para cima”) e será igual a +VCC. Caso a tensão de

entrada seja inferior à tensão de referência, a saída estará negativamente saturada (“para baixo”) e será

igual a -VEE.

No caso pouco provável de ambas as entradas terem exatamente o mesmo valor, o valor da tensão

de saída seria indeterminado, no caso de um OPAMP ideal, com ganho de tensão infinito em malha aberta.

No caso de OPAMPs reais, cujo ganho é finito, a tensão de saída seria determinada pelo offset do

operacional, sendo próxima a zero. Como a situação de absoluta igualdade entre as duas tensões é pouco

provável (a não ser em caso de curto-circuito entre as entradas), pode ser descartada na prática.

Desse modo, podemos considerar que os comparadores têm apenas dois valores possíveis de

tensão de saída: +VCC (nível “alto”) ou -VEE (nível “baixo”), sendo, portanto, circuitos com saída digital

(binária, para ser mais exato). Quando a tensão de referência tem valor 0, o comparador recebe o nome

especial de detetor de passagem por zero (DPZ).

O circuito acima possui como característica um sinal de saída com a mesma fase do sinal de

entrada, isto é, quando o sinal de entrada é superior ao nível de referência a saída tem nível “alto” e

quando o sinal de entrada é inferior ao nível de referência a saída tem nível “baixo”. Por esse motivo, o

circuito é chamado de comparador não-inversor ou seguidor. Caso seja necessário que o circuito tenha

um comportamento inversor, ou seja, nível baixo na saída quando a entrada for superior à referência e

nível alto quando a entrada for inferior à referência, basta aplicar a tensão referência à entrada não-

inversora do operacional e utilizar a entrada inversora como entrada do circuito. Um comparador

inversor é mostrado na Figura 10-2.

FIGURA 10-2 – DIAGRAMA BÁSICO DE UM COMPARADOR INVERSOR

Seja o comparador seguidor ou inversor, em alguns casos é necessário que o módulo da tensão de

saída em nível “alto” seja diferente do módulo da tensão de saída em nível “baixo”. Para se conseguir

esse efeito, podem ser utilizados diodos Zener, como mostrado na Figura 190.

FIGURA 10-3 – COMPARADOR COM NÍVEIS DE TENSÃO DE SAÍDA COM MÓDULOS DIFERENTES

DZ1

vo

vi

+VCC

-VEE

VREF DZ2

RZ

vo

vi

+VCC

-VEE

VREF

82

EXEMPLO 10-1: NO CIRCUITO ABAIXO É UTILIZADO UM SENSOR DE TEMPERATURA QUE TEM A CARACTERÍSTICA

DE RESISTÊNCIA EM FUNÇÃO DA TEMPERATURA DADA PELA TABELA:

PERGUNTA-SE: A) QUAL DEVE SER O AJUSTE DO POTENCIÔMETRO PARA QUE OS DOIS LEDs ESTEJAM APAGADOS

QUANDO T = 80 °C? B) PARA T = 100 °C, QUAL DOS LEDs ESTÁ ACESO?

CIRCUITOS INTEGRADOS ESPECIAIS PARA USO COMO COMPARADORES

Os comparadores de tensão se caracterizam por um sinal de saída com variações bruscas entre os

dois valores de saturação. Desse modo, os operacionais utilizados para a implementação desse tipo de

circuito devem possuir excelentes características de slew rate, sob pena de terem seu desempenho

comprometido.

Por isso, embora OPAMPs comuns, como o 741, possam ser usados no projeto de comparadores,

os requisitos de slew rate típicos dessa aplicação exigem circuitos integrados especialmente designados

para essa função. Alguns exemplos desses circuitos integrados são as séries X39 (139, 239 e 339) e X11

(111, 211 e 311). Essas famílias de integrados têm saída do tipo open collector (coletor aberto), cujo

aspecto é mostrado na Figura 10-4.

vo

RB RA

POT

A B V

100 Ω 560 Ω

RSENSOR

RLED

+15 V

-15 V DZ2

LED1

LED2

83

FIGURA 10-4 – SAÍDA DO TIPO COLETOR ABERTO E LIGAÇÃO DO RESISTOR EXTERNO

Como se pode notar pela figura, os integrados com saída em coletor aberto só funcionam

corretamente se o terminal de saída for ligado a um potencial positivo +V através de um resistor externo

RPU, que é chamado de resistor de elevação ou resistor de pull up. Esse potencial positivo não é

necessariamente a tensão VCC que alimenta o integrado, podendo ser utilizado qualquer outro valor

positivo de tensão, desde que respeitados os limites particulares do integrado. Por esse motivo, os

integrados com saída em coletor aberto são muito utilizados como conversores de nível, podendo servir

de interface, por exemplo, entre famílias lógicas diferentes, como TTL e CMOS. Outra característica dos

integrados com saída em coletor aberto é a possibilidade de conexão entre saídas. Basta que todas elas

sejam ligadas ao mesmo resistor de pull up.

Os circuitos integrados da família X39 possuem quatro comparadores com saída em coletor

aberto, encapsulados numa única pastilha e tendo todos eles alimentação em comum. Uma vantagem

adicional dos comparadores desta família é dispensar a utilização de fonte de alimentação simétrica,

podendo ser alimentados a partir de fonte simples (+VCC e GND). A Figura 10-5 mostra a pinagem dos

comparadores da família X39. A diferença entre os diversos componentes da família (139, 239 e 339)

consiste nos limites de suas características elétricas, que, em geral, são mais próximas do ideal no 139 do

que nos demais.

FIGURA 10-5 – PINAGEM DOS CIRCUITOS INTEGRADOS DA FAMÍLIA X39

Outra família de circuitos integrados especialmente apropriados para uso em comparadores é a

X11 (111, 211 e 311). Essa família, além das características já mencionadas em relação à família X39,

possui terminais para o ajuste do offset e um terminal de controle, conhecido como strobe. Quando se

drena uma corrente de certa intensidade do terminal de strobe (tipicamente entre 3 mA e 5 mA) a saída

do comparador é levada ao nível “0”, independente das outras condições no circuito. No transistor de

saída dos integrados dessa família tanto o coletor como o emissor estão abertos. O funcionamento,

portanto, depende da conexão de ambos os terminais. Assim, há três diferentes formas de fazê-los

funcionar:

vo

saída

do CI

vo

saída

do CI

R P U

+V

84

Conectando um resistor de pull up entre o coletor aberto e um potencial positivo e conectando o

emissor aberto diretamente ao “terra” ou a um potencial negativo. Esse modo é semelhante ao

visto anteriormente para a família X39.

Conectando um resistor de pull down entre o emissor aberto e o “terra” ou um potencial negativo

e conectando o coletor aberto diretamente a um potencial positivo.

Conectando-se simultaneamente um resistor de pull up entre o coletor aberto e um potencial

positivo e um resistor de pull down entre o emissor aberto e o “terra” ou a um potencial negativo.

Uma diferença importante entre as famílias X39 e X11 é que, nesta última, cada pastilha possui

apenas um comparador, e não quatro. A Figura 10-6 mostra a pinagem da família X11 com seu diagrama

de blocos interno e uma aplicação (acionador de relé) em que se utiliza o terminal de strobe.

FIGURA 10-6 – PINAGEM DA FAMÍLIA X11 E CIRCUITO DE APLICAÇÃO USANDO O TERMINAL DE STROBE

Os terminais estão identificados na figura com os números dos rescpectivos pinos do circuito

integrado. Quando o pulso de strobe estiver em nível “1”, a saída irá para nível “0”, independente dos

valores de tensão nas entradas. Com isso, a bobina do relé é energizada e o contato se fecha. A função

do diodo reversamente polarizado é impedir a formação de uma alta tensão induzida nos terminais da

bobina do relé durante as transições no nível da tensão de saída. Essa alta tensão poderia danificar o

circuito integrado. O pino 5, que não aparece no desenho, é utilizado para balanço de offset, em conjunto

com o pino 6. Não se deve aterrar o terminal de strobe. Quando ele não for utilizado, a melhor opção é

deixá-lo desconectado.

DETETOR DE JANELA

Em algumas aplicações, é necessário saber se a tensão de um determinado ponto se encontra

dentro ou fora da faixa compreendida entre dois valores definidos, que chamaremos de LI (limite

inferior) e LS (limite superior). Nesses casos, utiliza-se uma variação do circuito comparador que é

conhecida como detetor de janela, onde “janela” significa a faixa de tensões compreendida entre os dois

limites. O diagrama típico de um detetor de janela utilizando comparadores da família X39 alimentados

com fonte simples é mostrado na Figura 10-7, bem como o gráfico do sinal de saída em função do sinal de

entrada.

OFFSET

OFFSET /

STROBE

SAÍDA

+VCC

-VEE / GND

vi-

vi+

EMISSOR

ABERTO2

vi

+VCC -VEE

R

vi 3 1

6

7

8 4

T1

LM 311

D1

RELÉ

Pulsos de

strobe

85

FIGURA 10-7– DIAGRAMA BÁSICO DE UM DETETOR DE JANELA E COMPORTAMENTO DO SEU SINAL DE SAÍDA

Supondo que o sinal de entrada seja inferior a LI, o comparador CP1 estará saturado para baixo

(saída aterrada, igual a GND). Como a saída do comparador CP2 está ligada com a saída do comparador

CP1, ela também é “arrastada” para baixo, ou seja, o aterramento da saída de CP1 causa o aterramento da

saída de CP2.

Se a tensão de entrada estiver dentro da janela, isto é, for superior a LI e inferior a LS, as saídas de

ambos os comparadores saturam para cima, resultando num sinal de saída e nível “alto” (com valor igual

a +V). No caso de um sinal de entrada com valor superior a LS, é a saída do comparador CP2 que satura

para baixo, fazendo com que o sinal de saída do circuito volte a zero. Note-se que a tensão positiva à qual

o resistor de elevação é ligado não precisa ser a mesma utilizada para a alimentação dos comparadores.

A ligação de duas ou mais saídas em coletor aberto por meio de um único resistor de elevação,

como realizado no circuito acima é chamada de “wired AND”. É um tipo de ligação característico em

todos os integrados com saída em coletor aberto.

Uma implementação de detetor de janela usando amplificadores operacionais com saída

convencional é mostrada na Figura 10-8. No exemplo é utilizado um CI 1458, que possui dois

amplificadores operacionais com alimentação comum, aceitando fonte simples.

FIGURA 10-8 – IMPLEMENTAÇÃO DE DETETOR DE JANELA USANDO OPERACIONAIS CONVENCIONAIS

Quando apenas uma das saídas de comparadores estiver em nível “0”, o diodo ligado a ela fica

reversamente polarizado, uma vez que a outra saída está em nível “1”. Assim, a saída em nível “0” fica

“isolada” e a tensão vo terá nível “1”. Conclui-se que a tensão de saída só estará em nível “0” se os

comparadores estiverem simultaneamente em nível “0”, o que ocorre quando a tensão de entrada está

dentro do intervalo entre LI e LS (note a sequência das entradas dos operacionais). Por isso, o

comportamento da tensão de saída é oposto ao do circuito visto anteriormente.

+V

LI LS

vo

vi

0

vo

vi

+VCC

+V

LI

R P U

LS

CP1

CP2

vi vo

LS

LI

+VCC

+VCC

LI LS

vo

vi

0

86

DETETOR PARA QUATRO NÍVEIS DE TENSÃO

FIGURA 10-9– DETETOR DE JANELA COM QUATRO NÍVEIS DE REFERÊNCIA

As tensões de referência são obtidas sobre por meio do divisor resistivo formado pelos resistores

R1 a R5. À medida que a tensão de entrada vi aumenta, os LEDs vão acendendo sequencialmente, de

baixo para cima. Quanto maior a tensão, maior o número de LEDs acesos. Caso seja necessário um

número maior de níveis de referência, basta adicionar outros comparadores ao circuito. Esse tipo de

sinalização é conhecido como bargraph.

DISPARADOR DE SCHMITT (SCHMITT TRIGGER)

Suponhamos que, num circuito detetor de passagem por zero, a tensão de entrada vi esteja sujeita

a um sinal de ruído. Nesse caso, a saída do circuito poderá mudar de estado indevidamente, como

indicado na Figura 10-10. Note-se que uma tensão de ruído da ordem de mV já será suficiente para

causar a operação inadequada do circuito.

RLED4

RLED3

RLED2

RLED1

R2

R3

R4

R5

+VCC

vi LED1

LED2

LED3

LED4

¼ X39

¼ X39

¼ X39

¼ X39 R1

Com uma combinação apropriada de comparadores, é possível implementar um circuito capaz de

fornecer uma indicação visual sobre a faixa de valores em que se a tensão de entrada. Aproveitando-se o

fato de que um integrado da família X39 possui quatro comparadores, um circuito capaz de discriminar a

posição do sinal de entrada entre quatro níveis de valores de referência é mostrado na Figura 10-9.

87

FIGURA 10-10 – TRANSIÇÕES ESPÚRIAS NA SAÍDA DE UM COMPARADOR, DEVIDAS À PRESENÇA DE RUÍDO

Lembrando que a saída do detetor de passagem por zero pode estar sendo utilizada, por exemplo,

para acionar um motor ou um alarme, é evidente que uma situação como essa é inaceitável, sendo

necessária uma providência para evitá-la.

Como solução para esse problema, acrescenta-se ao comparador uma realimentação positiva,

obtendo-se o circuito chamado de Schmitt trigger ou disparador de Schmitt, cujo diagrama é mostrado

na Figura 196. Deve-se ter cuidado para não confundi-lo com o amplificador não-inversor, que utiliza

realimentação negativa.

FIGURA 10-11 – DIAGRAMA BÁSICO DE UM DISPARADOR DE SCHMITT

Como se pode notar, a rede de realimentação formada por R1 e R2 faz com que a tensão de

entrada e a tensão de saída tenham sempre a mesma polaridade. Isso tende a manter o estado da tensão

de saída. A realimentação positiva faz com que a saída do circuito esteja saturada (para cima ou para

baixo).

Suponhamos que a tensão de saída seja inicialmente igual a -VEE. A tensão na entrada não-

inversora do OPAMP é determinada pelo divisor de tensões formado por R1 e R2, ou seja:

vi+ =@VEEBR2

R1 + R2ffffffffffffffffffffffffff . Só ocorrerá uma mudança no valor da tensão de saída do circuito quando a tensão

na entrada inversora do OPAMP (que é a entrada do circuito) for menor (mais negativa) do que esse

valor. Quando isso acontece, a saída satura para +VCC e a tensão na entrada não-inversora do OPAMP

passa para vi+ = + VCCBR2

R1 + R2ffffffffffffffffffffffffff.

Assim, só ocorrerá uma nova alteração no valor da tensão de saída quando a tensão de entrada for

superior (mais positiva) que essa nova tensão na entrada não-inversora.

vi

0 t

faixa de

ruído

0 t

vo

+VCC

acionamentos indevidos

acionamento correto

vo

vi

R1

R2

+VCC

-VEE

88

Desse modo, para que ocorra transição no valor da tensão de saída do circuito, temos um limite

superior dado por LS VCCR

R R==== ++++ ××××

++++

2

1 2 (quando a tensão de saída é positiva), e um limite inferior dado

por LI VEER

R R==== −−−− ××××

++++

2

1 2 (quando a tensão de saída é negativa). Chamando a relação

R

R R

2

1 2++++ de ββββ,

temos: LS = +VCC ×××× ββββ e LI = -VEE ×××× ββββ.

Como se pode concluir, o comportamento do circuito quando o sinal de entrada aumenta será

diferente de seu comportamento quando o sinal de entrada diminui. Essa característica é chamada de

histerese e é a responsável pela imunidade a ruídos do Schmitt trigger. A diferença LS - LI é chamada de

janela de histerese do circuito. O circuito é insensível a qualquer sinal aplicado à entrada cuja

amplitude esteja dentro da janela de histerese, ou seja, o estado da saída não muda a não ser que o valor

de pico do sinal de entrada seja superior à janela.

Essa característica confere ao circuito um grau de imunidade a ruídos é determinado pelo

projetista através da relação ββββ. A Figura 10-12, que mostra o comportamento do sinal de saída em

função do sinal de entrada, representa de forma gráfica a histerese do disparador de Schmitt.

FIGURA 10-12 – CURVA DE TRANSFERÊNCIA DE UM DISPARADOR DE SCHMITT

A curva de transferência mostra claramente que para determinar o valor do sinal de saída de um

disparador de Schmitt não é suficiente saber apenas o valor do sinal de entrada, mas o conhecimento do

valor anterior do sinal de saída também é necessário. Conclui-se, portanto, que esse circuito exibe

características de memória, com uma leve semelhança em relação ao estudado anteriormente sobre o

amplificador integrador inversor. A diferença fundamental é que, no caso dos disparadores de Schmitt

essa característica é desejável, ao contrário do que ocorre em relação aos integradores.

O disparador estudado acima tem característica inversora, ou seja, saída negativa para entrada

superior a LS e saída positiva para entrada inferior a LI. A Figura 10-13 mostra o diagrama, a curva de

transferência e as equações de um disparador de Schmitt não-inversor.

FIGURA 10-13 - DIAGRAMA, CURVA DE TRANSFERÊNCIA E EQUAÇÕES DE UM SCHMITT TRIGGER NÃO-INVERSOR

LS = βB+ VCC =R2

R1ffffffffBVCC

LI = βB@VEE =R2

R1ffffffffB@VEE

vo

vi R2 R1

+VCC

-VEE

X

vi

vo

+VCC

-VEE

LS LI

X vi

vo

+VCC

-VEE

LS LI

89

AMPLIFICADORES NÃO-LINEARES

Esses circuitos, da mesma forma que os amplificadores lineares abordados no capítulo anterior,

utilizam realimentação negativa com o objetivo de reduzir o ganho global do circuito. A diferença reside

na presença de elementos não–lineares na malha de realimentação, o que impede um relação direta de

proporcionalidade entre os sinais de entrada e saída.

Os amplificadores não-lineares permitem a realização de operações matemáticas mais complexas

do que as obtidas por meio de amplificadores lineares. Entre elas se encontram o logaritmo, a

exponencial, a multiplicação ou divisão de dois sinais e a radiciação. Examinaremos dois tipos de

amplificadores não-lineares: o amplificador logarítmico e o amplificador exponencial.

AMPLIFICADOR LOGARÍTMICO

Como o nome indica, trata-se de um circuito cujo sinal de saída é proporcional ao logaritmo do

sinal de entrada, em geral o logaritmo natural ou neperiano (de base e). Tais amplificadores são bastante

úteis em processamento de sinais. O diagrama básico de um amplificador inversor logarítmico utilizando

amplificador operacional é mostrado na Figura 10-14.

FIGURA 10-14 – DIAGRAMA BÁSICO DE UM AMPLIFICADOR LOGARÍTMICO COM OPERACIONAL

Aplicando os princípios básicos de análise de circuitos com amplificadores operacionais, é

possível obter a expressão do sinal de saída desse circuito. A equação LKT da malha de entrada é:

+ vi@ iRBR@ vd = 0[ iR =vi@ vd

Rffffffffffffffffffff= vi@ 0

Rffffffffffffffff

[ iR =vi

Rffffff.

Para a malha de saída: + vo + vD@ vd = 0[ vo = vd@ v D = 0@ v D[ vo =@ vD.

Aplicando a LKC ao nó X: + iR@ i@ iD = 0[ iD = iR@ i = iR@ 0[ iD = iR .

Como sabemos, a corrente que percorre um diodo diretamente polarizado é dada por:

iD = IsB evd

ηBVT

fffffffffffffffffffffffffff@1

d e

, onde Is é a corrente de saturação reversa do diodo. Desprezando-se a parcela -1

dentro dos parênteses: iD = IsBevD

ηBVT

ffffffffffffffffffff[

vi

Rffffff= IsBe

vD

ηBVT

ffffffffffffffffffff[

vi

RB Isfffffffffffffff= e

vD

ηBVT

ffffffffffffffffffff[ ln

vi

RB Isfffffffffffffffh

j

i

k=vD

ηBV T

ffffffffffffffffff[

[ lnvi


j

i

k=@ vo

ηBV T

ffffffffffffffffff[ vo =@ηBV TB ln

vi


j

i

k[ vot@ 0,052B lnvi


j

i

k (EQUAÇÃO 10-1).

R

vo

vi iR iD

i = 0

vd = 0


X D

vD

90

O circuito pode ser aperfeiçoado substituindo-se o diodo por um transistor bipolar, como

mostrado na Figura 10-15. A presença do transistor, com suas propriedades amplificadoras, aumenta a

faixa de valores possíveis para o sinal de entrada do circuito.

FIGURA 10-15 – AMPLIFICADOR INVERSOR LOGARÍTMICO REALIMENTADO COM TRANSISTOR BIPOLAR

AMPLIFICADORES EXPONENCIAIS

Seu sinal de saída é proporcional a uma base (geralmente a base e) elevada ao sinal de entrada.

Lembrando que a exponencial é a operação inversa do logaritmo, é fácil compreender porque os

amplificadores exponenciais são também conhecidos como amplificadores antilogarítmicos. Fazendo

uma analogia entre os amplificadores integradores e diferenciadores (que também realizam operações

matemáticas inversas), podemos concluir que nos amplificadores exponenciais existe uma inversão dos

elementos de entrada e de realimentação, quando comparados com os amplificadores logarítmicos. Isso

pode ser visto nos diagramas da Figura 10-16.

FIGURA 10-16 – DIAGRAMAS BÁSICOS DE AMPLIFICADOR EXPONENCIAL COM OPERACIONAL

É evidente que os circuitos analisados, tanto para o amplificador logarítmico quanto para o

exponencial, só realizam as operações adequadamente para sinais de entrada positivos. Um sinal de

entrada negativo causaria a polarização reversa do diodo ou do transistor, o que resultaria na saturação

do sinal de saída. Assim, a operação com um sinal de entrada negativo, requereria a troca da polaridade

do diodo ou do tipo de transistor utilizado. Além disso, as expressões para os sinais de saída contêm

termos como Is, VT e ηηηη, que dependem do tipo de componente utilizado e/ou da temperatura.

Para minimizar esses problemas e facilitar a implementação de circuitos mais precisos, versáteis e

independentes da temperatura, os fabricantes de circuitos integrados disponibilizam chips que realizam

tanto a operação de logaritmo quanto a de exponenciação, aceitando sinais de qualquer polaridade e

permitindo o uso combinado dessas operações. Como exemplos desses chips temos o AD538, da Analog

Devices e o 4127, da Burr-Brown.

vo

vi R

T1

vo =@RB IsBevi

ηBVTfffffffffffffffffffff

vi

R

D

vo

vi T1

R

91

RETIFICADORES ATIVOS

Como sabemos, a tensão mínima para que ocorra uma condução efetiva de corrente numa junção

PN diretamente polarizada, conhecida como tensão de limiar (Vγγγγ), é da ordem de 500 mV (silício) ou

200 mV (germânio). Isso significa que os diodos somente permitem a condução para níveis de tensão

superiores a esse valor.

Para a maior parte das aplicações de diodos, o valor de Vγγγγ é muito pequeno em relação ao valor de

pico da tensão a ser retificada, e o diodo pode ser considerado ideal. No entanto, se for necessária a

retificação de tensões com amplitudes na ordem de mV, o uso de diodos comuns pode se tornar inviável,

ou mesmo impossível. A Figura 10-17 ilustra o problema, supondo a utilização de um retificador de

meia-onda com diodo de silício para três diferentes amplitudes de sinal de entrada.

FIGURA 10-17 – EFEITO DA TENSÃO DE LIMIAR DE UM DIODO SOBRE OS SINAIS RETIFICADOS

A figura mostra claramente que quanto menor a amplitude do sinal a ser retificado, maior é a

influência da tensão de limiar do diodo, chegando-se ao ponto em que o sinal de saída do retificador pode

ser nulo, devido à pequena amplitude do sinal de entrada.

Tal problema pode ser significativamente minimizado combinando-se os diodos semicondutores

com amplificadores operacionais, dando origem aos circuitos conhecidos como retificadores ativos ou

retificadores de precisão.

O funcionamento desses circuitos se baseia na divisão a tensão de limiar do diodo pelo ganho de

tensão em malha aberta do amplificador operacional, o que possibilita a retificação de tensões com

amplitudes da ordem de microvolts. Tomando como exemplo um diodo de silício, com tensão de limiar

de 0,5 V e um amplificador operacional 741 com ganho ganho de tensão em malha aberta de pelo menos

200000, a amplitude mínima de um sinal passível de ser processado por um retificador ativo formado por

esses dois componentes seria:

viMÍN

=Vγ

Aofffffffffff= 0,5

200B103

ffffffffffffffffffffffffffffffffff[ vi

MÍN= 2,5 µV .

Considerando-se o amplificador operacional como ideal (ganho em malha aberta infinito), o

retificador ativo seria capaz de processar sinais de qualquer amplitude, sendo limitado apenas pelas

tensões de alimentação do amplificador operacional.

Veremos a seguir os diagramas de retificadores ativos de meia-onda e de onda completa, bem

como o de um circuito derivado desses primeiros e conhecido como detetor de pico.

1 volt

0,4 volts

92

RETIFICADOR ATIVO DE MEIA-ONDA

A Figura 10-18 mostra o diagrama de um retificador ativo de meia-onda. Como é possível

perceber, trata-se de um seguidor de tensão em cuja rede de realimentação foi inserido um diodo.

FIGURA 10-18 – DIAGRAMA DE UM RETIFICADOR ATIVO DE MEIA-ONDA

Para tensões de entrada negativas, a saída voA do operacional (que não é a saída vo do circuito)

satura para baixo, polarizando reversamente o diodo e fazendo com que a tensão de saída do circuito seja

igual a zero.

Para tensões de entrada positivas, a tendência seria a saturação da saída voA do OPAMP “para

cima”, o que contribuiria para polarizar diretamente o diodo D, permitindo a condução. Supondo que o

amplificador operacional é real (ganho em malha aberta Ao finito), valem as relações:

vo = voA@vD (1); voA = AoB vi@vo` a

(2). Substituindo (2) em (1): vo = AoB vi@vo` a

@vD (3). A partir

da expressão (3): vo = AoBvi@AoBvo@vD[ vo + AoBvo = AoBvi@vD[ voB 1 + Ao` a

= AoBvi@vD[

[ vo = viBAo

1 + Aofffffffffffffffffff

@vD

1 + Aofffffffffffffffffff

(EQUAÇÃO 10-2).

A segunda parcela do lado direito da equação acima mostra claramente o efeito do amplificador

operacional sobre a tensão no diodo. Considerando o diodo ideal (ganho Ao infinito), a equação acima se

reduz a vo = vi. Obviamente, a polaridade do diodo pode ser invertida, e o sinal de saída terá apenas os

semiciclos negativos.

O fato de que o circuito opera em malha aberta em um dos semiciclos da tensão de entrada causa

problemas na retificação de sinais de baixa amplitude, devido ao tempo de recuperação reversa do diodo.

A Figura 10-19 mostra uma versão aperfeiçoada do retificador ativo de meia-onda, com a inclusão de

componentes para minimizar o problema citado anteriormente.

FIGURA 10-19 – DIAGRAMA APERFEIÇOADO DE RETIFICADOR ATIVO DE MEIA-ONDA

vi

D vo

vD

voA

D2 vo

D1

R2

vi R1

93

O diodo D1 conduz quando a saída do operacional satura para baixo, impedindo a operação em

malha aberta. Para que não se introduza um ganho de tensão da entrada para a saída, é necessário que

os resistores R1 e R2 tenham o mesmo valor numérico. A principal desvantagem deste circuito é o fato

de apresentar impedâncias de entrada e saída finitas (representadas, respectivamente, por R1 e R2). Isso

pode causar problemas de casamento de impedância com a fonte de sinal e/ou com a resistência de carga

do circuito. Tais problemas, contudo, podem ser resolvidos com o uso de seguidores de tensão.

RETIFICADOR ATIVO DE ONDA COMPLETA

Combinando-se um retificador ativo de meia-onda e um amplificador somador, conforme

mostrado na Figura 10-20, obtém-se um retificador ativo de onda completa. A figura mostra as formas

de onda nos pontos de interesse do circuito, supondo uma tensão de entrada senoidal.

FIGURA 10-20 – DIAGRAMA DE UM RETIFICADOR ATIVO DE ONDA COMPLETA

Para o correto funcionamento do circuito é necessário que R3 = R5 e R4 =R5

2ffffffffff. Assim sendo, do

ponto de vista do somador, o sinal de saída vo será dado por:

vo =@ v YBR5

R3ffffffff+ vXB

R5

R4ffffffffff g

[ vo =@ v Y + 2BvX

b c

[ vo =@ vi + 2BvX

b c

.

Como vX é a tensão de saída de um retificador ativo de meia-onda que permite a passagem apenas

das tensões negativas (note a polaridade dos diodos, que está oposta à do diagrama da Figura 10-19), nos

semiciclos positivos temos vX = -vi. Logo: vo =@ vi + 2BvX

b c

=@ vi + 2B @ vi` aB C

[ vo = vi.

Nos semiciclos negativos, a tensão no ponto X é nula. Lembrando que a tensão de entrada agora é

negativa: vo =@ vi + 2BvX

b c

=@ @ vi + 2B0b c

[ vo = vi.

Devido à sua característica de apresentar um sinal de saída positivo qualquer polaridade do sinal

de entrada, esse circuito é também conhecido como circuito de módulo ou circuito de valor absoluto.

Invertendo-se a polaridade dos diodos, obtém-se na saída o simétrico do valor absoluto do sinal de

entrada.

D2

vo

D1

R2

vi R1

R4

R5 R3

X

vX

t

Y

vY = vi

t

vo

t

94

DETETOR DE PICO

Adicionando-se um capacitor à saída de um retificador ativo de meia-onda, como mostrado na

Figura 10-21, obtém-se um circuito capaz de armazenar na saída o máximo valor absoluto da

tensão aplicada à sua entrada – é o chamado detetor de pico. A figura apresenta também um hipotético

sinal de entrada e o correspondente sinal de saída, levando em conta o fato de que o diodo não é ideal.

FIGURA 10-21– DIAGRAMA BÁSICO E FORMAS DE ONDA DE UM DETETOR DE PICO COM OPAMP

O capacitor se carrega com o valor de pico positivo da tensão de entrada e, como está ligado a uma

carga de alta impedância, por um lado, e tem um diodo reversamente polarizado, por outro lado, não tem

caminho através do qual possa se descarregar e permanece com esse valor de tensão até que seja

aplicado à entrada do circuito um sinal com amplitude maior.

Caso seja necessário que o circuito alimente uma carga de baixa impedância, que possibilitaria

uma rápida descarga do capacitor e o consequente mau funcionamento do circuito, deve-se colocar um

seguidor de tensão entre o capacitor e a carga, como na Figura 10-22. Desse modo, consegue-se eliminar

a influência da baixa impedância da carga sobre a tensão armazenada no capacitor.

O MOSFET colocado em paralelo com o capacitor serve para forçar a sua descarga quando se faz

necessário preparar o circuito para um novo período de amostragem. Para tanto, basta aplicar um sinal

conveniente ao gate base do transistor para levá-lo à condução e fazer um curto-circuito entre as

armaduras do capacitor, causando a sua descarga. Esse processo, semelhante ao já estudado para o

amplificador integrador, é chamado de reset. Para um bom desempenho de um circuito detetor de pico, o

capacitor utilizado deve ter características de baixa corrente de fuga.

FIGURA 10-22 – DETETOR DE PICO COM BUFFER DE SAÍDA E CIRCUITO DE RESET

Os circuitos usados acima são adequados apenas para sinais de entrada contínuos (sem inversão

de polaridade ao longo do tempo). Para sinais de entrada alternados, o detetor de pico deve ser

implementado a partir de um retificador ativo de onda completa. Assim, será armazenado na saída o

maior valor absoluto da tensão de entrada durante o intervalo de amostragem.

vi

D

vo C R L

vi vo

t

pulsos de reset

vi

D vo

C

R L

webnode · 2012. 7. 31. · 2 conteÚdo capítulo 7 - transistor de efeito de campo (fet - field...

Documents