2540

ГОСУДАРСТВЕННЫЙ КОМИТЕТ РОССИЙСКОЙ ФЕДЕРАЦИИ ПОВЫСШЕМУ ОБРАЗОВАНИЮ

Рязанский государственный радиотехнический университет

ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ

МИКРОСХЕМЫ

Рязань 1996

УДК 621 .38

Цифровые интегральные микросхемы: Методические указания к лабораторным работам /Рязан. госуд. радиотехн. акад.; Сост.; Н.И.Вираховский, А.В.Левитин, В.В.Симкин / Под редакцией Н. И. Вираховского. Рязань, 1996, 48 с.Содержат описание основных принципов функционирования комбинационных и последовательностных устройств цифровой микросхемотехники, описание универсального стенда для исследования логики работы устройств цифровых микросхем, программы выполнения и контрольные вопросы к 6 лабораторным работам. Даны краткие теоретические сведения по основам булевой алгебры и принципам синтеза комбинационных устройств.Предназначены для студентов, обучающихся по специальности 2101 «Управление и информатика и управление в технических системах» и по направлению 5102 «Прикладная математика информатика», изучающих дисциплины «Электроника и микросхемотехника», «Основы дискретной математики».Табл.8. Ил.26. Библиогр.: 5 назв.

Печатается по решению методического совета Рязанской государственной академии.

Рецензент: кафедра автоматики и математического моделирования (зав. кафедрой профессор Е. П. Чураков)

2

Введение

Предлагаемый цикл лабораторных работ направлен на изучение логики функционирования цифровых интегральных микросхем. Особенность этого цикла состоит в том, что исследуются не динамические свойства элементов, алогические принципы принципы функционирования наиболее часто используемых функциональных узлов цифровой схемотехники. Подробное изучение, а главное - практическое знакомство с построением и принципом работы каждого узла позволяет студентам приобрести некоторый навык в проектировании на цифровых интегральных микросхемах. Программа работы по каждому функциональному узлу построена с расчетом выполнения в течении двух академических часов. Высокий темп выполнения работ предполагает обязательную домашнюю подготовку. В связи с этим все лабораторные работы содержат пункт домашнего задания, обязательного к выполнению. К лабораторному практикуму допускаются студенты, доказавшие знание теории в предварительном собеседовании с преподавателем. Цифровые интегральные микросхемы - это устройства, предназначенные для обработки и хранения цифровых и логических данных. Технология обработки этих данных различна. Численные данные обрабатывают с использованием хорошо известных правил арифметики, а для преобразования логических символов применяют алгебру логики (булеву алгебру). Элементом логических данных является логическая переменная, которая может принимать только два значения: «истина» и «ложь». Кодирование этих состояний в цифровой схемотехнике осуществляют значением битами информации: логической единицей кодируют истинное значение, а логическим нулем - ложное. Такие переменные называют булевыми. Законы булевой алгебры в первой лабораторной работе. Цифровым автоматом называется устройство, предназначенное для преобразования цифровой (дискретной) информации и способное переходить из одного состояния в другое под воздействием входных сигналов. Состояние устройства принято оценивать по его выходным сигналам. Цифровой автомат реализует некоторую логическую функцию. Область определения этой булевой функции конечна, так как ее аргументы имеют только два значения и общее число наборов n двоичных переменных, на которых определяется функция, равно 2n.Поэтому реальные цифровые автоматы конечны. Переход автомата из одного состояния в другое осуществляется скачкообразно. Цифровые автоматы, выходное состояние которых определяется только значениями аргументов и не зависит от текущего состояния устройства, называют автоматами без памяти или комбинационными схемами. Цифровые автоматы, для которых выходное состояние зависит как от значений аргументов, так и от текущего состояния самого автоматов, называют последовательностными схемами (автоматы с памятью). Любой цифровой автомат строится на базе элементарных логических схем комбинационной логики. Математическим аппаратом, используемым для анализа и синтеза сложных цифровых автоматов, является аппарат алгебры логики. Лабораторные работы N 1 и 2 подготовлены доцентом В.В.Симкиным и посвящены вопросам анализа и синтеза комбинационных схем. Последовательностные устройства исследуются в работах N 3,4,5, а арифметический сумматор - в работе N6. Лабораторные работы N3,4 подготовлены ассистентом А.В.Левитиным, а работы N5 и 6 – доцентом Н.И. Вираховским.

3

Лабораторная работа № 1Исследование логических элементов

1.Цель работы Изучение цифровых микросхем, реализующих простейшие логические функции И, ИЛИ, НЕ, операции арифметического сложения и сложения по модулю 2.

2.Краткие теоретические сведения Логическими элементами называют электронные схемы, способные выполнять простейшие логические операции. В большинстве случаев цифровая интегральная микросхема состоит из нескольких таких элементов, реализующих независимо друг от друга одну и ту же логическую функцию. Логической (булевой, переключательной) функцией F(x1,x2,…,xn) называется функция нескольких переменных x1, x2, …, xn, принимающая, как и ее аргументы, только два значения:0 и 1. В этом состоит особенность цифровых схем: параметрам входных и выходных сигналов являются не конкретные значения токов и напряжений, а абстрактные символы 1и 0, и (читается «не икс»). Эти значения не дают количественной оценки состояний цифровых элементов, а лишь условно обозначают эти состояния, и поэтому их нельзя рассматривать как числа в арифметическом смысле.В вычислительной технике символы 1 и 0 рассматриваются как элементы двоичного кода, как цифры (двоичные переменные ) двоичной системы счисления, в которой любое число В можно представить в виде суммы В= bn-1 2n-1 +bn-2 2n-2 +…+b0 20 +b-1 2-1 +b-2 2-2 +…+b-m 2-m

Здесь b –двоичные цифры 0 и 1, а основанием системы счисления является число 2 (в десятичном виде). Так как логические переменные обозначают буквами латинского алфавита с различными индексами, например 210 ,, xxx , где индекс при переменной означает соответствующий разряд двоичного числа, то само число, то само число представленное в

двоичном коде набором 1001, может быть записано в виде 0123 xxxx . Переменная в

двоичном коде представляется, как ix , а записывается в виде jx .

В качестве математического аппарата, применяемого для анализа и синтеза логических функций, используется булева алгебра, называемая так же алгеброй логики. Значения нуля или единицы, которые принимают аргументы и функции, в алгебре логики связаны с понятием о высказываниях. Высказыванием называют любое утверждение. Оно может быть истинным или ложным. Принято истинное высказывание обозначать логической единицей, а ложное - логическим нулем. Простейшими логическими операциями, к которым можно свести булевы функции любой сложности, являются: операция отрицания, операция логического умножения, операция логического сложения. Для булевых функций используется три способа [5]: в виде формул; в виде таблиц, называемых таблицами истинности; в виде логических схем. Рассмотрим некоторые из функций.

Инверсия Инверсия означает отрицание некоторого высказывания и обозначается через (читается «не икс»). Инверсией нуля является единица, а отрицанием единицы – нуль. Функцию )(1 xF называют инверсией x, если

.На схемах устройство, реализующее операцию отрицания, изображают, как показано на рис.1, а, и называют инвертором.

4

Конъюнкция (логическое умножение, функция И) Конъюнкцией двух логических переменных и называется функция yxyxF ),(2 , значения которой задаются следующим образом:

1, если 0, во всех остальных случаях.

Знак означает логическое умножение. Нередко этот знак опускается и логическое умножение записывают в следующем виде: .),,( xyzzyxF На схемах элемент, реализующий операцию И, называемый конъюнктором или «схемой И», изображают как показано на рис.1,б. Значения функции для двух переменных приведены в табл.1.

Таблица 1 x y F1(x) F1(y) F2(x,y) F3(x,y) F4(x,y) F5(x,y) F6(x,y)

0 0 1 1 0 1 0 1 0

0 1 1 0 0 1 1 0 1

1 0 0 1 0 1 1 0 1

1 1 0 0 1 0 1 0 0

Объединение функций И и НЕ дает функцию И-НЕ. Эта функция F3(x,y) записывается какyxyxF ),(3 .

Схемное изображение функции И-НЕ дано на рис. 1, в.

Рис.1. Схемное представление логических элементов

Дизъюнкция (логическая сумма, функция ИЛИ) Логическое сложение обозначим через yx (читают x или y). Дизъюнкцией двух логических переменных называется функция

5

yxyxF ),(4 ,значения которой задаются соотношением

0, если = 1, во всех остальных случаях .

В табл.1 приведены значения функции , а на рис.1, г - ее схемное изображение. Как и функция И, функция ИЛИ может быть дополнена инверсией. Такую функцию называют функцией ИЛИ-НЕ и записывают в виде

На схемах устройство, реализующее операцию ИЛИ-НЕ, изображают, как показано на рис.1,д. Состояния функции ИЛИ-НЕ приведены в табл.1. Следует отметить, что при выполнении операции логического суммирования определяющим является единичное состояние одного из аргументов, а при выполнении конъюнкции – нулевое. Логические функции И, ИЛИ могут быть заданы для любого числа переменных.

Сложение по модулю 2 (исключающее ИЛИ) На основе рассмотренных выше функций может быть описана любая логическая функция . Потому набор функций И, ИЛИ, НЕ называют полным функциональным набором. Одной из наиболее часто используемых функций является сложение по модулю два. Обозначается эта функция знаком .Значения функций F6(x,y) определены в табл.1, а на схемах она обозначаются, как показано на рис.1,е. В виде булевой формулы операция сложения по модулю 2 для двух переменных записывается в виде:

Если провести инверсию этой функции, то получим функцию неравнозначности. Обе функции часто используют в цифровой схемотехнике при сравнении кодов чисел. Сложение по модулю два положено в определение четного числа единиц двоичных кодов. Если результат суммирования равен 0, то число единиц будет четным, в противном случае – нечетным. Пусть переменные 321 ,, xxx равны соответственно 1,0,1 . Тогда сумма по модулю

два Если , то

Арифметический одноразрядный сумматорСумматоры предназначены для сложения чисел. В двоичной арифметике, как и в десятичной необходимо вычислить не только сумму S чисел, но и перенос p в старший разряд. Описывается одноразрядный сумматор следующими соотношениями:

,yxyxS

P = xy.

Таким образом, сумматор может быть реализован на базе уже известных логических элементов – сумматора по модулю два (сумма) и схемы И (перенос).

Упрощение булевых функцийЛогическая функция, значения которой определены для всего набора аргументов, называется полностью определенной. В противном случае она является неполностью определенной и может быть доопределена разработчиком схемы по своему усмотрению. Вся булева функция

6

характеризуется сложностью[5], определяемой количеством операций, которые необходимо

выполнить. Так, сложность функции zyzxyzyxF ),,( равна 6. Перед реализацией

функции на логических элементах ее следует упростить. Для этого используются законы и тождественные преобразования булевой алгебры:

1. Закон коммутативности ;

2. Закон ассоциативности

321321 )()( xxxxxx ; 3. Закон дисрибутивности

; 4. Правила де-Моргана

2121 xxxx ; 2121 xxxx 5. Закон двойного отрицания . 6. Правила операций с константами 0 и 1.

10 ; ; 00 x ; ; xx 0 .7. Правила операций с переменной и ее инверсией

; 0xx .

8. Законы поглощения , .

9. Законы идемпотентности дизъюнкции и конъюнкцииxxxxx ... , .

Кроме этого, можно получить очень полезное соотношение, часто используемое при преобразованиях 21211 xxxxx . Различные логические элементы выпускаются промышленностью в виде самостоятельных изделий. Широко используются цифровые интегральные микросхемы, совмещающие несколько логических операций, то есть реализующие сложные булевы функции. Значения логических переменных и функций задаются двумя уровнями напряжения – высоким (близким по значению к напряжению питания) и низким (близким к нулю). Первый условно обозначается Н, второй-L. В микросхемах транзисторно–транзисторной логики состояние Н соответствует уровню выходного напряжения, большему 2,4 В, а состояние L-уровню напряжения, меньшему 0,4 В. Уровень Н цифровой микросхемы принят за уровень логической единицы, а значение логического нуля соответствует состоянию L. Таблицу состояния логического устройства можно получить непосредственно в ходе физического эксперимента, подавая нВ его входы логические сигналы уровня Н или L. Формируя различные наборы входных переменных, получают значения логических функций на входе устройства для каждой композиции. Если же логическая функция устройства задана алгебраическим уравнением, то для получения таблицы состояний выписывают всевозможные наборы входных логических переменных. Для каждого из этих наборов определяют с помощью уравнения значения выходной функции. Так, для функции трех переменных вида таблица состояний будет иметь вид табл.2.

Таблица 2

7

Домашнее задание 1.Изучить основы алгебры логики. Выписать основные логические функций двух переменных. 2.Отыскать способ схемотехнической реализации основных логических функций двух переменных (И, НЕ, ИЛИ, исключающее ИЛИ, ИЛИ-НЕ) на элементах типа И-НЕ.3. Привести схемы этих комбинационных устройств, реализующих функцию четности, функцию сравнения двух пар чисел, одноразрядного сумматора.

4.Описание лабораторного стенда На передней панели блока вверху располагается разъем, к которому подключается сменная плата с исследуемыми элементами. Плата устанавливается лаборантом или преподавателем и в ходе лабораторной работы не должна извлекаться из разъема. Логические устройства, установленные на плате, исследуются при подаче на их вводы логического сигналов (Н, L) от тумблеров SA1-SA5. Уровень сигнала, подаваемого от соответствующего тумблера, определяется по положению подвижного контакта (вверху-1, внизу-0), уровень выходного сигнала - по свечению индикаторов HL1-HL9 светодиодного дисплея, расположенного непосредственно под платой. Дисплей состоит из девяти светодиодов HL1-HL9, позволяющих инициировать в 9 разрядах уровни логической «1» (светодиод светится) и логического «0» (светодиод не светится). С помощью технологических карт 1.1-1.9, накладываемых на переднюю панель стенда, в работе исследуются девять устройств. На карте изображена принципиальная схема исследуемого устройства в виде соединений элементов, выполняющих логические функции

, а также указываются используемые в работе тумблеры и светодиодные индикаторы. Кнопки SB1-SB3 в данной работе не применяются.

5. Лабораторное задание 1. Ознакомьтесь с экспериментальной установкой стенда. 2. Включите блок питания. Тумблер питания «Сеть» располагается на задней стенке стенда. 3. Вставьте карту I-1. Переключением тумблеров SA1 и SA2 получите таблицу истинности исследуемого элемента. 4. Определите логическую функцию, реализуемую этим элементом (или несколькими элементами). 5. Повторите указанные в п.2 и п.3 действия для карт 1-2, 1-3, 1-4, 1-5, 1-6. 6. Определите типы логических функций, реализуемые каждым элементом. 7. Для схемы, изображенной на карте 1-7, определите ее логическую функцию. Что это за функция? Представьте результаты исследования преподавателю. Убедитесь в правильности анализа схемы на лабораторном макете. 8. Вставьте карту1-8. Определите таблицу истинности исследуемой схемы. Какую функцию реализует данное устройство?

X Y Z X Y P

0 0 0 0 1 00 0 1 0 0 00 1 0 1 1 10 1 1 1 0 01 0 0 1 1 11 0 1 1 0 0

8

9. Установите карту 1-9. Исследуйте одноразрядный сумматор. Какой из светодиодов отображает результат суммирования? Приведите еще две схемы возможной реализации одноразрядного сумматора.

6.Содержание отчета 1. Результат домашнего задания. 2. Схемотехнические реализации основных логических функций двух переменных на элементах И-НЕ, а также устройств, реализующих функцию четности, сравнения двух пар чисел и одноразрядного сумматора. 3. Результаты экспериментального исследования, оформленные в виде таблиц состояний и функциональных схем исследуемых устройств. 4. Схемы одноразрядных сумматоров.

7. Контрольные вопросы 1. Построить таблицу состояний и привести логическую схему для одной из следующих функций:

а) ( yx ) ( ), б) х (х )

в) yxyx , г) ( ) ( ). 2. Как изменятся логические функции заданных преподавателем устройств, если все его прямые входы и выходы изменить на инверсные? 3. Доказать тождества:

а) yxyxx , б) xzyxyzx , в) ,

г) ( yx ) , д) ( ) =0,

е) , ж) ( yx ) .

3. Пользуясь законами алгебры-логики, упростите следующие выражения:

а) , б) , в) .

Лабораторная работа № 2Исследование комбинационных устройств

1. Цель работы

Исследование принципа действия и функциональных возможностей комбинационных устройств: дешифратора, мультиплексора и преобразователя кодов.

2. Краткие теоретические сведения Комбинационные устройства цифровой схемотехники представляют собой дискретные автоматы без памяти. Сигналы на выходах таких устройств однозначно определяются сочетаниями сигналов на входах и не зависят от предыдущих состояний самого устройства. Схемным признаком комбинационных устройств служит отсутствие цепей обратной связи между образующими их логическими элементами. Примером комбинационных схем

9

являются: шифраторы, дешифраторы, мультиплексоры, демультиплексоры, преобразователи кодов, сумматоры. Дешифратором (декодером) называют устройство с несколькими входами и выходами, у которого каждой комбинации входных сигналов соответствует активное состояние только одного из выходов [3]. Таким образом, дешифраторы предназначены для узнавания определенной кодовой комбинации из некоторого множества входных наборов. Входы дешифратора предназначены для подачи двоичных чисел, а выходы принято последова- тельно нумеровать десятичным кодом. Порядковый

номер соответствует входному двоичному числу. На рис.2 приведено изображение дешифратора на элек- трических схемах. Слева показаны входы, на кото- рых отмечены весовые коэффициенты двоично- го кода. Справа - выходы. На выходе дешифратора формируется уровень логического 0 при строго определенной комбинации входного кода.

дешифратора Построение дешифратора может быть осуществлено в соответствии с табл.3, где задана

Таблица 3

Входной код Номер выхода

2Х 0 1 2 3 4 5 6 7

0 0 0 0 1 1 1 1 1 1 10 0 0 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0

Связь между двоичными и десятичными числами. Этой таблице соответствуют следующие логические уравнения, которые записаны для значений функций, равных нулю:

; ; ; ;

; ; ;

и т.д.

Структурная схема дешифратора, приведенная на рис.3, получена на основании этих уравнений.

10

Рис.3. Структурная схема дешифратора

В цифровых устройствах часто возникает необходимость преобразования числовых информаций из одной двоичной формы в другую. Эта задача выполняется устройствами , называемыми преобразователями кодов. Рассмотрим принцип действия таких устройств на примере преобразователя для цифровой индикации. Один из способов цифровой индикации состоит в следующем. Имеется семь сегментов сечения, расположенных так, как показано на рис.4. Каждый сегмент может светиться или не светиться, в зависимости от сегмента. Вызывая свечение элементов в определенных комбинациях, можно получить изображение десятичных цифр 0,1,…,9 (рис.4). Десятичные цифры, отображение которых необходимо вызвать, задаются обычно в двоичном коде. При этом возникает задача формирования логических переменных

Рис.4. Изображение десятичных цифр при цифровой индикации

на семисегментных индикаторах

у1,у2,..у7 для управления отдельными элементами в устройстве индикации. Таблица состояний для этих переменных приводится ниже (табл.4). Получим булеву функцию для переменной у1. Для этого выпишем из таблицы 4 те наборы, при которых у1=0:

. Воспользуемся правилом де-Моргана

11

Десят.цифры Двоичный код

Переменные , управляющиеэлементами индикатора

Х4 Х3 Х2 Х1 У1 У2 У3 У4 У5 У6 У7

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 1 0 1 1 1 1 1

7 0 1 1 1 1 1 1 0 0 0 0

8 1 0 0 0 1 1 1 1 1 1 1

9 1 0 0 1 1 1 1 1 0 1 1

Используя соотношения булевой алгебры, окончательно получаем .

Полученное выражение обеспечивает минимальную сложность при аппаратной реализации. Такие булевы выражения называют тупиковыми формами, так как дальнейшее их упрощение невозможно.

Рис.5. Структурная схема преобразователя устройства индикации Поступая аналогично со всеми функциями выхода, получаем

; ; ; ; ; ; .Реализация двух логических функций рассматриваемого преобразователя приведена на рис.5.

12

Мультиплексор предназначен для коммутации, поступающей с нескольких входных шин на одну. Он имеет (рис.6) несколько информационных входов D0,D1, . . . , , адресные входы А0 , А1 , . . . , , вход для подачи стробирующего сигнала V и один вход Q. Каждому из информационных входов мультиплексора присваивается номер, называемый адресом. При подаче стробирующего сигнала на вход V мультиплексор выбирает один из входов, адрес которого задается двоичным кодом на адресных входах, и подключает его к выходу. Таким образом, подавая на адресные входы мультиплексора колы адреса различных информационных входов, можно передавать цифровые сигналы с этих входов на выход Q. Количество информационных входов nинф и число адресных входов nадр связаны соотношением nадр nинф = 2 .Простейший случай использования мультиплексора – это поочередная коммутация сигналов с двух входных шин на одну. Количество адресных входов в данном случае равно единице, так как nадр = log 2(nинф) = 1.

Рис.6. Условное обозначение Рис.7. Функциональная схема мультиплексора мультиплексора

Функциональная схема мультиплексора для этого случая изображена на рис.7. Если А=1, то Q=D0; если А=0, то Q=D1 , следовательно, реализуется логическое уравнение

. Такой же принцип заложен в основу более сложных мультиплексоров. Например, для коммутации цифрового сигнала с четырех направлений на одно можно использовать устройство, функциональная схема которого изображена рис.8. Любые комбинации сигна –

Рис.8. Функциональная схема мультиплексора 4х1налов А0 , А1 создают условия, при которых на входах трех логических элементов И будут сформированы низкие потенциалы, а на одном элементе И- высокие. Этот элемент будет открыт для прохождения сигнала с одной из шин Di .

13

Приведенной функциональной схеме соответствует логическое уравнение

. Демультиплексор является устройством, имеющим один информационный вход , несколько выходов и совокупность адресных входов. В функциональном отношении он противоположен мультиплексору (рис.9). Вход подключается к тому выходу,

Рис.9. Условное обозначение Рис.10.Функциональная схема

демультиплексора демультиплексора

адрес которого в двоичном коде задан на адресных входах. В простейшем случае, когда число выходных шин N=2, демультиплексор может быть реализован в соответствии со схемой, изображенной на рис.10. Эта структура описывается логическими уравнениями:

; . Демультиплексор на четыре выхода со стробирующим входом V описывается логическими уравнениями

; ; ; ;Функциональная схема этого устройства приведена на рис.11.

Рис.11. Функциональная схема демультиплексора на 4 выхода

3. Домашнее задание 1. Изучить принцип работы основных видов комбинационных устройств: дешифратора,

преобразователя кодов, мультиплексора, демультиплексора.2. Используя литературу [2], [3], для серии микросхем 1533 выписать в отчет по работе

наименование логических устройств функциональных типов ИД, КП, а также их условное графическое обозначение и назначение.

3. С использованием таблиц состояний или булевых функции описать работу устройств дешифратора и демультиплексора на микросхеме типа 1533ИД4, коммутатора типа 1533КП5.

14

4.Описание лабораторного стендаНа передней панели блока должна быть установлена (лаборантом или преподавателем) сменная плата N 4. В работе исследуются три устройства: дешифратор-демультиплексор, преобразователь кодов на постоянном запоминающем устройстве (ПЗУ) и мультиплексор. На технологических картах изображены условные графические обозначения этих элементов и указаны используемые в работе переключатели и светодиодные индикаторы. С помощью карты 4.2 исследуется дешифратор-демультиплексор типа К155ИД4. Карта 4.2 предназначена для исследования принципа работы преобразователя двоичного кода в семисегментный. Этот узел находится в основном блоке ввода-вывода информации лабораторного стенда и выполнен на схеме К155ИД4(ПЗУ). Мультиплексор исследуется с помощью технологической карты 4.3.

5.Лабораторное задание 1. Включить блок питания стенда тумблером «Сеть». 2.Поочередно устанавливая на стенде карты 4.1-4.3, исследовать работу изучаемых комбинационных устройств. Наборы входных сигналов задавать с помощью указанных на технологической карте тумблеров SA1-SA5 и кнопок SB2, SB3. Значение выходного сигнала определяется с помощью светодиодного дисплея или с помощью семисегментного индикатора HG1. 3. Экспериментальным путем составить таблицу истинности для каждого исследуемого устройства. При этом следует учитывать следующие особенности испытуемых усройств. Дешифратор (карта 4.1) инвертирует выходные сигналы. Поэтому при ненажатой кнопке SB2 (запрет) все светодиоды светятся. При нажатой кнопке светодиод, номер которого соответствует установленному адресу, погаснет. При исследовании демультиплексора входной сигнал подается на вход V и формируется с помощью кнопки SB2. В преобразователе кода (карта 4.2) каждому значению логического нуля в выходном коде ПЗУ будет соответствовать светящийся сегмент индикатора HG1(см. табл.4). При установке тумблера SA5 в нижнее положение (формируется нижний логический уровень) на индикаторе HG1 индицируются десятичные числа. При отображении чисел, значения которых больше девяти, на индикаторе загорается “десятичная точка”. Если тумблер SA5 установить в верхнее положение, то на индикаторе числа высвечиваются в шестнадцатеричном коде 0,1,…,9,A,B,C,D,E,F. При исследовании мультиплексора (карта 4.3) адрес, управляющий работой мультиплексора, задают тумблерами SA1-SA3 и заносят в регистр памяти RG нажатием кнопки SB3.

6.Содержание отчета 1. Результаты домашнего задания. 2. Функциональные схемы коммутатора, демультиплексора, дешифратора, построенных на простейших логических элементах И, ИЛИ, НЕ. 3. Таблицы состояний исследуемых устройств. 4. Таблицы со стояний и тупиковые форму булевых функций для преобразования двоичного кода в десятичный (для первых десяти цифр).

7.Контрольные вопросы 1. Объясните принцип действия дешифратора, демультиплексора, мультиплексора, преобразователя кодов. 2. Покажите сходства и отличия во внутренней структуре и логике работы дешифратора и демультиплексора.

15

3. Какую логическую функцию будет реализовывать устройство, содержащее последовательно соединенные мультиплексор и демультиплексор, если у демультиплексора информационный вход - инвертирующий? 4. Приведите схему одноразрядного сумматора, выполненного на мультиплексоре 1533КП2. 5. Покажите возможность применения семисегментного индикатора для представления расширенного алфавита символов.

Лабораторная работа № 3Исследование RS-, D-, и Т-триггеров

1. Цель работыИзучение принципов построения и работы триггеров.

2. Краткие теоретические сведения Триггер-это логическое устройство, способное длительно оставаться в одном из устойчивых состояний. Если поставить одному из состояний в соответствие логическую 1, а другому - логический 0, то можно считать, что триггер хранит 1 бит данных, т.е. один разряд числа, записанного в двоичном коде. Понятие “триггер” охватывает много видов устройств, различающихся между собой по функциональному назначению, схемному исполнению, способам управления, конструктивным параметрам. Триггеры используются как для хранения двоичной информации, так и для деления частоты входного сигнала, счета числа импульсов.

Триггерная ячейка Схема простейшего триггера, выполненного на логических элементах ИЛИ-НЕ, представлена на рис.12,а. Такая симметричная структура из двух логических элементов называется часто бистабильной ячейкой или асинхронным RS-триггером. При наличии нулевых логических уровней на входах R и S (нейтральная комбинация) один из элементов обязательно будет заперт (в этом случае на его выходе будет установлена логическая единица). А другой – открыт ( на выходе –логический нуль), поскольку каждый элемент ИЛИ-НЕ просто инвертирует выходной сигнал другого элемента. Если на управляющий вход закрытого элемента поступит логическая 1 - он переходит в открытое состояние (на выходе - 0). Так как теперь на входах второго элемента будут установлены два логических нуля, то на его выходе сформируется логическая единица и элемент перейдет в закрытое состояние. Происходит смена состояния триггера ,называемая переключением или опрокидыванием триггера. Если же единичный сигнал поступит на управляющий вход открытого элемента, то его состояние, а следовательно и состояние всей триггерной ячейки, не изменится. При одновременной подаче единичных сигналов на входы R и S (неопределенная комбинация) на обоих выходах появляются логический 0 и устройство утрачивает свойства триггера. Дальнейший одновременный сброс единичных

16

Рис.12. Логическая структура и условное обозначение RS-триггера.

сигналов на обоих входах может привести данную схему с равной вероятностью к любому из двух устойчивых состояний. Поскольку такая схема входных сигналов ведет к непредсказуемому поведению триггера, ее часто называют запрещенной комбинацией. Выход Q называется прямым выходом триггера, другой выход- -инверсный. Состояние триггера отождествляют с сигналом на прямом выходе:Q=1-единичное состояние, Q=0-нулевое состояние. Триггер устанавливается в единичное состояние подачей логической 1 на вход S (от англ. Set- установка), в нулевое - подачей логической 1 на вход R ( reset-возврат). Если триггер переключается сигналами логической единицы, то его называют триггером с прямым управлением. Если опрокидывание триггера происходит при подаче на его вход низкого логического уровня, то такое устройство называют триггером с инверсным управлением. Пусть комбинации входных сигналов изменяются лишь в дискретные моменты времени tn

, где n- номер такта. Тогда состояние триггера в момент tn+1 будет полностью определяться состоянием Qn и входными сигналами Sn и Rn в момент времени tn .Таблица состояний (табл.5) полностью описывает работу асинхронного RS-триггера с прямым управлением. Временные диаграммы, иллюстрирующие работу триггера, представлены на рис.13. Анализ работы триггера показывает, что выходное состояние на каждом такте зависит не только от значений входных сигналов , но и от состояния триггера на данном такте.

17

Поэтому триггеры являются последовательными устройствами. На рис.14 представлены логическая структура и условное изображение асинхронного RS-триггера на элементах И-НЕ. Эта триггерная ячейка переключается сигналами логического 0,следовательно, является триггером с инверсным управлением (RS-триггер).

Рис.14. Асинхронный триггер на элементах И-НЕ;а - логическая структура; б-условное изображение

Рассмотренные триггерные ячейки используются в качестве ячеек памяти (ЯП) в более сложных триггерных системах.

Триггерные системы Триггерная ячейка памяти в сочетании с устройством управления (УУ) составляет триггерную систему ТС. Структурная схема такой системы такой системы приведена на рис.15, где использованы следующие обозначения: УУ - устройство управления; ЯП - ячейка памяти; А,В - информационные входы; V- подготовительный вход; C-тактовый вход; SB и RB

– внутренние входы ЯП; SA и RA – внешние входы ЯП; Q и -внешние выходы. Устройство управления преобразует поступающую информацию в комбинацию сигналов R и S, определяющую состояние триггера. В зависимости от разновидности ТС возможны и более простые варианты, когда, например, отсутствует УУ, нет тактирующих, подготовительных входов и т.д. Изменяя схему УУ и способы ее связей с ЯП, можно получить триггеры с равными функциональными свойствами. Триггерные системы в интегральном исполнении составляют единый функциональный узел и в схемном, и в конструктивном отношении. Поэтому часто независимо от наличия УУ триггерные схемы называют просто триггерами. Поскольку функциональные свойства триггеров определяются их входной логикой, названия основных входов переносят на все изделия.

Рис.15.Структурная схема триггерной системы

18

В качестве примера достаточно простой ТС приведен синхронный RS-триггера, логическая структура и условное изображение которого представлены на рис.16. УУ в данном случае подает на входы ЯП комбинации, отличные от нейтральной(SB = RB =1)

а б

Рис.16. Синхронный RS – триггер на элементах И-НЕ:а - логическая структура; б-условное изображение.

только при наличии единичного сигнала на тактовом входе С. Вход С (от англ.clock-часы) называется тактовым. На него обычно подаются синхронизирующие или тактовые сигналы, вырабатываемые генератором тактовых импульсов. Они задают частоту смены информации в дискретные моменты времени t1 ,t2 ,…,tn ,tn+1 ,… .

D-триггеры Закон функционирования D-триггера очень прост: Qn+1=Dn . Таким образом, сигнал на входе Q в такте n+1 повторяет сигналы, повторят сигналы, поступившие на D-вход на предыдущем n-м такте. Название D-триггера произошло от английского слова - delay, что означает задержка. Логическая структура простейшего D-триггера и ее условное изображение приведены на рис.17. Элементы DD1 и DD2 образуют устройство управления.

Рис.17. Структурная схема D-триггера со статическим управлением и его условное изображение

В паузах между тактовыми импульсами элементы DD1 и DD2 закрыты и на входах присутствуют единичные сигналы (нейтральная комбинация). С приходом тактового импульса элементы DD1 и DD2 превращаются в инверторы: SB=D, RB=SB=D, и состояние

19

триггерной ячейки изменяется в соответствии с сигналом на D-входе. Очевидно, что неопределенная комбинация для ЯП в данной схеме сформироваться не может.Представленный на рис.17 D-триггер называется D-триггером со статическим управлением. Состояние этого триггера может изменяться при наличии на С-входе постоянного единичного сигнала. Статический способ синхронизации имеет ряд недостатков. В частности, длительность информационных импульсов на входе D должна быть больше длительности тактовых импульсов. На рис.18 представлены логическая структура и условное изображение D-триггера с прямым динамическим управлением. Здесь запись информации в ЯПЗ происходит при

Рис.18. D-триггер с прямым динамическим управлением

изменении значения тактового импульса от 0 к 1. Устройство управления включает в себя две триггерные ячейки ЯП1 и ЯП2. Полный анализ работы этого D-триггера мы предоставим читателю. Покажем лишь, что при постоянном присутствии на С-входе сигнала единичного уровня выходная комбинация УУ (сигналов S и R) не изменяется при изменении сигнала на D-входе. Допустим, на выходе элемента DD2-логический 0, а на выходе DD3- логическая 1. Так как выход DD2является входом элемента DD1, то единичный логический элемент И-НЕ будет закрыт (на одном из его входов - логический 0) независимо от уровня сигнала на D-входе. Если допустить, что на выходе элемента DD2-логическая 1, а на выходе DD3- логический 0, то ситуация будет другой. Логический элемент DD1 будет открываться с приходом сигнала единичного уровня на D- вход, т.е. будет изменяться уровень потенциала на соответствующих входах элементов DD2 и DD4, но они закрыты нулевыми сигналами других входов и не изменят своего состояния.

20

Т-триггер Т-триггером называется триггерная система, имеющая один информационный вход и изменяющая свое состояние на противоположное всякий раз, когда входной сигнал меняет свое значение в определенном направлении. Т-триггер (от англ. toggle-чека, коленчатый рычаг) - единственный вид триггера, текущее состояние которого определяется не информацией на входах, а состоянием его на предыдущем такте. Т-триггер описывается следующим отношением:

V . Это уравнение показывает, что на n+1-м такте выходной сигнал Т-триггера Qn+1 есть результат сложения по модулю 2 входных сигналов - Qn и Tn на n-м такте. Поэтому Т-триггер называют также счетным триггером. В счетные триггеры легко преобразуются другие типы синхронных триггеров с динамическим управлением путем соответствующих соединений их выводов (введение обратной связи). Это обстоятельство объясняет отсутствие Т-триггеров в интегральном исполнении в виде самостоятельных изделий. Счетные триггеры со статическим управлением практической реализации не нашли, так как легко переходят в состояние самовозбуждения. Триггеры с динамическим управлением свободны от генерации.

3.Домашнее задание 1. Подробно ознакомиться с принципом работы RS-, D-, Т-триггеров. 2. Составить таблицу состояний асинхронного RS-триггера, выполненного на элементах И-НЕ (рис.14). Записать его логическое уравнение и нарисовать временные диаграммы, иллюстрирующие его работу. 3. Составить таблицу состояний D-триггера со статическим управлением (рис.17). Нарисовать временные диаграммы, иллюстрирующие его работу. 4. Составить таблицу состояний D-триггера с динамическим управлением (рис.18), при этом включить в таблицу состояний С-входа моменты перехода от нуля до единицы - и от единицы до нуля. Нарисовать временные диаграммы, иллюстрирующие работу этого триггера. 5. Определить способ преобразования D-триггера с динамическим управлением в Т-триггер. Результат представить в виде логической структуры Т-триггера. 6. Составить таблицу состояний сформированного Т-триггера и нарисовать временные диаграммы, иллюстрирующие его работу.

4. Описание лабораторного стенда Лабораторная работа выполняется на универсальном стенде по основам автоматики и электронно-вычислительной техники. При выполнении работы используются сменные технологические карты II-1, II-2, II-4, II-7 с изображением функциональных схем исследуемых устройств. Сменные карты накладываются на переднюю панель основного блока стенда. На этой панели установлены тумблеры SA1-SA5 и кнопки SB1-SB2 ввода информации и задания режимов работы исследуемых устройств. С помощью кнопки SB1 формируется крутой перепад логических уровней, необходимый для исследования триггеров и других устройств с динамическим управлением: при нажатии SB1 формируется сигнал логического 0, а при отсутствии - логической 1. Информация о состояниях входов и выходов индицируется на светодиодах HL1-HL9.

5. Лабораторное задание 1. Используя карту II-1, исследовать асинхронный RS-триггер. По результатам исследования составить таблицу состояний. Определить вид элементов ИЛИ-НЕ, И-НЕ, на которых выполнен данный триггер .

21

2. Используя карту II-2, исследовать асинхронный RS-триггер. По результатам исследования составить таблицу состояний и определить вид элементов, входящих в состав триггера. 3. Используя карту II-4, исследовать D-триггер с динамическим управлением. Составить экспериментальную таблицу состояний. 4. С помощью карты II-7 провести исследование Т-триггера, сформированного на основе D-триггера с динамическим управлением. Для формирования Т-триггера соединить при участии преподавателя на сменной плате стенда перемычкой соответствующие входы и выходы D-триггера.

6.Содержание отчета 1. Результаты выполнения домашнего задания. 2. Экспериментальные таблицы состояний исследованных триггеров. 3. Сравнительный анализ теоретических и экспериментальных таблиц состояний.

7.Контрольные вопросы 1. Различия триггерных ячеек на элементах ИЛИ-НЕ и И-НЕ. 2. Назначение R-, S-, D-, C-, T-входов триггеров. 3. Синхронные и асинхронные триггеры. 4. Принцип работы D-триггера со статическим управлением. 5. Принцип работы D-триггера с динамическим управлением. 6. Принцип формирования Т-триггеров на основе триггеров других типов. Принцип работы Т-триггера. 7. Уравнение RS-, D- и Т-триггеров.

Лабораторная работа № 4Исследование цифровых регистров

1. Цель работы

Изучение принципов построения и работы параллельных и последовательных регистров на отдельных D-триггерах и универсального 4-разрядного регистра сдвига на микросхеме 155ИР1.

2. Краткие теоретические сведения

Регистр - это функциональный узел накапливающего типа, предназначенный для приема, хранения и осуществления простых преобразований над двоичными числами. Число разрядов в регистре называют его длинной. В N-разрядном регистре может быть написано 2N различных комбинаций двоичного числа. Структурно N-разрядный регистр состоит из N триггеров и комбинационной схемы (КС) [3], обеспечивающей выполнение регистром соответствующих операций (рис.19). Входы Y1,Y2,…,Ym являются управляющими и определяют выполняемую регистром операцию; Xi и Zi –информационные входы и выходы; A,B и C- информационные и тактирующие входы триггеров соответственно. В качестве ячеек памяти могут использоваться RS-, JK-, D- и Т-триггеры.

22

Рис.19. Структурная схема регистра

В зависимости от функционального назначения регистры подразделяются на накопительные (регистры памяти) и сдвигающие. В свою очередь, сдвигающие регистры по способу ввода-вывода информации делятся на параллельные, последовательные и универсальные (параллельно-последовательные и последовательно-параллельные), а по направлению передачи информации – на однонаправленные и реверсивные. Регистры памяти – простейший вид регистров. Их назначение – хранить двоичную информацию небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа (КС практически отсутствует). Ввод и вывод информации производится практически одновременно во всех разрядах параллельным кодом. Ввод обеспечивается тактовым командным импульсом, с приходом которого происходит обновление записанной информации. На рис.20 представлена схема 2-разрядного регистра памяти на двух D-триггерах.

Рис.20. Двухразрядный регистр памяти на D-триггерах Значительно большую область применения находят сдвигающие регистры. Сущность операции сдвига состоит в перезаписи содержимого триггера каждого разряда в соседний с приходом тактового импульса. Порядок следования нулей и единиц хранимого числа при этом не меняется. Регистры сдвига могут осуществлять преобразование последовательного кода в параллельный и наоборот, служить в качестве цифровых элементов задержки. На рис.21 приведена схема 2-разрядного регистра сдвига с последовательным вводом. В этом регистре

Рис.21. Двухразрядный сдвигающий регистр с последовательным вводом

23

каждый тактовый импульс сдвигает бит из младшего разряда в старший (сдвиг влево). Работу приведенной схемы можно описать уравнениями:

Q1n+1 = Dn ; Q2n+1 = Q1n ,где n-номер такта.

Универсальный регистр сдвига К155ИР1 В качестве более сложного регистра рассмотрим четырехразрядный универсальный регистр, выполненный на интегральной микросхеме К155ИР1. Этот регистр может выполнять следующие операции: ввод информации параллельным кодом, ввод информации последовательным кодом, сдвиг вправо (в сторону младших разрядов). На рис.22 представлены функциональная схема регистра К155ИР1 и его условное изображение. Микросхема содержит в одном корпусе 15 логических элементов. Работа регистра в режиме параллельной записи. В этом режиме на вход V2 подается потенциал логической 1. Уровень логического нуля, снимаемый с элемента DD6,блокирует верхние по рисунку конъюнкторы И элементов DD1…DD4, а логическая 1, формируемая элементом DD5, подготавливает нижние схемы И тех же элементов. При единичном потенциале на входе C2 на выходе элемента DD15 формируется нулевой сигнал, поступающий на RS-входы синхронных триггеров с прямым динамическим управлением . При поступлении тактового импульса низкого уровня на вход С2 на выходе элемента DD15 появляется логическая 1, что и приводит к переключению всех триггеров. В них будет записана информация, поданная на входы D1 - D4. Работа регистра в режиме последовательного ввода. В этом режиме на вход V2 подается нулевой потенциал. Единичный потенциал, снимаемый с выхода элемента DD6, поступая на верхние схемы И элементов DD1…DD4, подготавливает их к открытию. В то же время сигнал логического 0, подаваемый с элемента DD5 на нижние схема И тех же элементов, блокирует их работу. Нулевой потенциал со входа V2 блокирует верхнюю схему И элемента DD15. Таким образом, выход каждого триггера (кроме последнего – 14-го) оказывается связанным со входом соседнего триггера старшего разряда. Вход первого триггера DD11 подключается ко входу V1. Тактовые импульсы нулевого уровня подаются на вход C1. До поступления этих импульсов на входе C1 имеется постоянный положительный потенциал, который вместе с сигналом 1 с выхода элемента DD6 через нижнюю схему И создает на выходе элемента DD15нулевой потенциал, подаваемый на все С-входы триггеров. При подаче тактового импульса нулевого потенциала на вход С1 на выходе элемента DD15 образуется сигнал логической единицы. Переход сигнала на С-входах триггеров от 0 к 1 обеспечивает перезапись информации со входа V1 в триггер DD11, с выхода триггера DD11 в триггер DD12 и т.д., т.е. происходит сдвиг информации в регистре на один разряд влево. Таким образом, последовательно за 4 такта можно обновить состояние всего регистра. Функциональное назначение входов регистра сдвига К155ИР1 представлено в табл.6.

Таблица 6

Вход Функциональное назначение

С1С2V1V2

D1-D4

Тактовый вход режима последовательной записи со сдвигомТактовый вход режима параллельной записиВход последовательной записиУстановка режима работы: V2=0 – последовательная запись со сдвигом; V2=1 – режим параллельной записиВходы параллельной записи

24

Рис.22. Функциональная схема универсального регистра сдвига К155ИР1 и его условное изображение

3.Домашнее задание 1. Ознакомиться с принципами работы регистров памяти и сдвигающих регистров, выполненных на D-триггерах. 2. Изучить принцип работы универсального регистра сдвига на интегральной микросхеме К155ИР1.

4.Описание лабораторного стенда Лабораторная работа выполняется на универсальном стенде по основам автоматики и электронно-вычислительной техники. При выполнении работы используются карты II-5, II-6, III-1 с изображением функциональных схем исследуемых устройств. Смешанные карты накладываются на переднюю панель основного блока стенда. На этой панели установлены тумблеры SA1-SA5 и кнопки SB1-SB2 ввода информации и задания режимов работы

25

исследуемых устройств. С помощью кнопки SB1 формируется крутой перепад логических уровней, необходимый для исследования устройств с динамическим управлением: при нажатии SB1 формируется сигнал логического 0, а при отпускании – логическая 1. Информация о состояниях входов и выходов индицируется на светодиодах HL1-HL9: логическая 1 – светодиод светится, логический 0 – не светится.

5.Лабораторное задание 1. Используя карту II-5, исследовать 2-разрядный регистр памяти на D-триггерах (рис.20). Переключатель SA5 должен находиться в нижнем положении. По результатам исследования составить таблицу состояний:

tn tn+1

Q1n Q2n D1n D2n Q1n+1 Q2n+1

2. С использованием карты II-6 исследовать 2-разрядный сдвигающий регистр на D-триггерах (рис.21). Переключатель SA5-в верхнем положении. Составить таблицу состояний:

tn tn+1

Q1n Q2n Dn Q1n+1 Q2n+1

3. С помощью карты III-1 провести исследование универсального регистра сдвига на интегральной микросхеме К155ИР1 (рис.22). Результаты исследования представить в виде таблицы:

Режим параллельной записи – V2=1

tn tn+1

D1n D2n D3n D4n Q1n+1 Q2n+1 Q3n+1 Q4n+1

Режим последовательной записи со сдвигом - V2=0

tn tn+1

V1n Q1n Q2n Q3n Q4n Q1n+1 Q2n+1 Q3n+1 Q4n+1

6. Содержание отчета1. Экспериментальные таблицы состояний исследованных ресурсов.2. Функциональные схемы исследуемых устройств.

7.Контрольные вопросы1. Расскажите об основных операциях, выполняемых регистрами.2. Объясните роль триггеров и КС в структуре регистра.3. Сдвигающие регистры. Принципы работы. Назначение.4. Функциональная схема регистра К155ИР1.5. Организация сдвига информации вправо в регистре К155ИР1.6. Объясните работу регистров по таблицам состояний.

26

Лабораторная работа № 5Исследование цифровых счетчиков

в статическом режиме

1. Цель работы

Ознакомиться с принципом построения и функционированием цифровых двоичных счетчиков.2. Краткие теоретические сведения

Счетчиком называют устройство, выходные сигналы которого в определенном коде отображают число импульсов, поступивших на счетный вход. Счетчики строятся на основе Т-триггеров, считающих до двух. Устройство, образованное цепочкой из Т-триггеров, сможет подсчитать в двоичном коде 2m импульсов. Каждый из триггеров такой цепи называют разрядом счетчика. Число триггеров m определяют количество разрядов двоичного числа, которое может быть записано в счетчик, а число 2m называют коэффициентом счета Ксч . Нулевое состояние всех триггеров принимается за нулевое состояние счетчика в целом. Остальные состояния нумеруются по числу поступивших входных импульсов. Если число входных импульсов Nвх превысит коэффициент счета Ксч , то происходит переполнение счетчика и он возвращается в нулевое состояние, а затем повторят цикл работы. Таким образом коэффициент счет характеризует число импульсов, необходимое для выполнения одного цикла. Количество входных импульсов и состояние счета взаимно определены только для первого цикла. В общем случае число М, записано в счетчик, и количество входных импульсов Nвх

связаны соотношениемM=Nвх - i * Kсч (i=0,1,2…n)

После каждого цикла, в момент переполнения на выходе последнего триггера возникает перепад напряжения. В ряде серийно выпускаемых счетчиков предусмотрены специальные выходы, информирующие как о переполнении (при суммировании входных импульсов) счетчиков. Это свойство (переполнение) используется для создания делителей числа входных импульсов. Если сигналы на входе следуют с частотой fвх, то на выходе счетчика частота следования определяется как fвых= fвх/Ксч. В этом случае коэффициент счета определяют как коэффициент деления Кдел и y счетчика используется или выходной сигнал последнего триггера, или специальный выход переполнения. При использовании в режиме деления других выходов счетчика коэффициент счета не будет равен коэффициенту деления. При анализе работы счетчика в режиме деления промежуточные состояния остальных счетных триггеров, выходы которых задействованы, не учитываются. Основным эксплуатационными характеристиками счетчика являются его коэффициент счета и быстродействие. Быстродействие оценивается двумя характеристиками: максимальной частотой входного сигнала fмах и временем установления ty. Под максимальной частотой счета входного сигнала понимают ту наивысшую частоту, при которой не возникают сбой в работе устройства. Время установления tуст равно времени между моментом поступления входного сигнала и переходом счетчика в новое устойчивое состояние. Временные свойства счетчиков зависят от временных характеристик триггеров и способа соединения их между собой.

Классификация счетчиков Цифровые счетчики классифицируют следующим образом: а) по коэффициенту счета – на двоичные, двоично-десятичные, с переменным коэффициентом деления;б) по направлению счета - на суммирующие, вычитающие, реверсивные;

в) по способу организации внутренних связей – с последовательным переносом, с параллельным переносом, кольцевые, с комбинированным переносом.

27

Классификационные признаки независимы и могут встречаться в разных сочетаниях. Суммирующий счетчик может быть выполнен как с последовательным переносом, так и с параллельным переносом и может быть как с двоичным, так и с десятичным коэффициентом счета. Число, записанное в двоичный счетчик (то есть счетчик с коэффициентом счета Ксч=2m), если известны номера триггеров и состояния их выходов, можно определить по следующему соотношению:

,

где m – номер триггера; 2i - вес i-ого разряда; Qi – состояние i-ого триггера,

принимающее значение 0 или 1. Введение дополнительных логических связей двоичные счетчики могут быть обращены в недвоичные, для которых Ксч=2m . В суммирующем счетчике каждый входной сигнал увеличивает число на единицу. В вычитающем наоборот – состояние счетчика с приходом входного импульса на единицу уменьшается. Реверсивный счетчик может работать как в качестве суммирующего, так и вычитающего. Эти счетчики имеют дополнительные входы для задания направления счета. Счетчики с последовательным переносом представляют собой цепочку триггеров, в которой входной импульс поступает на вход первого триггера, а сигнал переноса передается последовательно от одного разряда к другому. В этих счетчиках используются асинхронные Т-триггеры с прямым или инверсным управлением. Схема построения такого счетчика приведена на рис.23.

Рис.23. Счетчик с последовательным переносом

Главное достоинство счетчиков с последовательным переносом – это простота построения. Недостаток – низкое быстродействие, так как сигнал в них распространяется последовательно от ячейки к ячейке. Второй недостаток обусловлен тем, что из-за накопления временных сдвигов на выходах счетчиков появляются кратковременные ложные импульсы, особенно заметные на высоких частотах. Счетчики с параллельным переносом состоят из синхронных триггеров. Счетные импульсы подаются одновременно на все тактовые входы, а каждый из триггеров цепочки служит по отношению к последующим только источником информационных сигналов. Переключение всех триггеров счетчика происходит синхронно, а задержка переключения всего счетчика равна задержке одного триггера. Эти счетчики характеризуются более высокой помехоустойчивостью, так как в паузах между синхронизирующими импульсами триггеры блокированы. Счетчик с переменным коэффициентом деления может быть выполнен на базе любого счетчика, к выходам которого подключен логический дешифратор, нагруженный, в свою очередь, на вход R (обнуление) счетчика. Так, например, чтобы счетчик имел

28

коэффициент счета Ксч=10, необходимо выходы Q2 и Q4 подключить ко входам логического элемента 2И-НЕ, выход которого соединяется со входом R счетчика.

3.Домашнее задание 1. Изучите структуру построения и функциональные возможности цифровых интегральных микросхем типа 155ИЕ2, 155ИЕ4, 155ИЕ5, 561ИЕ14. Основные технические характеристики этих устройств приведены в [2], [3]. Чему равен коэффициент счета этих устройств? Чем отличается принцип работы счетчика типа 561ИЕ14 от счетчиков 155-й серии? 2. На базе счетных триггеров разработайте структуру счетчика (синхронного и асинхронного) с коэффициентом деления Кдел=12.

4. Описание лабораторного стендаЛабораторная работа выполняется на типовом универсальном стенде ОАВТ. Для работы используются карты V-1, V-2, V-3. Тумблер SA5 управляет направлением счета. В нижнем положении (формируется логический 0) счетчик работает как вычитающий, в верхнем (формируется логическая 1) – как суммирующий. Кнопка SB3 служит для обнуления состояния счетчика, кнопка SB1 предназначена для формирования входных импульсов, кнопка SB2 служит для предварительной записи числа в счетчик. Светодиоды HL1-HL4 предназначены для отображения состояния счетчика, причем HL1 – старший разряд счетчика. Примечание. При работе с дешифратором D2 необходимо задействовать вход X1 в обязательном порядке.

5. Лабораторное задание

I. Исследование суммирующего и вычитающего счетчиков

1. Установите карту V-2. 2. Установите тумблер SA5 в верхнее положение, нажмите кнопку SB3. 3. Нажмите кнопку SB1, убедитесь в изменении состояния счетчика. Определите коэффициент счета Ксч и коэффициент деления Кдел счетчика. Составьте таблицу состояний счетчика. 4.Переключите тумблер в нижнее положение. 5.Обнулите счетчик. 6.Составьте таблицу состояний счетчика. Объясните результаты эксперимента.

II. Исследование счетчиков с переменным коэффициентом счета

1. Установите карту V-1. 2. Тумблер SA5 переведите в верхнее положение. 3. Выключите питание стенда. 4. Соберите счетчик с коэффициентом счета Ксч=3. 5. Выключите питание и убедитесь в правильности работы устройства. Продемонстрируйте работу счетчика преподавателю. 6. Повторите пункты 2,3,4 для коэффициентов счета Ксч=5, Ксч=12.

III. Исследование счетчиков в режиме переполнения

1. Установите карту V-3. 2. Тумблер SA5 переведите в верхнее положение; счетчик установите в нулевое состояние.

29

3. Нажимая кнопку SB1, убедитесь с помощью светодиодов индикатора в правильности работы схемы. 4. Наберите с помощью тумблеров SA1-SA4 любое число. Нажав кнопку SB2, занесите его в счетчик. 5. Подавая на вход устройства счетные импульсы, определите, сколько импульсов потребовалось подать до момента переполнения счетчика. 6. Проведите несколько испытаний с разными числами, заносимыми предварительно в счетчик. Результаты запишите.

7. Переведите счетчик в режим вычитания. Введите начальное состояние счетчика. Сколько импульсов необходимо падать на его вход, чтобы счетчик установился в нуль? Сколько импульсов следует подать на счетный вход, чтобы выработался выходной сигнал”<”? Проведите несколько измерений для различных чисел, предварительно записываемых в счетчик. 8. Постройте временную диаграмму переключения счетчика.

6.Содержание отчета 1. Структурная схема счетчика с переменным коэффициентом деления. 2. Структурная схема счетчика К155ИЕ7 и функциональное назначение его входных/выходных выводов. 3. Результаты испытаний в виде числовых таблиц и таблиц истинности. 4. Временная диаграмма работы счетчика К155ИЕ7 с учетом того, что стендовый модуль выработки импульса счета F осуществляет инверсию входного сигнала, поступающего с кнопки SB1.

7.Контрольные вопросы

1. Приведите классификационные признаки счетчиков. Каким счетчиком является элемент К155ИЕ7 по этой классификации? 2. Дайте определение коэффициентов счета Ксч. Как он связан с числом входных импульсов? 3. Какими техническими параметрами характеризуются счетчики? 4. Приведите схему понижения частоты входной последовательности импульсов в 10, 15, 12, 16 раз на базе счетчика К155ИЕ7. 5. По заданию преподавателя реализуйте временную диаграмму последовательности управляющих сигналов с использованием счетчиков, триггеров и логических элементов.

Лабораторная работа № 6Исследование четырехразрядного двоичного

сумматора

1. Цель работыИзучение принципов построения и функционирования двоичных сумматоров.

2. Краткие теоретические сведенияАппаратная реализация двоичных сумматоров

Сумматором называют электронный узел, в котором выполняется операция сложения двух чисел. Цифровые сумматоры производят сложение чисел, представленных двоичным позиционным кодом. При суммировании происходит сложение значений двух чисел в i-м

30

разряда. В результате формируется значение суммы в i-м разряде и может возникнуть перенос в старший (i+1)-й разряд. Сумматоры могут быть параллельными и последовательными. В параллельных сумматорах все N разрядов обоих чисел одновременно подаются на входы одноразрядных суммирующих схем. Возникающие переносы передаются в старшие разряды. После окончания переходных процессов с выходов суммирующих схем результат записывается в N-разрядный регистр результата. В последовательных сумматорах имеется одноразрядная суммирующая схема, на вход которой последовательно, разряд за разрядом подаются значения первого и второго слагаемых. Результат заносится в регистр сдвига, где осуществляется сдвиг данных с приходом каждого нового значения суммы. Такая схема построения сумматора требует дополнительного триггера для хранения сигнала переноса. Последовательные сумматоры характеризуются малым аппаратурным затратами и низким быстродействием. В современных устройствах обработки данных используют параллельные сумматоры. Рассмотрим таблицу состояний и схему построения одноразрядного сумматора. В табл.7 использованы следующие обозначения: х, у – значения разрядов суммируемых чисел, р i-1 – перенос из младшего разряда, pi – перенос в старший разряд, S- сумма, результат сложения в данном разряде в двоичном коде, S10 – сумма в десятичном коде.

Таблица 7

N X Y pi-1 pi S S10

1 0 0 0 0 0 0

2 0 0 1 0 1 1

3 0 1 0 0 1 1

4 0 1 1 1 0 2

5 1 0 0 0 1 1

6 1 0 1 1 0 2

7 1 1 0 1 0 2

8 1 1 1 1 1 3

Для булевой функции Рi(x,y,pi-1) определим из табл.7 ее булево выражение. Для этого выберем те состояния функции, где она принимает значения логической единицы. Тогда получим

(1)

Соотношение (1) записано в дизъюнктивной нормальной форме (ДНФ). Это соотношение можно упростить (уменьшить число логических операций). Используя тождества булевой алгебры и объединяя каждое из трех первых слагаемых с четвертым, получаем тупиковое выражения для функции переноса Pi

.Функция переноса Рi может быть реализована с помощью функции И, ИЛИ. Схема ее реализации приведена на рис.24. Функцию суммы S можно реализовать аналогичным

31

Рис.24. Реализация функции переноса на логических элементах

образом. Однако значительно меньших аппаратных затрат позволяет достигнуть каскадный метод реализации, при котором одна или несколько уже полученных функций используются для формирования последующих функций и входят в ее математическое описание в качестве аргументов. Для формирования функции S введем функцию переноса pi в качестве аргумента. Тогда получим из табл.7 следующее булево выражение для функции суммы S:

Полученная функция является не полностью определенной. Для поиска ее тупиковой дизъюнктивной нормальной формы записи удобно использовать таблицы Вейча. Опустив доказательство, запишем результат преобразования:

.

Реализация полученной переключательной функции на логических элементах приведена на рис.25. Объединение схем, приведенных на рис.24 и 25, позволяет построить одноразрядный сумматор. В технике обработки сигналов используют многоразрядные сумматоры, состав-

Рис.25. Схема сумматора на логических элементах

ленные из N одноразрядных схем, каждая из которых в интегральной схемотехнике реализуется по рассмотренной схеме. В многоразрядных сумматорах возникает проблема быстродействия устройства, связанная с тем, что перенос в старший разряд, распростроняясь последовательно от разряда к разряду, требует дополнительной задержки для времени готовности результата. Ситуация ухудшается

32

при работе устройства с данными, представленными в обратном коде. В этом случае сумматор закольцовывается и перенос дважды последовательно пробегает от младших разрядов к старший, что ухудшает временные характеристики устройства. Для ускорения работы используют специальные схемы, формирующие групповой перенос. Схемы формирования группового переноса для четырех разрядов выпускаются промышленностью в виде отдельных микросхем. При их использовании многоразрядный сумматор строится как устройство, состоящее из нескольких 4-разрядных сумматоров, для каждого из которых отдельно формируется перенос. На рис.26, а приведено условное обозначение четырехразрядного сумматора, а на рис.26 –организация многоразрядного сумматора с ускоренным переносом.

а б

Рис.26. Многоразрядный сумматор с ускоренным переносом.

На сумматоре производят операции сложения и вычитания. При реализации операции вычитания числа представляют в дополнительном или обратном коде. В данной лабораторной работе исследуется четырехразрядный двоичный сумматор типа 155ИМ3 в статическом режиме. Он серийно выпускается отечественной электронной промышленностью и широко используется в системах обработки цифровых данных.

Сложение и вычитание целых двоичных чисел Одно и то же суммирующее устройство может быть использовано для реализации операции сложения и вычитания при условии использования инверсных (обратного или дополнительного) кодов числа. В таких устройствах предусматривают двоичный перенос из старшего разряда в знаковый. Перед операцией сложения отрицательное число должно быть перекодировано в дополнительный или обратный код. Отметим, что знаковый разряд положительных чисел кодируется цифрой “0” , а отрицательных - “1”. Положительные числа представляются в прямом коде. Прямой код числа представляется абсолютным значением числа и кодом знака. Для целого n – разрядного двоичного числа x связь между числом x и его изображением в прямом коде имеет вид:

х, если ≥0,[x]пр = 2n + , если х<0 .Например, число х1=0,0110 в прямом коде будет иметь вид [x1]пр=0,0110, а число х2=-0,1011 будет представлено [x2]пр=1,1011. Следует помнить, что прямой код не обеспечивает вычитание чисел сложением их кодов.

33

Дополнительный код целого отрицательного n- разрядного числа удобно определить в следующей форме:

т.е. при переводе в дополнительный код отрицательного числа в знаковый разряд следует записать единицу, а в цифровых разрядах выполнить инверсию и затем добавить единицу к младшему разряду. Дополнительный код числа х =-1010 будет иметь вид [x]Д=1,0110. Обратное преобразование числа из дополнительного кода в прямой осуществляется по тому же правилу. Обратный код отрицательного целого n- разрядного числа определяется из равенства

Достоинство дополнительного и обратного кодов состоит в том, что при выполнении арифметических операции сложения и вычитания цифра знакового разряда и значащая часть числа рассматриваются как единое число. Такой подход позволяет при обработке данных на вычислительных устройствах обращаться со знаковым разрядом так же, как с разрядами цифровой части. При выполнении операции алгебраического сложения отрицательное число или положительное вычитаемое должны быть переведены в один из инверсных кодов. При представлении чисел обратным кодом выход знакового разряда следует подключить ко входу переноса младшего разряда сумматора. Если числа представлены дополнительным кодом, то устройство не требует этой связи. Результат суммирования будет справедлив до тех пор, пока не будет переполнения разрядной сетки сумматора из-за слишком больших значений входных чисел.

Пример. Определите разность двух чисел х и у. х = 1001, [x]Д=0,1001 , [x]Д = 0 , 1 0 0 1

+ у = -0011, [у]Д=0,1101 , = 0 , 0 0 1 1 -----------------------------

z = 0 , 1 1 0 0

3. Домашнее задание 1. Приведите схему одноразрядного сумматора на логических элементах И-НЕ, ИЛИ-НЕ. Можно ли реализовать сумматор на мультиплексоре? 2. Изучите принципы алгебраического сложения в вычислительной технике. Найдите сумму следующих чисел, выполнив операцию сложения в двоичном коде: а1=3, b1=5; а2=3, b2= -5; а3= -4, b3= -6; а4= -2, b4=4.

4.Описание лабораторного стенда В состав макета входят четырехразрядный сумматор типа 155ИМ3, сдвигающий регистр 155ИР1, дешифратор индикатора, а также управляющие тумблеры и кнопки. Тумблеры SA1 – SA4 позволяет задавать число, поступающее на вход регистра и сумматора в параллельном коде, причем тумблер SA4 – старший разряд числа, а тумблер SA1 – младший. Тумблер SA5 позволяет выбрать режим записи в регистр. Если SA5 установлен в верхнее положение (формируется уровень логической единицы), то число в регистр записывается в параллельном коде с тумблеров SA1 – SA4 при нажатии кнопки SB1. При установке тумблера SA5 в нижнее положение запись в регистр происходит по входу D поразрядно с нажатием кнопки SB1. Входная информация по входу D создается с помощью кнопки SB2. Нажатому положению этой кнопки соответствует уровень логического нуля. Кнопка SB3 формирует сигнал переноса в младший разряд сумматора. При нажатом состоянии сигнал переноса pi-1=1 .

34

Индикатор HG1 отображает информацию в шестнадцатеричном коде (Н-коде). Перенос в старший разряд отображается с помощью светодиода HB1.

5. Лабораторное задание

I. Подготовка стенда к работе1. Установите в разъем макета плату N3, карту III-3 “Сумматор”.2. Включите тумблер “Сеть”.3. Установите тумблеры SA1 – SA4 в нижнее положение, что соответствует ровно

логического нуля, тумблер SA5 – в верхнее положение. В этом случае светодиоды индикатора не должны светиться и на индикаторе HG1 индицируется 0. Если это не так, нажмите кнопку SB1.

II. Исследование одноразрядного сумматора.1. Переведите тумблер SA1 в верхнее положение. Запишите результат суммы, который

высвечивается на индикаторе HG1.2. Запишите в регистр число 0001, нажав кнопку SB1. Чему равен результат? Какое

значение имеют “сумма” и “перенос” в одноразрядном сумматоре.3. Нажмите кнопку SB3. Почему результат суммы изменился? Чему равен “перенос” и

“сумма” в исследуемом сумматоре.4. Переведите тумблер SA1 в нижнее положение. Запишите результат сложения.

Определите состояния выходов сумматора при полученном результате. Повторите действия пункта 3.

5. Составьте таблицу состояний одноразрядного сумматора, в которой укажите результаты операций сложения в двоичном и десятичном коде.

III. Исследование четырехразрядного сумматора. 1. Установите регистр данных в нулевое состояние. 2. Изменяя данные операнда сумматора по входу A с помощью тумблеров SA1 – SA4, убедитесь в правильности суммирования и представления двоичных кодов по индикатору HG1. 3. Установите тумблеры SA1 – SA5 в нижнее положение. Кнопками SB1 и SB2 введите в регистр два различных числа. Изменяя значения переноса (кнопка SB3), проведите несколько сложений и запишите результаты. 4. Задавая значения операндов A и B, как указано в табл.8, определите результаты сложений в H-коде с помощью стенда.

Примечание. При работе с отрицательными числами следует полагать знаковым старший разряд сумматора.

Таблица 8

А 2 8 1 4 7 5 10 10 7 15 3 -2 -2 6

В 2 15 8 -4 -3 -7 10 10 7 15 8 -2 -2 15

pi-1 0 0 0 0 0 0 1 0 1 0 0 0 1 1

S10 4 23

35

SH 4 17

Pi 0 1

6.Содержание отчета 1. Результаты домашнего задания. 2. Структурная схема одноразрядного сумматора, логические функции, описывающие его работу. 3. Таблица состояний одноразрядного сумматора. 4. Результаты испытаний четырехразрядного сумматора, представленные в идее таблицы.

7. Контрольные вопросы 1. Как получить логические функции, описывающие работу одноразрядного сумматора. 2. Каким образом строятся многоразрядные сумматоры. 3. Что такое инверсный код числа? Как формируются инверсные коды? 4. Как выполняется операция вычитания в вычислительной технике? 5. Приведите несколько примеров выполнения операции сложения и вычитания двоичных чисел.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Скаржепа В.А.; Луценко А.И. Электроника и микросхемотехника Ч.1.К.:Высш.школа. 1989. 440 с.

2. Якубовский С.В. и др. Цифровые интегральные микросхемы. М.:Радио и связь. 1990. 496 с. 3. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. Л.: Энергоатомиздат. Ленингр. Отделение, 1986, 280 с. 4. Электроника и микросхемотехника: Лабораторный практикум . В.А.Скаржепа, А.А.Новацкий, В.И.Сенько; Под общ. ред. А.А.Краснопрошиной. К.: Высшая школа. Головное издательство, 1989. 279 с. 5. Коршунов Ю.М. Математические основы кибернетики. Уч. Пособие. М.: Энергия, 1972. 376 с.

ОГЛАВЛЕНИЕ

Введение……………………………………………………………………………………1Лабораторная работа N1…………………………………………………………………..2Лабораторная работа N2………………………………………………………………….10Лабораторная работа N3………………………………………………………………….18Лабораторная работа N4………………………………………………………………….27Лабораторная работа N5………………………………………………………………….33Лабораторная работа N6………………………………………………………………….39

Цифровые интегральные микросхемы

36

Составитель Вираховский Николай ИвановичРедактор Р.К.МагнутоваКорректор Н.В.Егоршина

Подписано в печать 11.07.96. Формат бумаги 60 ×84 I/16.Бумага газетная. Печать офсетная. Усл. печ. л. 3,0.

Уч.-изд. л. 3,0. Тираж 50 экз. Заказ 603.Рязанская государственная радиотехническая академия.Участок оперативной полиграфии Облстатуправления.390013, Рязань, ул. Типанова, 4.

37