第 9 章 可编程逻辑器件

数字电子技术

第 9 章 可编程逻辑器件

范立南 代红艳 恩莉 刘明丹

中国水利水电出版社

第 9 章 可编程逻辑器件

第 9 章 可编程逻辑器件

可编程逻辑器件PLD

第 9 章 可编程逻辑器件

可编程逻辑器件 PLD

1. PLD 器件的发展概况

2. 可编程逻辑器件的特点

(1) 减少系统的硬件规模。 (2) 增强逻辑设计的灵活性。 (3) 缩短系统设计周期。 (4) 简化系统设计，提高系统速度。 (5) 降低系统成本。

第 9 章 可编程逻辑器件

PLD 的电路简介

1. 基本门电路的 PLD 表示法

A B C

01

0 11 0

B

CA

PLD 输入缓冲器

第 9 章 可编程逻辑器件

ABC

D

D

´«Í³±íʾ·¨

PLD±íʾ·¨

A B CÊäÈëÏî

»ýÏî

与门表示法

第 9 章 可编程逻辑器件

Ó²Á¬Ïß

¶Ï¿ªÁ¬½Ó

PLD 连接法

第 9 章 可编程逻辑器件

与门的省缺情况

A B

0 00 11 01 1

L1

L2

L3

L4

0 0 1 00 0 1 00 0 1 10 0 1 0

L 1

L 2

L 3

L4

A B

第 9 章 可编程逻辑器件

2. PROM 电路的 PLD 表示法 I

0I

1I

2 ¡°»ò¡±ÕóÁÐ(¿É±à³ÌµÄ)

O 0O 1O 2

¡°Ó롱ÕóÁÐ(¹Ì¶¨µÄ)

PR

OM

电路的P

LD

表示

法

第 9 章 可编程逻辑器件

3. FPLA 电路的 PLD 表示 I

0I

1I

2 ¡°»ò¡±ÕóÁÐ(¿É±à³ÌµÄ)

O0

O1

O2

¡°Ó롱ÕóÁÐ(¿É±à³ÌµÄ)

FPLA 电路的 PLD 表示法

第 9 章 可编程逻辑器件

例 试用 FPLA 实现例 1 要求的四位二进制码转换为格雷码的转换电路。

解 用卡诺图对表 进行化简，如图 所示，则得

0

__

101

__

0

1

__

212

__

1

2

__

323

__

2

33

BBBBG

BBBBG

BBBBG

BG

第 9 章 可编程逻辑器件

式中共有 7 个乘积项，它们是

016015

124123

23223130

BBPBBP

BBPBBP

BBPBBPBP

用这些乘积项表示式，可得

650

431

212

03

PPG

PPG

PPG

PG

第 9 章 可编程逻辑器件

00 01 11 10

00

01

11

10 101198

12 13 1415

G 3

B 1 B 0

B 3 B 2

B 3

5

00 01 11 10

00

01

11

10 101198

4 5 67

G 2

B 1 B 0

B 3 B 2

B 3 B 2

B 3 B 2

00 01

00

01

11

10

1312

4 5

B 1 B 0

B 3 B 2

5

00 01 11 10

00

01

11

10 10

14

9

13

1

5 6

2

G 0

B 1 B 0

B 3 B 2

B 1 B 0

B 1 B 01011

23

11 10

B 2 B 1

B 2 B 1

G1

化简的卡诺

图

第 9 章 可编程逻辑器件

B 0

B 0

B 1

B 1

B 2

B 2

B3

B3

G 0

G1

G2

G3

P 0 P 1 P 2 P 3 P 4 P 5 P 6

FPLA 的阵列图

第 9 章 可编程逻辑器件

4. PAL 电路 I0

I1

I2 ¡°»ò¡±ÕóÁÐ(¹Ì¶¨

µÄ)

O 0O 1O 2

¡°Ó롱ÕóÁÐ(¿É±à³ÌµÄ)

PA

L

的基本结

构

第 9 章 可编程逻辑器件

I

O

ÊäÈëÐÐ

(a )

I

ÊäÈë¡¢·´À¡¼°I/O

(b ) I/O

I

ÊäÈë¡¢·´À¡¼°I/O

(c )

ʱÖÓ

D Q

Q

EN

Q

I

ÊäÈë¡¢·´À¡¼°I/O

(d )

ʱÖÓ

D Q

Q

EN

Q

FP2

P 1

PAL 的四种输出结构 (a) 专用输出结构； (b) 可编程 I/O 结构； (c) 寄存器输出结构； (d) 异或型输出结构

第 9 章 可编程逻辑器件

5. GAL 电路

(1) GAL 的基本结构。

① 8 个输入缓冲器和 8 个输出反馈 / 输入缓冲器。

② 8 个输出逻辑宏单元 OLMC 和 8 个三态缓冲器， 每个 OLMC 对应 1 个 I/O 引脚。

③ 由 8×8 个与门构成的与阵列，共形成 64 个乘积项，每个与门有 32 个输入项， 由 8 个输入的原变量、反变量 (1

6) 和 8 个反馈信号的原变量、反变量 (16) 组成，故可编程与阵列共有 32×8×8=2048 个可编程单元。

④ 系统时钟 CK 和三态输出选通信号 OE 的输入缓冲器。

第 9 章 可编程逻辑器件

OLMC(19)

00

1

2

8 16 24 31 CK

19

OLMC(18)

8

3

18

OLMC(17)

16

4

17

OLMC(16)

24

5

16

OLMC(15)

32

6

15

OLMC(14)

40

7

14

OLMC(13)

48

8

13

OLMC(12)

56

9

12

63

11OE

(a )

123456789

10

20191817161514131211

GAL16V8

(b )

U CC

GND

GAL16V8 逻辑图 (a) 逻辑图； (b) 引脚图

第 9 章 可编程逻辑器件

PT

MUX1

0

G 1AC 0

AC 1 (n )

TS

MUX00

01

10

11

UCC

0MU

X1

0

I/O( n )

Q

QD

F

M

U

X

10

11

01

00

AC 0 *

AC 1 (n )AC 1 (m )*

XOR( n )

·´À¡

À´×ÔÓëÂß¼ ÕóÁÐ

CLK OE

À´×ÔÁÚ¼¶Êä³ö(m )

CLK OE

G 2

OLMC 的内部结构

(2)

第 9 章 可编程逻辑器件

② 结构控制字。

32λ³Ë»ýÏî½ûÖ¹

4λXOR( n )

1λSYN

8λAC1( n )

1λAC0

4λXOR( n )

32λ³Ë»ýÏî½ûÖ¹

12 ¡« 15(n )

12 ¡« 19(n )

16 ¡« 19(n )

PT63¡«PT32 PT31¡«PT082λ

GAL 的结构控制字

第 9 章 可编程逻辑器件

表 OLMC 工作模式的配置选择

第 9 章 可编程逻辑器件

CLK

NC

OLMC( n )OE

NC

ÖÁÁíÒ»¸öÁÚ¼¶

I/O( n )NC

À´×ÔÁÚ¼¶Êä³ö(m )NC

CLK OE

NC·´À¡

(a)

OLMC 5 种工作模式的等效电路

(a) 专用输入模式；

第 9 章 可编程逻辑器件

CLK

NC

OLMC( n )OE

NC

I/O( n )

NC

À´×ÔÁÚ¼¶Êä³ö(m )NC

CLK OE

NC·´À¡

UCC

XOR( n )

À´×ÔÓëÂß¼

ÕóÁÐ

OLMC 5 种工作模式的等效电路 (b) 专用输出模式；

第 9 章 可编程逻辑器件

CLK

NC

OLMC( n )OE

NC

I/O( n )

NC

À´×ÔÁÚ¼¶Êä³ö(m )NC

CLK OE

NC

·´À¡

(c )

XOR( n )

À´×ÔÓëÂß¼

ÕóÁÐ

OLMC 5 种工作模式的等效电路 (c) 反馈给输出模式；

第 9 章 可编程逻辑器件

CLK

OLMC( n )

OE

NC

I/O( n )

NC

À´×ÔÁÚ¼¶Êä³ö(m )

CLK OE

·´À¡

(d )

XOR( n )

À´×ÔÓëÂß¼

ÕóÁÐ

δÁ¬

±¾ºêµ¥Ôª

(ÖÁ¼Ä´æÆ÷Êä³öµ¥Ôª) (ÖÁ¼Ä´æÆ÷Êä³öµ¥Ôª)

OLMC 5 种工作模式的等效电路 (d) 时序电路中的组合模式；

第 9 章 可编程逻辑器件

CLKOLMC( n )

OE

I/O( n )

NC

À´×ÔÁÚ¼¶Êä³ö(m )

CLK OE

·´À¡

(e )

XOR( n )

À´×ÔÓëÂß¼

ÕóÁÐ

NC

DQ

OLMC 5 种工作模式的等效电路(e) 寄存器输出模式

第 9 章 可编程逻辑器件

(3) 行地址映射。 ÒÆλ¼Ä´æÆ÷

ÓëÕóÁÐ »òÕóÁÐ

µç×Ó±êÇ© µç×Ó±êÇ©

±£ÁôµØÖ·¿Õ¼ä

½á¹¹¿ØÖÆ×Ö

¼ÓÃܵ¥Ôª

±£Áô

ÕûÌå²Á³ý

82λ

63

62

61

60

33

59

¡«

32

31

0

ÐеØÖ·

SD O

SD I

S CLK

PT03132PT63

GAL16V8 地址映射图

第 9 章 可编程逻辑器件

6. 高密度可编程逻辑器件

通常将集成密度大于 1000 个等效门 / 片的 PLD

称为高密度可编程逻辑器件 (HDPLD), 它包括可擦

除可编程逻辑器件 EPLD 、复杂可编程逻辑器件 CP

LD 和现场可编程门阵列 FPGA 三种类型。

第 9 章 可编程逻辑器件

9.2.2 PLD 的开发

1. 可编程逻辑器件的设计过程 Éè¼Æ×¼±¸

Éè¼ÆÊäÈë

Éè¼Æ´¦Àí

Æ÷¼þ±à³Ì Æ÷¼þ²âÊÔ

ʱÐò·ÂÕæ

¹¦ÄÜ·ÂÕæ

PLD 设计流程

第 9 章 可编程逻辑器件

2. 在系统可编程技术和边界扫描技术

(1) 在系统可编程技术

ispLSI1032 ispGAL

22V10ispGDS

22

ispLSI2032

ispENSCLK

MODES

DI

S DO

ÎåÏßiSP±à³Ì½Ó¿Ú 多个 ispPLD 的 编程

第 9 章 可编程逻辑器件

(2) 边界扫描测试技术

边界扫描测试技术主要用来解决芯片的测试问题。

标准的边界扫描测试只需要四根信号线， 能够对电

路板上所有支持边界扫描的芯片内部逻辑和边界管脚进

行测试。应用边界扫描技术能增强芯片、电路板甚至系

统的可测试性。