ad8099: 超低歪み、超低電圧ノイズ 0.95 nv/√hz 高速...
TRANSCRIPT
超低歪み、超低電圧ノイズ0.95nV/√Hz高速オペアンプ
アナログ・デバイセズ株式会社本 社／東京都港区海岸1-16-1 電話03（5402）8200 〒105-6891
ニューピア竹芝サウスタワービル大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06（6350）6868（代）〒532-0003
新大阪MTビル2号
REV.A
AD8099特長超ロー・ノイズ：0.95nV/ 、2.6pA/超低歪み2次高調波RL＝1kΩ、G＝＋210MHzで－92dB 3次高調波RL＝1kΩ、G＝＋210MHzで－105dB
高速GB積：3.8GHz－3dB帯域幅：700MHz (G＝＋2)550MHz (G＝＋10)
スルーレート：475V/μs (G＝＋2)1350V/μs (G＝＋10)
新しいピン配置カスタム外部補償、ゲイン範囲－1、＋2～＋10電源電流：15mA最大オフセット電圧：0.5mV広い電源電圧範囲：5～12V
HzHz
アプリケーションプリアンプレシーバ計測機器フィルタIFアンプおよびベースバンド・アンプA/DドライバDACバッファ光電子機器
DISABLE 1
FEEDBACK 2
–IN 3
+IN 4
+VS8
VOUT7
CC6
–VS5
1FEEDBACK
2–IN
3+IN
–VS 4
DISABLE8
+VS7
VOUT6
CC5
接続図
図1. 8ピンCSP (CP-8) 図2. 8ピンSOIC-ED (RD-8)
接続図
概要AD8099は超ロー・ノイズ（0.95nV/ ）かつ超低歪み（－92dBc@10MHz）の電圧帰還型オペアンプで、ロー・ノイズと低歪みの組み合わせにより16および18ビットのシステムに最適です。AD8099は、高スルーレートで低ゲインでのフル・パワー帯域幅（FPBW）を広げる、極めて直線性の優れた新しいロー・ノイズ入力段を内蔵しています。アナログ・デバイセズ独自の次世代XFCBプロセスにより、比較的低消費電力であるにもかかわらず、高性能なアンプが可能になりました。
AD8099は外部補償機能を備えているので、ゲイン帯域幅積（GB積）を設定することができます。外部補償機能を使うと、帯域幅の犠牲を最小限にして、＋2～＋10のゲインが可能になります。また、AD8099は1350V/μsと極めて高いスルーレートを持っているため、帯域幅または歪みを犠牲にすることなく、ダイナミック・レンジ全体を使って設計できる柔軟性を提供します。AD8099は18ns以内に0.1%にセトリングし、オーバードライブから50ns以内に回復します。
AD8099は画期的な性能レベルで100Ωの負荷を、わずか15mAの電源電流で駆動します。広い電源電圧範囲（5～12V）、低いオフセット電圧（typ: 0.1mV）、広い帯域幅（G＝＋2で700MHz）、最大3.8GHzのGB積を持つAD8099は、さまざまなアプリケーションで動作するように設計されています。
Hz AD8099は3mm×3mmリード・フレーム・チップ・スケール・パッケージ（LFCSP）を採用し、高性能、高速アンプ向けにピン配置が特別に最適化されています。新しいパッケージとピン配置により、これまでアンプでは達成できなかった画期的な性能を実現しており、－40～＋125℃の拡張工業用温度範囲で動作します。
0.1 1.0 10.0–130
–40
–110
–100
–90
–80
–70
–60
–50
–120
G = +2VOUT = 2V p-pVS = ±5VRL = 1k
実線―2次高調波 破線―3次高調波
図3. 高調波歪みの周波数特性（SOIC）
周波数（MHz）
高調波歪み（dBc）
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。本紙記載の商標および登録商標は、各社の所有に属します。＊日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。©2004 Analog Devices, Inc. All rights reserved.
AD8099
2 REV.A
目次
仕様‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3
仕様（±5V電源）‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3
仕様（＋5V電源）‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 4
絶対最大定格‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5
最大消費電力‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5
ESDの注意 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5
代表的な性能特性‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6
動作原理 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 15
アプリケーション ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
AD8099の使い方 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
回路部品 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
推奨値 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 17
回路構成 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 17
外付け部品の値と性能 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 19
総合出力ノイズの計算と設計 ‥‥‥‥‥‥‥‥‥‥‥‥‥ 20
入力バイアス電流とDCオフセット ‥‥‥‥‥‥‥‥‥‥‥ 21
ピンと入力バイアス相殺機能 ‥‥‥‥‥‥‥‥‥ 21
16ビットADCドライバ ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 22
回路の注意事項 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
デザイン・ツールおよびテクニカル・サポート ‥‥‥‥‥ 24
外形寸法 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 25
オーダー・ガイド ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 26
DISABLE
改訂履歴
04年1月、データシートのREV.0からREV.Aへ改訂
変更 ページ
新しい図3を追加 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 1
仕様を変更‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3
新しい図22～34を追加‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8
新しい図51～55を追加 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 14
「動作原理」を変更‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
「回路部品」を変更‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 17
表4を変更‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 18
図60を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 18
「総合出力ノイズの計算と設計」を変更‥‥‥‥‥‥‥‥‥‥ 21
図62を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
「16ビットADCドライバ」を変更‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
表6を変更‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
「PCボードのレイアウト」に追加‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
03年11月、Rev. 0：初版
AD8099
3REV.A
仕様
±5V電源仕様表1. 特に指定のない限り、TA＝25℃、G＝＋2、RL＝1kΩ（グラウンドに接続）で規定。外付け部品の値とゲイン設定は、図60～66
を参照。
パラメータ 条件 Min Typ Max 単位動的性能－3dB帯域幅 G＝＋5、VOUT＝0.2V p-p 450 510 MHz
G＝＋5、VOUT＝2V p-p 205 235 MHz平坦性0.1dBでの帯域幅（SOIC/CSP） G＝＋2、VOUT＝0.2V p-p 34/25 MHzスルーレート G＝＋10、VOUT＝6Vステップ 1120 1350 V/μs
G＝＋2、VOUT＝2Vステップ 435 470 V/μs0.1%へのセトリング時間 G＝＋2、VOUT＝2Vステップ 18 ns
ノイズ／歪み性能高調波歪み（dBc）HD2/HD3 fC＝500kHz、VOUT＝2V p-p、G＝＋10 －102/－111 dBc
fC＝10MHz、VOUT＝2V p-p、G＝＋10 －84/－92 dBc入力電圧ノイズ f＝100kHz 0.95 nV/入力電流ノイズ f＝100kHz、 ピンは解放 2.6 pA/
f＝100kHz、 ピン＝＋VS 5.2 pA/DC性能入力オフセット電圧 0.1 0.5 mV入力オフセット電圧ドリフト 2.3 μV/℃入力バイアス電流 ピンは解放 －6 －13 μA
ピン＝＋VS －0.1 －2 μA入力バイアス電流ドリフト 3 nA/℃入力バイアス・オフセット電流 0.06 1 μAオープン・ループ・ゲイン 82 85 dB入力特性入力抵抗 差動モード 4 kΩ
コモン・モード 10 MΩ入力容量 2 pF入力コモン・モード電圧範囲 －3.7～＋3.7 V同相ノイズ除去比 VCM＝±2.5V 98 105 dB
ピン入力電圧 出力をディスエーブル ＜2.4 V
ターンオフ時間 の50%から最終VOUTの10%未満まで、 105 nsVIN＝0.5V、G＝＋2
ターンオン時間 の50%から最終VOUTの10%未満まで、 39 nsVIN＝0.5V、G＝＋2
イネーブルピンのリーク電流 ＝＋5V 17 21 μAピンのリーク電流 ＝－5V 35 44 μA
出力特性出力オーバードライブ回復時間（立上がり／立下がり） VIN＝－2.5～2.5V、G＝＋2 30/50 ns出力電圧振幅 RL＝100Ω －3.4～＋3.5 －3.6～＋3.7 V
RL＝1kΩ －3.7～＋3.7 －3.8～＋3.8 V短絡電流 シンキングおよびソーシング 131/178 mAオフ・アイソレーション f＝1MHz、 ＝ロー －61 dB電源動作範囲 ±5 ±6 V静止電流 15 16 mA静止電流（ディスエーブル時） ＝ロー 1.7 2 mA正電源電圧変動除去比 ＋VS＝4～6V、－VS＝－5V（入力換算） 85 91 dB負電源電圧変動除去比 ＋VS＝5V、－VS＝－6～－4V（入力換算） 86 94 dB
DISABLE
DISABLE
DISABLEDISABLEDISABLE
DISABLE
DISABLEDISABLE
DISABLE
DISABLEDISABLE
HzDISABLEHzDISABLEHz
AD8099
4 REV.A
＋5V電源仕様表2. 特に指定のない限り、TA＝25℃、G＝＋2、RL＝1kΩ（電源中央に接続）で規定。外付け部品の値とゲイン設定は、図60～66
を参照。
パラメータ 条件 Min Typ Max 単位動的性能－3dB帯域幅 G＝＋5、VOUT＝0.2V p-p 415 440 MHz
G＝＋5、VOUT＝2V p-p 165 210 MHz平坦性0.1dBでの帯域幅（SOIC/CSP） G＝＋2、VOUT＝0.2V p-p 33/23 MHzスルーレート G＝＋10、VOUT＝2Vステップ 630 715 V/μs
G＝＋2、VOUT＝2Vステップ 340 365 V/μs0.1%へのセトリング時間 G＝＋2、VOUT＝2Vステップ 18 ns
ノイズ／歪み性能高調波歪み（dBc）HD2/HD3 fC＝500kHz、VOUT＝1V p-p、G＝＋10 －82/－94 dBc
fC＝10MHz、VOUT＝1V p-p、G＝＋10 －80/－75 dBc入力電圧ノイズ f＝100kHz 0.95 nV/入力電流ノイズ f＝100kHz、 ピンは解放 2.6 pA/
f＝100kHz、 ピン＝＋VS 5.2 pA/DC性能入力オフセット電圧 0.1 0.5 mV入力オフセット電圧ドリフト 2.5 μV/℃入力バイアス電流 ピンは解放 －6.2 －13 μA
ピン＝＋VS －0.2 －2 μA入力バイアス・オフセット電流 0.05 1 μA入力バイアス・オフセット電流ドリフト 2.4 nA/℃オープン・ループ・ゲイン VOUT＝1～4V 76 81 dB入力特性入力抵抗 差動モード 4 kΩ
コモン・モード 10 MΩ入力容量 2 pF入力コモン・モード電圧範囲 1.3～3.7 V同相ノイズ除去比 VCM＝2～3V 88 105 dB
ピン入力電圧 出力をディスエーブル ＜2.4 V
ターンオフ時間 の50%から最終VOUTの10%未満まで、 105 nsVIN＝0.5V、G＝＋2
ターンオン時間 の50%から最終VOUTの10%未満まで、 61 nsVIN＝0.5V、G＝＋2
イネーブルピンのリーク電流 ＝5V 16 21 μAピンのリーク電流 ＝0V 33 44 μA
出力特性オーバードライブ回復時間（立上がり／立下がり） VIN＝0～2.5V、G＝＋2 50/70 ns出力電圧振幅 RL＝100Ω 1.5～3.5 1.2～3.8 V
RL＝1kΩ 1.2～3.8 1.2～3.8 V短絡電流 シンキングおよびソーシング 60/80 mAオフ・アイソレーション f＝1MHz、 ＝ロー －61 dB電源動作範囲 ±5 ±6 V静止電流 14.5 15.4 mA静止電流（ディスエーブル時） ＝ロー 1.4 1.7 mA正電源電圧変動除去比 ＋VS＝4.5～5.5V、－VS＝0V（入力換算） 84 89 dB負電源電圧変動除去比 ＋VS＝5V、－VS＝－0.5～0.5V（入力換算） 84 90 dB
DISABLE
DISABLE
DISABLEDISABLEDISABLE
DISABLE
DISABLEDISABLEDISABLE
DISABLEDISABLE
HzDISABLEHzDISABLEHz
AD8099
5REV.A
パラメータ 定格
電源電圧 12.6V
消費電力 図4参照
差動入力電圧 ±1.8V
保存温度 －65～＋125℃
動作温度範囲 －40～＋125℃
ピン温度範囲（ハンダ処理、10秒） 300℃
ジャンクション温度 150℃
絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定は、ストレス定格のみを指定するものであり、この仕様の動作に関するセクションに記載されている規定値以上でのデバイス動作を定めたものではありません。長時間デバイスを絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。
最大消費電力AD8099パッケージでの安全な最大消費電力は、チップのジャンクション温度（TJ）上昇によって制限されます。チップをプラスチック封止すると、局所的にジャンクション温度に到達します。約150℃のガラス遷移温度で、プラスチックの属性が変わります。この温度規定値を一時的にでも超えた場合は、パッケージからチップに加えられる応力が変化し、AD8099のパラメータ性能が永久的に変化することがあります。150℃のジャンクション温度を長時間超えると、シリコン・デバイス内に変化が発生し、故障の原因になることがあります。
パッケージとPCボードの自然空冷時の熱特性（θJA）、周囲温度（TA）、パッケージ内の合計消費電力（PD）によって、チップのジャンクション温度が決定されます。ジャンクション温度は次式で計算されます。
表3. AD8099のストレス定格
絶対最大定格
RMS出力電圧についても検討する必要があります。単電源動作の場合のようにRLがVS－を基準とすると、合計駆動電力はVS×IOUTになります。RMS信号レベルが不確定の場合は、電源電圧の中点を基準とするRLに対してVOUT＝VS/4とするときの、ワースト・ケースを検討します。
パッケージ内の消費電力（PD）は、静止消費電力と、全出力での負荷駆動に起因するパッケージ内の消費電力との和になります。静止電力は、電源ピン間の電圧（VS）に静止電流（IS）を乗算して計算されます。負荷（RL）は電源電圧の中点を基準にすると、合計駆動電力はVS/2×IOUTになり、この電力がパッケージ内と負荷（VOUT×IOUT）とで消費されます。
VS－を基準とするRLを使う単電源動作では、ワースト・ケースは、VOUT＝Vs/2になります。
空気流があると放熱効果が良くなりθJAが小さくなります。また、メタル・パターン、スルー・ホール、グラウンド・プレーン、電源プレーンからパッケージ・ピンへ直接接続されるメタルが増えた場合にも、θJAが小さくなります。「PCボードのレイアウト」で説明するように、高速オペアンプの入力ピンでの寄生容量を小さくするように注意する必要があります。
図4は、パッケージ内での安全な最大消費電力と周囲温度の関係を、JEDEC規格4層ボードに実装したパドル露出型（e-pad）SOIC-8（70℃/W）パッケージとCSP（70℃/W）パッケージについて示しています。θJA値は近似値です。
120–40 –20 0 20 40 60 80 1000.0
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
LFCSPおよびSOIC
図4. 最大消費電力
周囲温度（℃）
最大消費電力（W）
合計駆動電力と負荷電力の差が、パッケージ内で消費される駆動電力です。
PD＝静止消費電力＋（合計駆動電力－負荷消費電力）
注意
ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積さ
れ、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバ
イスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣下
や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。
AD8099
6 REV.A
代表的な性能特性デフォルト条件：特に指定のない限り、VS＝±5V、TA＝25℃、RL＝1kΩ（グラウンドに接続）。外付け部品の値とゲイン設定は、図
63～66を参照。
1–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
3
4
10 100 1000
0451
1-0-
074
G = +20
G = +5
G = +2
G = +10
G = –1
VOUT = 0.2V p-pVS = ±5VRLOAD = 1k
17
10
9
8
14
13
12
11
16
15
17
10 100 1000
0451
1-0-
076
G = +5VS = ±5VVOUT = 0.2V p-p
RL = 100 , SOIC
RL = 1k , SOIC
RL = 100 , CSPRL = 1k , CSP
6
5
4
3
2
1
10
9
8
7
11
10001 10 100
G = +2VS = ±5VRL = 1k
+125˚C
+85˚C
–40˚C
+25˚C
0451
1-0-
098
VOUT = 0.2V p-p
1–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
3
4
10 100 1000
0451
1-0-
073
G = +20
G = –1
G = +2
G = +5
G = +10
VOUT = 0.2V p-pVS = ±5VRLOAD = 1k
17
10
9
8
14
13
12
11
16
15
17
10 100 1000
0451
1-0-
077
G = +5RL = 1k VOUT = 0.2V p-p
VS = ±2.5V, CSP
VS = ±2.5V, SOIC
VS = ±5V, SOIC
VS = ±5V, CSP
6
5
4
3
2
1
10
9
8
7
11
10001 10 100
G = +2VS = ±5VRL = 1k
+125˚C
+25˚C
–40˚C
+85˚C
0451
1-0-
097
VOUT = 0.2V p-p
図5. 各ゲインに対する小信号周波数応答（SOIC）
図6. 各負荷抵抗に対する小信号周波数応答
図7. 各温度に対する小信号周波数応答（SOIC）
図8. 各ゲインに対する小信号周波数応答（CSP）
図9. 各電源電圧に対する小信号周波数応答
図10. 各温度に対する小信号周波数応答（CSP）
周波数（MHz）
周波数（MHz）
周波数（MHz）
周波数（MHz）
周波数（MHz）
周波数（MHz）
正規化クローズド・ループ・ゲイン（dB）
正規化クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
AD8099
7REV.A
19
10
18
19
16
14
12
17
15
13
11
20
10 100 1000
5pF, CSP
5pF, SOIC
1pF, CSP
1pF, SOIC
0451
1-0-
104
G = +5VS = ±5V
1 10 100 1000
0451
1-0-
011
1
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0G = +2
G = +5
G = +10
G = +20
VS = ±5VVOUT = 2V p-pRLOAD = 1k
0451
1-0-
009
15.5
10 100
6.5
6.4
6.3
6.2
6.1
6.0
5.9
5.8
5.7
5.6
VOUT = 200mV p-p
VOUT = 1.4V p-pVS = ±5VG = +2RL = 150
0451
1-0-
080
0.001 0.01 0.1 1.0 10 100 1000–10
40
0
10
50
60
20
30
70
80
90
–180
–105
–165
–150
–90
–75
–135
–120
–60
–45
–30
VS = ±5VRL = 1k 未補償
位相
振幅
1 10 100 1000
0451
1-0-
012
2
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
VS = ±5VVOUT = 2V p-pRLOAD = 1k
G = +5
G = +10
G = +20
G = +2
0451
1-0-
008
15.5
10 100
6.5
6.4
6.3
6.2
6.1
6.0
5.9
5.8
5.7
5.6
VOUT = 200mV p-p
VOUT = 1.4V p-pVS = ±5VG = +2RL = 150
図11. 各容量性負荷に対する小信号周波数応答
図12. 各ゲインに対する大信号周波数応答（SOIC）
図13. 0.1dB平坦性（SOIC）
図14. オープン・ループ周波数応答
図15. 各ゲインに対する大信号周波数応答（CSP）
図16. 0.1dB平坦性（CSP）
周波数（MHz）
周波数（MHz）
周波数（MHz）
周波数（MHz）
周波数（MHz）
周波数（MHz）
正規化クローズド・ループ・ゲイン（dB）
正規化クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
オープン・ループ・ゲイン（dB）
オープン・ループ位相（度）
クローズド・ループ・ゲイン（dB）
AD8099
8 REV.A
15
8
7
6
12
11
10
9
14
13
15
10 100 1000
0451
1-0-
078
G = +5VS = ±5VVOUT = 2V p-p
RL = 100 , SOIC
RL = 1k , SOIC
RL = 100 , CSP
RL = 1k , CSP
10.001
0.1
1.0
10.0
0.01
100.0
10 100 1000
0451
1-0-
105
VS = ±5VG = +2
0.1
0.01
1
10
100
1000.1 1 10 1000
G = +2
G = +5
G = +10
VS = ±5V
0451
1-0-
100
15
8
7
6
12
11
10
9
14
13
15
10 100 1000
0451
1-0-
079
G = +5RL = 1k VOUT = 2V p-p
VS = ±2.5V, CSP
VS = ±2.5V, SOIC
VS = ±5V, CSP
VS = ±5V, SOIC
0.1–90
–80
–40
–60
–20
–50
–70
–30
–10
1 10 100 1000
0451
1-0-
094
SOICCSP
G = +2RL = 1k VS = ±5VVDIS = 0V
0451
1-A
-008
0.1 1.0 10.0–120
–50
–100
–90
–80
–70
–60
–110
SOLID LINES ñ SECOND HARMONICSDOTTED LINE ñ THIRD HARMONICS
G = +5VOUT = 2V p-pVS = ±5VRL = 100
SOIC
CSP
図17. 各負荷抵抗に対する大信号周波数応答
図18. 入力インピーダンスの周波数特性
図19. 各ゲインに対する出力インピーダンスの周波数特性
図20. 各電源電圧に対する大信号周波数応答
図21. オフ・アイソレーションの周波数特性
図22. 高調波歪みの周波数特性
周波数（MHz）周波数（MHz）
周波数（MHz）周波数（MHz）
周波数（MHz）周波数（MHz）
クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
オフ・アイソレーション（dB）
入力インピーダンス（k ）
高調波歪み（dBc）
出力インピーダンス（ ）
実線―2次高調波 破線―3次高調波
AD8099
9REV.A
0451
1-A
-009
0.1 1.0 10.0–130
–50
–110
–100
–90
–80
–70
–60
–120
G = +5VOUT = 2V p-pVS = ±5VRL = 1k
0451
1-A
-010
0.1 1.0 10.0–130
–40
–110
–100
–90
–80
–70
–60
–50
–120SOLID LINES ñ SECOND HARMONICSDOTTED LINE ñ THIRD HARMONICS
G = +2VOUT = 2V p-pVS = ±5VRL = 1k
0451
1-A
-011
0.1 1.0 10.0–130
–40
–110
–100
–90
–80
–70
–60
–50
–120
G = –1VOUT = 2V p-pVS = ±5VRL = 1k
0451
1-A
-012
0.1 1.0 10.0–130
–50
–110
–100
–90
–80
–70
–60
–120
G = +5VOUT = 2V p-pVS = ±5VRL = 1k
0451
1-A
-013
0.1 1.0 10.0–130
–40
–110
–100
–90
–80
–70
–60
–50
–120
G = +2VOUT = 2V p-pVS = ±5VRL = 1k
0451
1-A
-014
0.1 1.0 10.0–130
–40
–110
–100
–90
–80
–70
–60
–50
–120
G = –1VOUT = 2V p-pVS = ±5VRL = 1k
図23. 高調波歪みの周波数特性（SOIC）
図24. 高調波歪みの周波数特性（SOIC）
図25. 高調波歪みの周波数特性（SOIC）
図26. 高調波歪みの周波数特性（CSP）
図27. 高調波歪みの周波数特性（CSP）
図28. 高調波歪みの周波数特性（CSP）
周波数（MHz）周波数（MHz）
周波数（MHz）周波数（MHz）
周波数（MHz）周波数（MHz）
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
高調波歪み（dBc）
高調波歪み（dBc）
高調波歪み（dBc）
高調波歪み（dBc）
高調波歪み（dBc）
高調波歪み（dBc）
AD8099
10 REV.A
0451
1-A
-015
0.1 1.0 10.0–120
–50
–100
–90
–80
–70
–60
–110
G = +10RL = 1k
VS = ±2.5VVOUT = 1V p-p
VS = ±5VVOUT = 2V p-p
0451
1-A
-016
71 2 3 4 5 6–110
–40
–90
–80
–70
–60
–50
–100
G = +5VS = ±5Vf = 10MHzRL = 100
0451
1-A
-017
71 2 3 4 5 6–120
–110
–40
–90
–80
–70
–60
–50
–100
G = +5VS = ±5Vf = 10MHzRL = 1k
0451
1-A
-018
0.1 1.0 10.0–120
–110
–50
–90
–80
–70
–60
–100
SOLID LINES – SECOND HARMONICSDOTTED LINE – THIRD HARMONICS
G = +10RL = 1k
VS = ±2.5VVOUT = 1V p-p
VS = ±5VVOUT = 2V p-p
0451
1-A
-019
71 2 3 4 5 6–110
–40
–90
–80
–70
–60
–50
–100
G = +5VS = ±5Vf = 10MHzRL = 100
0451
1-A
-021
71 2 3 4 5 6–120
–110
–40
–90
–80
–70
–60
–50
–100
G = +5VS = ±5Vf = 10MHzRL = 1k
図29. 各電源電圧に対する高調波歪みの周波数特性（SOIC）
周波数（MHz）
高調波歪み（dBc）
図30. 出力振幅対高調波歪み（SOIC）
出力振幅（V p-p）
高調波歪み（dBc）
図31. 出力振幅対高調波歪み（SOIC）
出力振幅（V p-p）
高調波歪み（dBc）
図32. 各電源電圧に対する高調波歪みの周波数特性（CSP）
周波数（MHz）
高調波歪み（dBc）
図33. 出力振幅対高調波歪み（CSP）
出力振幅（V p-p）
高調波歪み（dBc）
図34. 出力振幅対高調波歪み（CSP）
出力振幅（V p-p）
高調波歪み（dBc）
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
実線―2次高調波 破線―3次高調波
AD8099
11REV.A
0 5 10–0.20
–0.05
–0.10
–0.15
0.15
0.10
0.05
0
0.20
15 20 25 30 35 40 45 50
1pF
10pF, 20 RSNUB
0451
1-0-
095
RSNUB
CL RLG = +5VS = ±5VRL = 1k
0 10–0.15
–0.05
–0.10
0.10
0.05
0
0.15
20 30 40 50
G = +10RL = 1k
VS = ±5.0VAND ±2.5V, SOIC
VS = ±5.0VAND ±2.5V, CSP
0451
1-0-
107
0451
1-A
-017
10000 100 200 300 400 500 600 700 800 900–5
5
4
3
2
1
0
–1
–2
–3
–4
RL = 1k
RL = 100
0451
1-0-
096
0 5 10–0.20
–0.05
–0.10
–0.15
0.15
0.10
0.05
0
0.20
15 20 25 30 35 40 45 50
10pF, 20 RSNUB
1pF
RSNUB
CL RLG = +5VS = ±5VRL = 1k
0 10–0.20
–0.05
–0.10
–0.15
0.15
0.10
0.05
0
0.20
20 30 40 50
RL = 1k , 100VOUT = 200mV p-pG = +5
VS = ±2.5VCSP VS = ±5.0V
CSP
VS = ±5.0VSOIC
VS = ±2.5VSOIC
0451
1-0-
102
0451
1-0-
010
–0.52000 50 100 150
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0ターンオン ターンオフ
VS = ±5VG = 2
時間（ns）
出力電圧（V）
図38. 各容量性負荷に対する小信号過渡応答（CSP）
時間（ns）
出力電圧（V）
図39. 各電源電圧に対する小信号過渡応答
時間（ns）
出力電圧（V）
図40. ディスエーブル／イネーブルのスイッチング速度
時間（ns）
出力電圧（V）
図36. 各電源電圧に対する小信号過渡応答
図35. 各容量性負荷に対する小信号過渡応答（SOIC）
時間（ns）
出力電圧（V）
図37. 各抵抗負荷に対する出力オーバードライブ回復時間
時間（ns）
出力電圧（V）
ターンオフ入力
ターンオン入力
入力x2
AD8099
12 REV.A
0 10–1.5
–0.5
–1.0
1.0
0.5
0
1.5
20 30 40 50
G = +10RL = 1k
VS = ±2.5V
VS = ±5.0V
0451
1-0-
106
0 10–1.5
–0.5
–1.0
1.0
0.5
0
1.5
20 30 40 50
VS = ±5.0V
G = +10RL = 1k
VS = ±2.5V
0451
1-0-
118
0 10–1.5
–0.5
–1.0
1.0
0.5
0
1.5
20 30 40 50
RL = 1k , 100G = +5
VS = ±5V
VS = ±2.5V
0451
1-0-
101
0451
1-0-
052
0 5 10 15 20 25 30 35 40–1.5
–0.5
–1.0
0
0.5
1.0
1.5
–0.3%
–0.1%
–0.2%
0%
0.1%
0.2%
0.3%
45
入力
エラー
出力
G = +2RLOAD = 1kVs = ±5V
0451
1-0-
051
0 5 10 15 20 25 30 35 40–1.5
–0.5
–1.0
0
0.5
1.0
1.5
–0.3%
–0.1%
–0.2%
0%
0.1%
0.2%
0.3%
45
G = +2RLOAD = 1kVs = ±5V
入力
エラー
出力
0451
1-0-
050
0 50 100 150 200 250 300 350 400 450–1.5
–0.5
–1.0
0
0.5
1.0
1.5
–0.30%
–0.10%
–0.20%
0%
0.10%
0.20%
0.30%
500
入力
エラー
出力G = +2VS = ±5V
時間（ns）
出力電圧（V）
図41. 各電源電圧に対する大信号過渡応答（CSP）
時間（ns）
出力電圧（V）
図42. 各電源電圧に対する大信号周波数応答（SOIC）
時間（ns）
出力電圧（V）
図43. 各電源電圧および負荷抵抗に対する大信号過渡応答（SOICおよびCSP）
時間（ns）
入出力電圧（V）
図44. 短時間セトリング時間（CSP）
時間（ns）
入出力電圧（V）
図45. 短時間セトリング時間（SOIC）
時間（ns）
入出力電圧（V）
図46. 長時間セトリング時間
AD8099
13REV.A
入力電流ノイズ（pA Hz）
0451
1-0-
113
10000.1 1.0 10 100–110
–20
–30
–50
–70
–40
–60
–80
–90
–100
G = +2RL = 1k
04
511-
0-00
4
1 10 100 1k 10k 100k 1M 10M 100M 1G1
10
100
1000
0451
1-0-
005
1 10 100 1k 10k 100k 1M 10M 100M 1G0.1
1
10
1000
0451
1-0-
114
10000.01 0.10 1.0 10 100–100
0
–20
–10
–40
–60
–30
–50
–70
–80
–90
G = +5RL = 1k
正側
負側
0451
1-0-
003
1 10 100 1k 10k 100k 1M 10M 100M 1G1
10
100
1000
–3000
60
40
20
100
80
120
–200 0–100 100 200
0451
1-0-
075
VS = ±5VN = 1,200X = –70µVσ = 80µVX
周波数（MHz）
同相ノイズ除去比（dB）
図47. 同相ノイズ除去比の周波数特性
周波数（MHz）
図48. 入力電流ノイズの周波数特性（DISABLE＝オープン）
周波数（MHz）
入力電圧ノイズ（nV Hz）
図49. 入力電圧ノイズの周波数特性
周波数（MHz）
電源電圧変動除去比（dB）
図50. 電源電圧変動除去比の周波数特性
周波数（Hz）
入力電流ノイズ（pA Hz）
図51. 入力電流ノイズの周波数特性（DISABLE＝＋VS）
VOFFSET（μV）
頻度
図52. 入力オフセット電圧分布
AD8099
14 REV.A
0451
1-A
-003
125–40 –25 –10 5 20 35 50 65 80 95 110–200
400
200
100
300
0
–100
VS = 5V
VS = ±5V
0451
1-A
-004
125–40 –25 –10 5 20 35 50 65 80 95 110–6.6
–5.4
–5.8
–6.0
–5.6
–6.2
–6.4
IB+, VS = ±5V
IB+, VS = 5V
IB–, VS = ±5V
IB–, VS = 5V
0451
1-A
-005
125–40 –25 –10 –5 20 35 50 65 80 95 1101.12
1.24
1.20
1.18
1.22
1.16
1.14+VS – VOUT
VS = 5V
VS = ±5V
+VS – VOUT
–VS + VOUT
–VS + VOUT
0451
1-A
-006
125–40 –25 –10 5 20 35 50 65 80 95 1108
20
16
14
18
12
10
VS = 5V
VS = ±5V
0451
1-A
-007
125–40 –25 –10 5 20 35 50 65 80 95 110–1.0
1.0
–0.2
–0.4
0
0.2
0.4
0.6
0.8
–0.6
–0.8
IB+, VS = 5V
IB+, VS = ±5V
IB–, VS = 5V
IB–, VS = ±5V
温度（℃）
オフセット電圧（μV）
図53. 入力オフセット電圧の温度特性
温度（℃）
バイアス電流（μA）
図54. 入力バイアス電流の温度特性（DISABLEピン解放）
温度（℃）
出力飽和電圧（V）
図55. 出力飽和電圧の温度特性
温度（℃）
電源電流（mA）
図56. 電源電流の温度特性
温度（℃）
バイアス電流（μA）
図57. 入力バイアス電流の温度特性（DISABLEピン＝＋VS）
AD8099
15REV.A
AD8099は、直線性の優れた新しいロー・ノイズ入力段を採用した電圧帰還型オペアンプです。AD8099は、この入力段により、2V p-pで90dBを超える歪み性能と1nV/ 以下の入力換算電圧ノイズで10MHzの出力信号を達成しています。このノイズ・レベル性能と歪み性能はこれまで、完全に非補償のアンプでのみ達成可能でした。AD8099は、＋2までの小さなゲインでこのレベルの性能を達成します。また、この新しい入力段は、同等な補償済み1nV/ アンプの3倍のスルーレートを達成可能です。
AD8099の簡略回路図を図58に示します。このアンプは、アナログ・デバイセズの超高速相補型バイポーラ・プロセス（XFCB）を使って製造したユニティ・ゲインの出力バッファを持つ1段のゲイン段です。AD8099は、85dBのオープン・ループ・ゲインを持ち、CMRR、PSRR、VOS、ΔVOS/ΔTの高精度仕様を、通常は2段以上のゲイン段を持つ回路に該当するレベルに維持しています。
AD8099は、RC回路を使って外部補償することにより、ゲイン＝2まで下げることができます。ゲイン＝15より上では、外部補償回路は不要です。フルGP積を実現するには、外部補償ピンまたはその周辺にPCボードのパターンを接続しないようにして容量を最小にする必要があります。
外部補償機能を使うと、ピーキングを最小化するようにクローズド・ループ応答を最適化できると同時に、高ゲインでGP積を大きくし、内部補償されたデバイスの高ゲインで顕著に発生する歪み誤差を小さくすることができます。固定ゲイン帯域幅の場合、クローズド・ループ・ゲインが2から4になると、広帯域の歪み成分は一般に6dB増加します。AD8099のGP積を大きくすると、クローズド・ループ・ゲインが大きくなり、この影響を解消します。
AD8099はSOICまたはLFCSPを採用し、両パッケージとも、動作温度を下げるためにサーマル・パッドを使用しています。ボード・レイアウトではこのパッドを回避できるように、両パッケージとも出力ピンの反対側にもう1つ出力ピン（FEEDBACKピン）を備えており、帰還ネットワークを入力に接続しやすくしています。このFEEDBACKピンも、出力の容量性負荷、パッケージの自己インダクタンス、帰還ループからのボンディング・ワイヤ間の干渉を防止します。帰還に対してFEEDBACKピンを使う一方で、Voutのインダクタンスは、アンプの出力インピーダンスから容量性負荷を分離するのを助けます。SOICは出力で大きなインダクタンスを持つため、LFCSPより容量性負荷の駆動に優れています。両パッケージでVoutを帰還に使うと、LFCSPのほうがSOICより容量性負荷の駆動に優れています。
Hz
Hz
LFCSPとSOICのピン配置は同じですが、LFCSPでは全ピンが反時計回りに1ピン分、回転されています。この回転により、入力が負電源ピンから離され、重い負荷を駆動する際に顕著に発生する相互インダクタンス結合が解消されます。このため、重い負荷を駆動する際の2次高調波が、LFCSPではSOICに比べて大幅に改善されています。
AD8099には、高インピーダンス・パワーダウンとオプションの入力バイアス電流相殺回路のために、スリーステート入力ピンが用意されています。高インピーダンス出力を使うと、複数のAD8099が同じADCまたは出力ラインを時分割で駆動できます。 ピンをローレベルにすると、高インピーダンス状態になります。閾値レベルについては、表5を参照。 ピンが解放されたままの場合、AD8099は通常の動作を行います。 ピンを正側電圧の0.7V以内にプルアップすると、オプションの入力バイアス電流相殺回路がオンになり、入力バイアス電流が200nA未満になります。このモードでは、AD8099を高DCソース・インピーダンスで駆動し、かつインピーダンス・マッチング技術を使わずに出力換算オフセットを最小に維持できます。さらに、AD8099は高DCインピーダンス回路をもった入力とAC結合することもできます。入力バイアス電流相殺回路は入力換算電流ノイズを倍加しますが、広帯域インピーダンスを小さく維持する限り、この影響は大きくありません（図48、図51を参照）。
内部で接続された1対のダイオードにより、AD8099の非反転入力と反転入力との間の差動電圧が制限されています。ダイオードの各セットには2個の直列ダイオードが付いており、これらは逆向きで並列に接続されています。この回路が、両入力間の差動電圧を約±1.8Vに制限します。AD8099のすべてのピンは、両レール間に接続された電圧制限ダイオードによりESDに対して保護されています。保護ダイオードは5mAの静止状態電流を処理できます。電流は、直列制限抵抗を使って5mA以下に制限する必要があります。
DISABLEDISABLE
DISABLE
動作原理
バッファgm
CCR1 RL
VOUT
0451
1-0-
060
図58. AD8099の回路
AD8099
16 REV.A
AD8099の使い方AD8099は低い信号ゲイン構成で、非常に優れたノイズ性能と歪み性能を提供します。低ゲイン構成（15未満）では外部補償が必要です。必要なゲインと性能に応じて補償回路が決定されます。
ここでは、AD8099の最高性能を引き出すのに有効な手法を紹介し、ユーザがAD8099の補償を行うのをサポートします。このデータシートのデータは、次ページに示す部品の値と回路構成を使って得たものです。これらの値と回路構成は、設計の出発点になります。最終的な構成と部品の値は、回路アプリケーションにより決まります。
回路部品ここでは、AD8099の性能全体に各部品がどのようにかかわっているか、簡単に説明します。これらの部品は図59（AD8099の推奨非反転回路図）を参照してください。一般に使われている部品の値と性能データについては表4を参照してください。
1
8
4
7
53
6
2
AD8099
C50.1µF
CC
CF
C1
C410µF
C210µF
C30.1µF
RC
RF
RG
RS
R1
+VS
–VS
VOUT
DISABLE
0451
1-0-
061
VIN
図59. 広帯域非反転ゲイン構成（SOIC）
CF ―ループ応答内にゼロ点を形成し、入力容量（浮遊容量を含む）と帰還抵抗RFで構成される極を補償します。CFは、クローズド・ループ応答内の高周波ピーキングとリンギングを抑えるのに役立ちます。代表的な範囲は、ここで使用する評価回路に対して0.5～1.5pFです。
R1 ―この抵抗は、信号源のソース抵抗と整合を図るための終端抵抗で、通常、50Ωが用いられます（これはアプリケーションにより決まり、必ずしも必要とは限りません）。
RS ―低ゲイン構成の多くの高速アンプは、安定性を維持するため公称インピーダンスで入力段を終端する必要があります。ロー・ノイズ性能を維持するには、RS値を50Ω以下に保つ必要があります。高ゲインでは、RSは減少するか、なくなります。代表的な範囲は0～50Ωです。
CC ―補償コンデンサは、位相性能が低下する高周波でのオープン・ループ・ゲインを低下させます。ここでオープン・ループ・ゲインを低下させると、位相マージンが大きくなるためアンプが安定します。代表的な範囲は0～5pFです。CCの値はゲインに依存します。
RC ―パッケージの直列リード・インダクタンスと補償容量（CC）が、直列共振回路を構成します。RCは共振を制動し、発振を防止します。RCの推奨値はクローズド・ループ・ゲイン＝2に対して50Ωです。この抵抗はオープン・ループ応答内にゼロを構成するため、値を小さくして、このゼロ点がより高い周波数で発生するようにします。補償回路の目的は、オープン・ループ・ゲインを下げることです。抵抗が大きくなり過ぎると、ゲインは抵抗値まで減少しますが、0Ωにする必要はありません。これは全周波数に対して1個のコンデンサでできることです。代表的な値の範囲は、0～50Ωです。
C1 ―RCのインピーダンスを下げるため、C1をRCに並列に接続します。C1は必須というわけではありませんが、低クローズド・ループ・ゲインでのピーキングを大幅に減少させます。代表的な値の範囲は0～2pFです。
C2およびC3 ―最適な歪み性能とPSRR性能を得るために、バイパス・コンデンサを両電源の間に接続します。これらのコンデンサは、アンプの電源ピンのできるだけ近くに配置する必要があります。C3とC5には、0508サイズを使う必要があります。0508サイズは、インダクタンスが小さく、優れた周波数応答を持っています。
C4およびC2 ―電解バイパス・コンデンサ
アプリケーション
RFおよびRG ―帰還抵抗とゲイン設定抵抗がアンプのノイズ・ゲインを決定します。通常、RF値の範囲は250～499Ωです。
AD8099
17REV.A
推奨値
帰還ネットワークの値 補償回路の値 －3dB スルー 出力ノイズ 抵抗を含むSS帯域幅 レート ピーキング （AD8099のみ） 総合出力ノイズ
ゲイン パッケージ RF RG RS CF RC CC C1 (MHz) (V/μs) (dB) (nV/√Hz) (nV/√Hz)－1、2 SOIC 250 250 50 1.5 50 4 1.5 440/700 515 0.3/3.1 2.1 4
2 CSP 250 250 50 0.5 50 5 2 700 475 3.2 2.1 4
－1 CSP 250 250 50 1.0 50 5 2 420 475 0.8 2.1 4
5 CSP/SOIC 499 124 20 0.5 50 1 0 510 735 1.4 4.9 8.6
10 CSP/SOIC 499 54 0 0 0 0.5 0 550 1350 0.8 9.6 13.3
20 CSP/SOIC 499 26 0 0 0 0 0 160 1450 0 19 23.3
表4. 推奨値とAD8099の性能
回路構成図60～66に、さまざまなゲイン構成でのAD8099の代表的な回路図を示します。表4のデータは、図60～66に示す回路を使って得たものです。図60～66に示す抵抗R1は、テスト装置の終端抵抗です。通常の動作ではR1は不要ですが、正確を期すために示します。
1
8
4
7
53
6
2
AD8099
C50.1µF
CC4pF
CF1.5pF
C11.5pF
C410µF
C210µF
C30.1µF
RC50
RF250
RG250
RS50
R150
+VS
–VS
VOUT
0451
1-0-
116
VIN
RL1k
DISABLE
1
8
4
7
53
6
2
AD8099
C50.1µF
CC4pF
CF1.5pF
C11.5pF
C410µF
C210µF
C30.1µF
RC50
RF250
RG250
RS50
R150
+VS
–VS
VOUT
0451
1-0-
054
VINRL1k
DISABLE
2
1
5
8
64
7
3
AD8099
C50.1µF
CC5pF
CF1pF
C12pF
C410µF
C210µF
C30.1µF
RC50
RF250
RS50
+VS
–VS
VOUT
0451
1-0-
108
RG250
R150
VIN
RL1k
DISABLE
2
1
5
8
64
7
3
AD8099
C50.1µF
CC5pF
CF0.5pF
C12pF
C410µF
C210µF
C30.1µF
RC50
RF250
RG250
RS50
R150
+VS
–VS
VOUT
0451
1-0-
053
VINRL1k
DISABLE
図60. SOICパッケージでのアンプ構成（ゲイン＝－1）
図61. SOICパッケージでのアンプ構成（ゲイン＝＋2）
図62. CSPパッケージでのアンプ構成（ゲイン＝－1）
図63. CSPパッケージでのアンプ構成（ゲイン＝＋2）
AD8099
18 REV.A
FB
AD8099
C50.1µF
CC1pF
CF0.5pF
C410µF
C210µF
C30.1µF
RC50
RF499
RG124
RS20
R150
+VS
–VS
VOUT
0451
1-0-
055
VINRL1k
–
+
D
–VCC
VO
+V
DISABLE
AD8099
C50.1µF
CC0.5pFC4
10µF
C210µF
C30.1µF
RF499
RG54
R150
+VS
–VS
VOUT
0451
1-0-
056
VINRL1k
FB
–
+
D
–VCC
VO
+V
DISABLE
AD8099
C50.1µF
C410µF
C210µF
C30.1µF
RF499
RG26
R150
+VS
–VS
VOUT
0451
1-0-
057
VINRL1k
FB
–
+
D
–VCC
VO
+V
DISABLE
図64. CSPおよびSOICパッケージでのアンプ構成（ゲイン＝＋5）図66. CSPおよびSOICパッケージでのアンプ構成（ゲイン＝＋20）
図65. CSPおよびSOICパッケージでのアンプ構成（ゲイン＝＋10）
AD8099
19REV.A
1
8
4
7
53
6
2
AD8099
C50.1µF
CC
CF
C1
C410µF
C210µF
C30.1µF
RC
RF
RG
RS
R1
+VS
–VS
VOUT
SOICのピン配置を表示
VIN
DISABLE
0451
1-0-
117
周波数（MHz）
クローズド・ループ・ゲイン（
dB）
–23000
0451
1-0-
020
1 10 100 1000
9
8
7
6
5
4
3
2
1
0
–1
VS = ±5VG = +2RLOAD = 1kSOICパッケージ
C1 = 0pF
C1 = 2pF
C1 = 1.5pF
周波数（MHz）
クローズド・ループ・ゲイン（
dB）
–13000
0451
1-0-
024
1 10 100 1000
10
9
8
7
6
5
4
3
2
1
0
CC = 3pF
CC = 4pF
CC = 5pF
VS = ±5VG = +2RLOAD = 1kSOICパッケージ
周波数（MHz）
クローズド・ループ・ゲイン（
dB）
–13000
0451
1-0-
030
1
10
8
9
7
6
5
4
3
2
1
0
VS = ±5VG = +2RLOAD = 1kSOICパッケージ
10 100 1000
RC = 50
RC = 35
RC = 20
図67. C1、Cc、Rcの各値に対する周波数応答
外付部品の値と性能AD8099の周波数応答に対する各部品の影響を、図67と図68に示します。図67と図68では、変化する個々の部品を除き、すべての部品の値は一定に保たれています。たとえば、図68のRS性能プロットでは、0から50Ωまで変化するRSを除くすべての部品が一定に維持されています。一見しただけで、RSがAD8099のピーキングと帯域幅に大きな影響を与えることがわかります。
AD8099
20 REV.A
総合出力ノイズの計算とデザインアンプ回路のノイズ性能を解析するには、個々のノイズ源を特定する必要があります。次に、ノイズ源がアンプの全体ノイズ性能に大きな影響を与えているか否かを調べます。ノイズの計算を簡単にするため、実際の電圧ではなくノイズ・スペクトル密度を使って、式から帯域幅を除去します（一般にnV/ で表されるノイズ・スペクトル密度は、帯域幅1Hzのノイズと等価です）。
図69に示すノイズ・モデルは、3つの抵抗の熱抵抗（ジョンソン）ノイズ、オペアンプ電圧ノイズ、アンプの各入力の電流ノイズという、6つのノイズ源を持っています。各ノイズ源はそれぞれ、出力でのノイズに影響を与えています。ノイズは一般にRTI（入力換算）で規定されますが、出力換算（RTO）ノイズの計算のほうが簡単なので、これをノイズ・ゲインで除算してRTIノイズを求めます。
Hz
すべての抵抗は のジョンソン・ノイズを持っています。ここで、kはボルツマン定数（1.38×10－23 J/K）、Tはケルビンで表した絶対温度、BはHzで表した帯域幅、RはΩで表した抵抗です。覚えやすい簡単な関係は、50Ωの抵抗が25℃で1nV のジョンソン・ノイズを発生することです。AD8099アンプは、50Ωの抵抗とほぼ同じ等価ノイズを持っています。
Hz
(4kBTR)
周波数（MHz）
クローズド・ループ・ゲイン（dB）
–13000
0451
1-0-
032
1
10
8
9
7
6
5
4
3
2
1
0
VS = ±5VG = +2RLOAD = 1kSOICパッケージ
10 100 1000
RF = RG = 200
RF = RG = 250
RF = RG = 300
周波数（MHz）
クローズド・ループ・ゲイン（dB）
10
9
8
7
6
5
4
3
2
1
100 1000 3000
0451
1-0-
058
1–1
0
10
CF = 1pF
CF = 0.5pF
CF = 1.5pF
V = ±5VSG = +2RLOAD = 1kSOICパッケージ
周波数（MHz）
クローズド・ループ・ゲイン（dB）
010000
0451
1-0-
034
1
12
10
11
9
8
7
6
5
4
3
2
1
VS = ±5VG = +2RLOAD = 1kSOICパッケージ
10 100 1000
RS = 0
RS = 50
RS = 20
1
8
4
7
53
6
2
AD8099
C50.1µF
CC
CF
C1
C410µF
C210µF
C30.1µF
RC
RF
RG
RS
R1
+VS
–VS
VOUT
VIN
DISABLE
0451
1-0-
117
図68. RF、CF、RSの各値に対する周波数応答
SOICのピン配置を表示
AD8099
21REV.A
0451
1-0-
070
“B”から出力までのゲイン= – R2
R1
“A”から出力までのゲイン =
ノイズ・ゲイン =
NG = 1 + R2R1
IN–
VN
VN, R1
VN, R3
R1
R2
IN+R3
4kTR2
4kTR1
4kTR3
VN, R2
B
A
VN2 + 4kTR3 + 4kTR1 R2
2
R1 + R2
IN+2R32 + IN–
2 R1 R22 + 4kTR2 R1
2
R1 + R2 R1 + R2RTIノイズ =
RTOノイズ = NG ×RTIノイズ
VOUT
+
図69. オペアンプ・ノイズの解析モデル
×
ノイズ感度が重要なアプリケーションでは、他の大きなノイズ源がアンプに導入されないように注意する必要があります。各抵抗はノイズ源になります。設計、レイアウト、部品選択に対する注意は、ロー・ノイズ性能を維持するために重要です。アンプと関連する抵抗に関するノイズ性能を表4にまとめてあります。
入力バイアス電流とDCオフセット高ノイズ・ゲインの構成では、入力バイアス電流と入力オフセット電圧を低くした場合でも、出力オフセット電圧の影響が大きくなることがあります。図70に、包括的なオフセット電圧モデルを示します。このモデルを使用し、アンプの出力換算（RTO）オフセット電圧または入力換算（RTI）オフセット電圧を求めることができます。
RTOの計算では、入力オフセット電圧とR3を流れるバイアス電流によって発生する電圧に、アンプのノイズ・ゲインを乗算します。R2を流れるIB－によって発生する電圧に前のオフセット電圧を加算すると、最終的な出力オフセット電圧が得られます。また、オフセット電圧の入力換算（RTI）は、計算された出力オフセット電圧をノイズ・ゲインで除算すると得られます。
図70に示すように、IB＋とIB－が等しく、R3がR1とR2の並列接続に等しい場合は、RTIオフセット電圧はVOSになります。これは、出力オフセット電圧を減らすために使用する一般的な方法です。抵抗を小さくしておくと、オフセット誤差電圧を最小化するのに役立ち、電圧ノイズが低く保たれます。
DISABLEピンと入力バイアス相殺機能AD8099の ピンは、入力バイアス電流のイネーブル、ディスエーブル、削減の3つの機能を実行します。 ピンを正側電圧の0.7V以内にすると、入力バイアス電流が約1/60に削減されますが、入力電流ノイズは5.2pA/ に倍増します。表5に、 ピン機能の概要を示します。
DISABLEHz
DISABLEDISABLE
0451
1-0-
071
“B”から出力までのゲイン= – R2
R1
“A”から出力までのゲイン=
ノイズ・ゲイン=
NG = 1 + R2R1
IB–
VOS
R1
R2
IB+R3
B
A
オフセット(RTO)= VOS 1 + R2 + IB+ R3 1 + R2 – IB– R2R1 R1
オフセット(RTI) = VOS + IB+ R3 – IB–R1 R2R1 + R2
オフセット(RTI) = VOS IF IB+ = IB– AND R3 = R1 R2 R1 + R2
VOUT
バイアス電流相殺のため：
図70. オペアンプの総合オフセット電圧モデル
×
××
× ×
電源電圧 ±5V ＋5V
デｨスエーブル －5～＋2.4 0～2.4
イネーブル オープン オープン
低入力バイアス電流 4.3～5 4.3～5
表5. DISABLEピンの真理値表
AD8099
22 REV.A
8
1
4
7
53
6
2
AD8099
AD7667
C410µF
CC9pF
C12pF
C50.1µF
C110µF
C20.1µF
RC50
RF150
RG150
RS50
R1590
R2590
+VS
–VS
DISABLE
VIN
0451
1-0-
072
IN
REFGND
REF
INGND
AGND AVDD DGND DVDD
DVDD
C62.7nF
R715
AVDD
1µF 47µF
REF
0.1µF 0.1µF
+2.5V
図71. ADCドライバ
16ビットADCドライバ超ロー・ノイズかつ超低歪み性能のAD8099は、ADCドライバに最適です。AD8099はユニティ・ゲインでは安定しませんが、正味のゲイン＝＋1のアンプとして構成することができます（図71）。ゲイン＝＋2とゲイン＝－1を組み合わせることで、正味のゲイン＝＋1を実現できます。ADCの入力範囲は0～2.5Vです。
表6に、AD8099とアナログ・デバイセズのAD7667（1MSPSの16ビットADC）の性能データを示します。
パラメータ 測定(dB)
2次高調波歪み －111.4
3次高調波歪み －103.2
THD －101.4
SFDR 102.2
SNR 88.1
表6. ADCドライバの性能（fC＝20kHz、VOUT＝2.24V p-p）
AD8099
23REV.A
回路の注意事項AD8099の性能の最適化には、ボードのレイアウトと信号ルーティングに細心の注意を払う必要があります。電源バイパス、寄生容量、部品の選択はすべて、アンプの全体性能に影響を与えます。
PCボードのレイアウト補償回路はアンプのゲイン条件により決定されます。低いゲインでは、レイアウトと部品の配置がさらに重要になります。高いゲインでは、補償部品が少なくなるので、レイアウトは簡単になります。レイアウト、グラウンディ
ング、部品配置に十分な注意を払うことで、AD8099の評価用ボードは最高性能を得るように最適化されています。これは、お客さまに提供されるのと同じ評価用ボードです。オーダー・ガイドは表7を参照してください。SOICとCSPの非反転評価用ボードのレイアウトを図72と図73に示します。図72と図73に示すレイアウト情報を新しい設計に採用することを推奨します。最適な回路性能を確かなものにするのに役立ちます。図72と図73に示したレイアウト、グラウンディング、部品配置の概念は、反転構成にも適用できます。ボードのサイズは2インチ×2インチです。
0451
1-A
-001
0451
1-A
-001
図73. CSP評価用ボードのレイアウト
図72. SOIC評価用ボードのレイアウト
AD8099
24 REV.A
寄生補償ピンの周辺領域は、寄生容量に非常に敏感です。AD8099のフルGP積を実現するには、外部補償ピンまたはその周辺にパターンを配置しないようにして、容量を最小に抑える必要があります。補償が必要な場合は、補償ピン、負電源、部品間の相互接続（図59ではCC、C1、RC）に使用するパターンをできるだけ太くして、インダクタンスを最小化する必要があります。
AD8099のピンの下のすべてのグラウンド・プレーンと電源プレーンは銅箔を除去して、入力および出力ピンとグラウンドとの間の寄生容量が発生しないようにする必要があります。AD8099のピンの下のグラウンドまたは電源プレーンの銅箔を除去しない場合、SOICフットプリント上の1個の実装パッドで、グラウンドとの間に0.2pFもの容量が追加されてしまいます。寄生容量はピーキングと不安定性の原因となるので、正常動作を確保するには最小限に抑える必要があります。
AD8099の新しいピン配置では、アンプの出力と反転入力との間の距離が小さくなっています。これは、帰還パスの寄生インダクタンスと寄生容量を最小化するのに役立ち、リンギングと2次高調波歪みを小さくするのに役立っています。
グラウンディング可能な場合は、グラウンド・プレーンと電源プレーンを使用すべきです。グラウンド・プレーンと電源プレーンは、電源配線とグラウンド・リターンの抵抗とインダクタンスを小さくします。複数層のプレーンを使用する場合は、複数のビアを使って相互接続する必要があります。入力のリターン、出力の終端、バイパス・コンデンサ、RGはすべて、AD8099のできるだけ近くに配置する必要があります。グラウンド・ビアを部品実装パッドのいちばん端に配置して、確実にグラウンド・リターンを確保する必要があります。出力負荷のグラウンドとバイパス・コンデンサのグラウンドは、寄生インダクタンスを最小化して歪み性能を改善するため、グラウンド・プレーン上の共通の1点に戻す必要があります。PCボードのレイアウトと設計上の考慮事項の詳細は、「2002 Analog Devices Op Amp Applicationsbook」のセクション7-2を参照してください。
電源のバイパスAD8099の電源バイパスは、本データシートの「回路構成」にある図60～66に示した各ゲイン設定に最適化されています。可能な場合は、記載してある値を使ってください。パイパスは、安定性、周波数応答、歪み、PSRR性能にとって重要です。図60～66に示す0.1μFのコンデンサは、AD8099の電源ピンのできるだけ近くに配置し、電解コンデンサはその側に配置する必要があります。
部品の選択1206 SMTサイズより小型の部品は、実装パッドが小さいため、寄生も小さく、より小型のレイアウトが可能です。高品質で許容誤差の小さな（重要な場合）、低ドリフトの部品を使うことが最適性能のためには重要です。たとえば、許容誤差と低ドリフトは、図60で使用した帰還コンデンサの選択では重要です。図60の帰還補償コンデンサは1.5pFです。このコンデンサは、NPO材を用いる必要があります。NPO材は、－55～＋125℃の温度範囲で±30ppm/℃(typ)で変化します。100℃の変化に対して、4.5fFの容量変化が発生しますが、これに対してX7R材は0.23pFの変化（公称値から15%の変化）となります。これは図68のCFの周波数応答特性に示すように、大きなピーキングが発生します。
デザイン・ツールおよびテクニカル・サポートアナログ・デバイセズは、テクニカル・サポートとオンライン・デザイン・ツールを提供して、デザイン・プロセスをサポートしています。アナログ・デバイセズは、無償の評価用ボード、サンプルIC、SPICEモデル、対話型評価用ツール、アプリケーション・ノート、電話サポート、Eメール・サポートにより、テクニカル・サポートを提供しています。www.analog.comを参照してください。
評価用ボード表7に示す4種類の評価用ボードを提供しています。
パッケージタイプ
ボード設定 CSP SOIC
反転 EVAL-ADOPAMP-1CSP-IN EVAL-ADOPAMP-1R-IN
非反転 EVAL-ADOPAMP-1CSP-NI EVAL-ADOPAMP-1R-NI
表7. 評価用ボード・セレクション・ガイド
AD8099
25REV.A
外形寸法
0.25 (0.0098)0.17 (0.0068)
0.25 (0.0098)0.10 (0.0039)
1.27 (0.050)0.40 (0.016)
0.50 (0.020)0.25 (0.010)
1.75 (0.069)1.35 (0.053)
実装面
41
5.00 (0.197)4.90 (0.193)4.80 (0.189)4.00 (0.157)
3.90 (0.154)3.80 (0.150)
1.27 (0.05)BSC
6.20 (0.244)6.00 (0.236)5.80 (0.228)
0.51 (0.020)0.31 (0.012)
平坦性0.10
上面図
2.29 (0.092)
底面図（ピンアップ）
2.29 (0.092)
JEDEC規格MS-012に準拠基本単位はミリメートルです。括弧内に示したインチの値は、
ミリメートル値をもとに算出した概数です。参考にのみ使用し、設計には用いないでください。
× 45°
8°0°
8 5
1
底面図0.50BSC
0.60 MAXピン1の識別マーク
1.50REF
0.500.400.30
0.25MIN
0.45
2.75BSC SQ上面図
12° MAX 0.80 MAX0.65TYP
実装面
ピン1の識別マーク
0.900.850.80
0.300.230.18
0.05 MAX0.02 NOM
0.20 REF
1.901.751.60
4
1.601.451.30
3.00BSC SQ
5
8
図74. 8ピン標準SOP［SOIC-ED］ （RD-8-1）
図75. 8ピン・プラスチック表面実装パッケージ［CSP］ （CP-8）
寸法単位：mm
AD8099
26 REV.A
オーダー・ガイド製品モデル 最小注文数量 温度範囲 パッケージ ブランド パッケージ・オプション
AD8099ARD 1 －40～＋125℃ 8ピンSOIC-ED RD-8-1
AD8099ARD-REEL 2,500 －40～＋125℃ 8ピンSOIC-ED RD-8-1
AD8099ARD-REEL7 1,000 －40～＋125℃ 8ピンSOIC-ED RD-8-1
AD8099ARDZ1 1 －40～＋125℃ 8ピンSOIC-ED RD-8-1
AD8099ARDZ-REEL1 2,500 －40～＋125℃ 8ピンSOIC-ED RD-8-1
AD8099ARDZ-REEL71 1,000 －40～＋125℃ 8ピンSOIC-ED RD-8-1
AD8099ACP-R2 250 －40～＋125℃ 8ピンCSP HDB CP-8
AD8099ACP-REEL 5,000 －40～＋125℃ 8ピンCSP HDB CP-8
AD8099ACP-REEL7 1,500 －40～＋125℃ 8ピンCSP HDB CP-8
1 Zは鉛不使用。
AD8099
27REV.A
ノート
AD8099
28 REV.AD04511-0-1/04(A)-J
TDS06/2004/PDF