ada4075-2: 低消費電力超低ノイズアンプ低消費電力超低ノイズアンプ ada4075-2...
TRANSCRIPT
低消費電力超低ノイズアンプ
ADA4075-2
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2008 Analog Devices, Inc. All rights reserved.
本 社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200
大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号 電話 06（6350）6868
特長
超低ノイズ: 1 kHz で 2.8 nV/√Hz (typ)
超低歪み: 0.0002% (typ)
低電源電流: アンプあたり 1.8 mA (typ)
最大オフセット電圧: 1 mV
帯域幅: 6.5 MHz (typ)
スルーレート: 12 V/µs (typ)
ユニティ・ゲイン安定
拡張温度範囲
SOIC パッケージを採用
アプリケーション 高精度計装
業務用オーディオ
アクティブ・フィルタ
低ノイズ・アンプのフロントエンド
積分器
ピン配置
OUTA 1
–INA 2
+INA 3
V– 4
V+8
OUTB7
–INB6
+INB5
ADA4075-2TOP VIEW
(Not to Scale)
07
64
2-0
01
図 1.8 ピン SOIC
概要
ADA4075-2 は、アナログ・デバイセズの iPolar®製造プロセス
を採用して優れた DC 特性と AC 特性を組み合わせた高性能
低ノイズのデュアル・オペアンプです。iPolar 製造プロセスは、
ラテラル・トレンチ・アイソレーションを使って垂直接合ア
イソレーションを実現した最新のバイポーラ技術です。この
技術により、高速、低消費電力、かつ小型チップ・サイズで
低ノイズ性能のアンプが可能になりました。ADA4075-2 は、
高スルーレート、低歪み、超低ノイズを持つため、高忠実度
のオーディオや高性能計装アプリケーションに最適です。ま
た、特に低消費電力、小型筺体、高実装密度のアプリケーシ
ョンに対しても適しています。ADA4075-2 の仕様は−40°C～
+125°C の温度範囲で規定され、標準の SOIC パッケージを採
用しています。
表 1.低ノイズ高精度オペアンプ
Supply 44 V 36 V 12 V to 16 V 5 V
Single OP27 AD8671 AD8665 AD8605
AD8675 OP162 AD8655
AD797 AD8691
Dual OP275 AD8672 AD8666 AD8606
AD8676 OP262 AD8656
AD8599 AD8692
Quad ADA4004-4 AD8668 AD8608
AD8674 OP462 AD8694
ADA4075-2
Rev. 0 － 2/21 －
目次 特長 ..................................................................................................... 1
アプリケーション .............................................................................. 1
ピン配置 .............................................................................................. 1
概要 ..................................................................................................... 1
改訂履歴 .............................................................................................. 2
仕様 ..................................................................................................... 3
絶対最大定格 ...................................................................................... 4
熱抵抗 ............................................................................................. 4
電源シーケンス .............................................................................. 4
ESD の注意 ..................................................................................... 4
代表的な性能特性 .............................................................................. 5
アプリケーション情報 .................................................................... 15
入力保護 ....................................................................................... 15
総合高調波歪み............................................................................ 15
位相反転 ....................................................................................... 15
DAC 出力フィルタ ...................................................................... 16
平衡ライン・ドライバ ................................................................ 17
平衡ライン・レシーバ ................................................................ 18
低ノイズ・パラメトリック・イコライザ ................................ 19
回路図 ............................................................................................... 20
外形寸法............................................................................................ 21
オーダー・ガイド ........................................................................ 21
改訂履歴
10/08—Revision 0: Initial Version
ADA4075-2
Rev. 0 － 3/21 －
仕様 特に指定がない限り、VSY = ±15 V、VCM = 0 V、TA = 25°C。
表 2.
Parameter Symbol Conditions Min Typ Max Unit
INPUT CHARACTERISTICS
Offset Voltage VOS 0.2 1 mV
−40°C ≤ TA ≤ +125°C 1.2 mV
Input Bias Current IB 30 100 nA
−40°C ≤ TA ≤ +125°C 150 nA
Input Offset Current IOS 5 50 nA
−40°C ≤ TA ≤ +125°C 75 nA
Input Voltage Range −40°C ≤ TA ≤ +125°C −12.5 +12.5 V
Common-Mode Rejection Ratio CMRR VCM = −12.5 V to +12.5 V 110 118 dB
−40°C ≤ TA ≤ +125°C 106 dB
Large-Signal Voltage Gain AVO RL = 2 kΩ, VO = −11 V to +11 V 114 117 dB
−40°C ≤ TA ≤ +125°C 108 dB
RL = 600 Ω, VO = −10 V to +10 V 112 117 dB
−40°C ≤ TA ≤ +125°C 106 dB
Offset Voltage Drift ∆VOS/∆T −40°C ≤ TA ≤ +125°C 0.3 µV/°C
Input Resistance RIN 40 MΩ
Input Capacitance, Differential Mode CINDM 2.4 pF
Input Capacitance, Common Mode CINCM 2.1 pF
OUTPUT CHARACTERISTICS
Output Voltage High VOH RL = 2 kΩ to GND 12.8 13 V
−40°C ≤ TA ≤ +125°C 12.5 V
RL = 600 Ω to GND 12.4 12.8 V
−40°C ≤ TA ≤ +125°C 12 V
VSY = ±18 V, RL = 600 Ω to GND 15.4 15.8 V
−40°C ≤ TA ≤ +125°C 15 V
Output Voltage Low VOL RL = 2 kΩ to GND −14 −13.6 V
−40°C ≤ TA ≤ +125°C −13 V
RL = 600 Ω to GND −13.6 −13 V
−40°C ≤ TA ≤ +125°C −12.5 V
VSY = ±18 V, RL = 600 Ω to GND −16.6 −16 V
−40°C ≤ TA ≤ +125°C −15.5 V
Short-Circuit Current ISC 40 mA
Closed-Loop Output Impedance ZOUT f = 100 kHz, AV = 1 0.3 Ω
POWER SUPPLY
Power Supply Rejection Ratio PSRR VSY = ±4.5 V to ±18 V 106 110 dB
−40°C ≤ TA ≤ +125°C 100 dB
Supply Current per Amplifier ISY VSY = ±4.5 V to ±18 V, IO = 0 mA 1.8 2.25 mA
−40°C ≤ TA ≤ +125°C 3.35 mA
DYNAMIC PERFORMANCE
Slew Rate SR RL = 2 kΩ, AV = 1 12 V/µs
Settling Time tS To 0.01%, VIN = 10 V step, RL = 1 kΩ 3 µs
Gain Bandwidth Product GBP RL = 1 MΩ, CL = 35 pF, AV = 1 6.5 MHz
Phase Margin ΦM RL = 1 MΩ, CL = 35 pF, AV = 1 60 Degrees
THD + NOISE
Total Harmonic Distortion and Noise THD + N
RL = 2 kΩ, AV = 1, VIN = 3 V rms, f = 20 Hz to 20 kHz 0.0002 %
NOISE PERFORMANCE
Voltage Noise en p-p f = 0.1 Hz to 10 Hz 60 nV p-p
Voltage Noise Density en f = 1 kHz 2.8 nV/√Hz
Current Noise Density in f = 1 kHz 1.2 pA/√Hz
ADA4075-2
Rev. 0 － 4/21 －
絶対最大定格
表 2.
Parameter Rating
Supply Voltage ±20 V
Input Voltage ±VSY
Input Current1 ±10 mA
Differential Input Voltage ±1 V
Output Short-Circuit Duration to GND Indefinite
Storage Temperature Range −65°C to +150°C
Operating Temperature Range −40°C to +125°C
Junction Temperature Range −65°C to +150°C
Lead Temperature (Soldering, 60 sec) 300°C
1 入力ピンには、電源ピンへのクランプ・ダイオードが付いています。
上記の絶対最大定格を超えるストレスを加えるとデバイスに
恒久的な損傷を与えることがあります。この規定はストレス
定格の規定のみを目的とするものであり、この仕様の動作の
セクションに記載する規定値以上でのデバイス動作を定めた
ものではありません。デバイスを長時間絶対最大定格状態に
置くとデバイスの信頼性に影響を与えます。
熱抵抗
θJA はワーストケース条件で規定。すなわち表面実装パッケー
ジの場合、デバイスを回路ボードにハンダ付けした状態で規
定。標準の 2 層ボードを使用して測定。
表 3.熱抵抗
Package Type θJA θJC Unit
8-Lead SOIC 158 43 °C/W
電源シーケンス
オペアンプの電源は、入力信号と同時またはそれ以前に安定
している必要があります。これが不可能な場合には、入力電
流を 10 mA に制限する必要があります。
ESD の注意
ESD（静電放電）の影響を受けやすいデバイ
スです。電荷を帯びたデバイスや回路ボード
は、検知されないまま放電することがありま
す。本製品は当社独自の特許技術である ESD
保護回路を内蔵してはいますが、デバイスが
高エネルギーの静電放電を被った場合、損傷
を生じる可能性があります。したがって、性
能劣化や機能低下を防止するため、ESDに対
する適切な予防措置を講じることをお勧めし
ます。
ADA4075-2
Rev. 0 － 5/21 －
代表的な性能特性 特に指定のない限り、TA = 25。
0
50
100
150
200
250
–1.0 –0.5 0 0.5 1.0
VSY = ±15VVCM = 0V
07
64
2-0
03
VOS (mV)
NU
MB
ER
OF
AM
PL
IFIE
RS
図 2.入力オフセット電圧の分布
0
10
20
30
40
50
60
70
–2.0 –1.6 –1.2 –0.8 –0.4 0 0.4 0.8 1.2 1.6 2.0
VSY = ±15V–40°C ≤ TA ≤ +125°C
07
64
2-0
04
TCVOS (μV/°C)
NU
MB
ER
OF
AM
PL
IFIE
RS
図 3.入力オフセット電圧ドリフトの分布
–300
–200
–100
0
100
200
300
–15 –10 –5 0 5 10 15
VSY = ±15V
07
64
2-0
05
VCM (V)
VO
S (
μV
)
図 4.入力オフセット電圧対同相モード電圧
0
50
100
150
200
250
–1.0 –0.5 0 0.5 1.0
VSY = ±5VVCM = 0V
07
64
2-0
06
VOS (mV)
NU
MB
ER
OF
AM
PL
IFIE
RS
図 5.入力オフセット電圧の分布
0
10
20
30
40
50
60
80
70
–2.0 –1.6 –1.2 –0.8 –0.4 0 0.4 0.8 1.2 1.6 2.0
VSY = ±5V–40°C ≤ TA ≤ +125°C
07
64
2-0
07
TCVOS (μV/°C)
NU
MB
ER
OF
AM
PL
IFIE
RS
図 6.入力オフセット電圧ドリフトの分布
–5 –4 –3 –2 –1 0 1 2 3 4 5–300
–200
–100
0
100
200
300VSY = ±5V
07
64
2-0
08
VCM (V)
VO
S (
μV
)
図 7.入力オフセット電圧対同相モード電圧
ADA4075-2
Rev. 0 － 6/21 －
07
64
2-0
09
TEMPERATURE (°C)
I B (
nA
)
0
20
40
60
80
–40 –25 –10 5 20 35 50 65 80 95 110 125
VSY = ±15V
図 8.入力バイアス電流の温度特性
0
10
20
30
40
50
60
–15 –10 –5 0 5 10 15
07
64
2-0
47
VCM (V)
I B (
nA
)
VSY = ±15V
図 9.入力バイアス電流対入力コモン・モード電圧
07
64
2-0
10
LOAD CURRENT (mA)
OU
TP
UT
VO
LT
AG
E T
O S
UP
PL
Y R
AIL
(V
)
0.1
1
10
0.001 0.01 0.1 1 10 100
VCC – VOH
VOL – VEE
VSY = ±15V
図 10.電源レールに対する出力電圧対負荷電流
07
64
2-0
12
TEMPERATURE (°C)
I B (
nA
)
0
20
40
60
100
80
–40 –25 –10 5 20 35 50 65 80 95 110 125
VSY = ±5V
図 11.入力バイアス電流の温度特性
–4 –3 –2 –1 0 1 2 3 40
10
20
30
40
50
60
07
64
2-0
49
VCM (V)
I B (
nA
)VSY = ±5V
図 12.入力バイアス電流対入力コモン・モード電圧
07
64
2-0
13
LOAD CURRENT (mA)
OU
TP
UT
VO
LT
AG
E T
O S
UP
PL
Y R
AIL
(V
)
0.1
1
10
0.001 0.01 0.1 1 10 100
VCC – VOH
VSY = ±5V
VOL – VEE
図 13.電源レールに対する出力電圧対負荷電流
ADA4075-2
Rev. 0 － 7/21 －
07
64
2-0
11
TEMPERATURE (°C)
OU
TP
UT
VO
LT
AG
E T
O S
UP
PL
Y R
AIL
(V
)
0
0.5
1.0
1.5
2.0
2.5
–40 –25 –10 5 20 35 50 65 80 95 110 125
VSY = ±15VRL = 2kΩ
VOL – VEE
VCC – VOH
図 14.出力電圧/電源レール電圧比の温度特性
–100
–80
–60
–40
–20
0
20
40
60
80
100
120
140
–100
–80
–60
–40
–20
0
20
40
60
80
100
120
140
PH
AS
E (
Deg
rees)
GAIN
PHASE
1k 10k 100k 1M 10M 100M
07
64
2-0
15
FREQUENCY (Hz)
GA
IN (
dB
)
VSY = ±15V
図 15.オープン・ループ・ゲインおよび位相の周波数特性
–30
–20
–10
0
10
20
30
40
50
AV = +1
AV = +10
AV = +100±15V
1k 10k 100k 1M 10M 100M
07
64
2-0
16
FREQUENCY (Hz)
GA
IN (
dB
)
VSY = ±15V
図 16.クローズド・ループ・ゲインの周波数特性
07
64
2-0
14
TEMPERATURE (°C)
OU
TP
UT
VO
LT
AG
E T
O S
UP
PL
Y R
AIL
(V
)
0
0.5
1.0
1.5
2.0
–40 –25 –10 5 20 35 50 65 80 95 110 125
VCC – VOHVSY = ±5VRL = 2kΩ
VOL – VEE
図 17.出力電圧/電源レール電圧比の温度特性
0
20
40
60
80
100
120
140
–80
–60
–40
–20
–80
–100–100
–60
–40
–20
0
20
40
60
80
100
120
140
PH
AS
E (
Deg
rees)
GAIN
PHASE
1k 10k 100k 1M 10M 100M
07
64
2-0
18
FREQUENCY (Hz)
GA
IN (
dB
)
VSY = ±5V
図 18.オープン・ループ・ゲインおよび位相の周波数特性
–30
–20
–10
0
10
20
30
40
50
AV = +1
AV = +10
AV = +100±15V
1k 10k 100k 1M 10M 100M
07
64
2-0
19
FREQUENCY (Hz)
GA
IN (
dB
)
VSY = ±5V
図 19.クローズド・ループ・ゲインの周波数特性
ADA4075-2
Rev. 0 － 8/21 －
AV = +1
AV = +10
AV = +100
10 100 1k 10k 100k 1M 10M
07
64
2-0
17
FREQUENCY (Hz)
ZO
UT (
Ω)
VSY = ±15V
0.001
0.01
0.1
1
10
100
1k
図 20.出力インピーダンスの周波数特性
0
20
40
60
80
100
120
140
100 1k 10k 100k 1M 10M
VSY = ±15V
07
64
2-0
21
FREQUENCY (Hz)
CM
RR
(d
B)
図 21.CMRR の周波数特性
–20
0
20
40
60
80
100
120
10 100 1k 10k 100k 1M 10M 100M
PSRR+PSRR–
07
64
2-0
22
FREQUENCY (Hz)
PS
RR
(d
B)
VSY = ±15V
図 22.PSRR の周波数特性
AV = +1
AV = +10
AV = +100
10 100 1k 10k 100k 1M 10M
07
64
2-0
20
FREQUENCY (Hz)
ZO
UT (
Ω)
VSY = ±5V
0.001
0.01
0.1
1
10
100
1k
図 23.出力インピーダンスの周波数特性
0
20
40
60
80
100
120
140
100 1k 10k 100k 1M 10M
07
64
2-0
24
FREQUENCY (Hz)
CM
RR
(d
B)
VSY = ±5V
図 24.CMRR の周波数特性
–20
0
20
40
60
80
100
120
10 100 1k 10k 100k 1M 10M 100M
07
64
2-0
25
FREQUENCY (Hz)
PS
RR
(d
B)
PSRR+ PSRR–
VSY = ±5V
図 25.PSRR の周波数特性
ADA4075-2
Rev. 0 － 9/21 －
0
5
10
15
20
25
30
35
40
10 100 1000
07
64
2-0
23
CAPACITANCE (pF)
OV
ER
SH
OO
T (
%)
VSY = ±15VAV = +1RL = 2kΩ
図 26.小信号オーバーシュート対負荷容量
VSY = ±15VVIN = 20V p-pAV = +1RL = 2kΩCL = 100pF
07
64
2-0
27
TIME (4µs/DIV)
VO
LTA
GE
(5V
/DIV
)
0V
図 27.大信号過渡応答
VSY = ±15VVIN = 100mV p-pAV = +1RL = 2kΩCL = 100pF
07
64
2-0
28
TIME (10µs/DIV)
VO
LTA
GE
(20m
V/D
IV)
0V
図 28.小信号過渡応答
0
5
10
15
20
25
30
35
40
10 100 1000
07
64
2-0
26
CAPACITANCE (pF)
OV
ER
SH
OO
T (
%)
VSY = ±5VAV = +1RL = 2kΩ
図 29.小信号オーバーシュート対負荷容量
VSY = ±5VVIN = 7V p-pAV = +1RL = 2kΩCL = 100pF
07
64
2-0
30
TIME (4µs/DIV)
AM
PL
ITU
DE
(2V
/DIV
)
0V
図 30.大信号過渡応答
VSY = ±5VVIN = 100mV p-pAV = +1RL = 2kΩCL = 100pF
07
64
2-0
31
TIME (10µs/DIV)
VO
LTA
GE
(20m
V/D
IV)
0V
図 31.小信号過渡応答
ADA4075-2
Rev. 0 － 10/21 －
0
2
4
–20
–15
–10
–5
0
VSY = ±15V
INPUT
OUTPUT
07
64
2-0
29
TIME (1µs/DIV)
INP
UT
VO
LT
AG
E (
V)
OU
TP
UT
VO
LT
AG
E (
V)
図 32.負側過負荷回復
–2
0
2
4
VSY = ±15V
INPUT
OUTPUT
07
64
2-0
33
TIME (1µs/DIV)
INP
UT
VO
LT
AG
E (
V)
OU
TP
UT
VO
LT
AG
E (
V)
–10
–5
0
5
10
15
図 33.正側過負荷回復
07
64
2-0
61
INPUT
VO
LT
AG
E (
5V
/DIV
)
TIME (2µs/DIV)
OUTPUT
VSY = ±15V
–10mV
+10mV
0VERROR BAND
図 34.0.01%への正セトリング・タイム
–8
–6
–4
–2
0
0
2
4
VSY = ±5V
INPUT
OUTPUT
07
64
2-0
32
TIME (1µs/DIV)
INP
UT
VO
LT
AG
E (
V)
OU
TP
UT
VO
LT
AG
E (
V)
図 35.負側過負荷回復
–2
0
2
4
VSY = ±5V
INPUT
OUTPUT
07
64
2-0
34
TIME (1µs/DIV)
INP
UT
VO
LT
AG
E (
V)
OU
TP
UT
VO
LT
AG
E (
V)
–4
–2
0
2
4
図 36.正側過負荷回復
07
64
2-0
62
INPUT
OUTPUT
VSY = ±5V
–6mV
+6mV
0V
VO
LT
AG
E (
5V
/DIV
)
TIME (2µs/DIV)
ERROR BAND
図 37.0.01%への正セトリング・タイム
ADA4075-2
Rev. 0 － 11/21 －
07
64
2-0
64
INPUT
OUTPUT
VSY = ±15V
–10mV
+10mV
0V
VO
LT
AG
E (
5V
/DIV
)
TIME (2µs/DIV)
ERROR BAND
図 38.0.01%への負セトリング・タイム
1
10
1 10 100 1k 10k 100k
07
64
2-0
35
FREQUENCY (Hz)
VO
LT
AG
E N
OIS
E D
EN
SIT
Y (
nV
/√H
z)
VSY = ±15V
図 39.電圧ノイズ密度
1 10 100 1k 10k 100k
07
64
2-0
45
FREQUENCY (Hz)
CU
RR
EN
T N
OIS
E D
EN
SIT
Y (
pA
/√H
z)
0.1
1
10
CORRELATEDRS1 = RS2
UNCORRELATEDRS1 = 0
VSY = ±15V RS1
RS2
図 40.電流ノイズ密度
07
64
2-0
63
INPUT
OUTPUT
VSY = ±5V
–6mV
+6mV
0V
VO
LT
AG
E (
5V
/DIV
)
TIME (2µs/DIV)
ERROR BAND
図 41.0.01%への負セトリング・タイム
1
10
1 10 100 1k 10k 100k
07
64
2-0
38
FREQUENCY (Hz)
VO
LT
AG
E N
OIS
E D
EN
SIT
Y (
nV
/√H
z)
VSY = ±5V
図 42.電圧ノイズ密度
1 10 100 1k 10k 100k
07
64
2-0
46
FREQUENCY (Hz)
CU
RR
EN
T N
OIS
E D
EN
SIT
Y (
pA
/√H
z)
0.1
1
10
CORRELATEDRS1 = RS2
UNCORRELATEDRS1 = 0
VSY = ±5V RS1
RS2
図 43.電流ノイズ密度
ADA4075-2
Rev. 0 － 12/21 －
INP
UT
NO
ISE
VO
LT
AG
E (
10n
V/D
IV)
07
64
2-0
36
TIME (1s/DIV)
VSY = ±15V
図 44.0.1～10 Hz のノイズ
2
4
6
8
4 6 8 10 12 14 16 180
07
64
2-0
48
SUPPLY VOLTAGE (±V)
SU
PP
LY
CU
RR
EN
T (
mA
)
+125°C
+85°C
+25°C
–40°C
図 45.電源電流対電源電圧
–140
–120
–100
–80
–60
–40
–20
0
100 1k 10k 100k
07
64
2-0
41
FREQUENCY (Hz)
CH
AN
NE
L S
EP
AR
AT
ION
(d
B)
VSY = ±15VVIN = 10V p-pRL = 2kΩ
図 46.チャンネル・セパレーションの周波数特性
INP
UT
NO
ISE
VO
LT
AG
E (
10n
V/D
IV)
07
64
2-0
39
TIME (1s/DIV)
VSY = ±5V
図 47.0.1～10 Hz のノイズ
0
1
2
3
4
5
6
–40 –25 –10 5 20 35 50 65 80 95 110 125
VSY = ±15V
VSY = ±5V
07
64
2-0
57
TEMPERATURE (°C)
SU
PP
LY
CU
RR
EN
T (
mA
)
図 48.電源電流の温度特性
–140
–120
–100
–80
–60
–40
–20
0
100 1k 10k 100k
07
64
2-0
44
FREQUENCY (Hz)
CH
AN
NE
L S
EP
AR
AT
ION
(d
B)
VSY = ±5VVIN = 5V p-pRL = 2kΩ
図 49.チャンネル・セパレーションの周波数特性
ADA4075-2
Rev. 0 － 13/21 －
VSY = ±15Vf = 1kHz
600Ω
2kΩ
0.00001
0.0001
0.001
0.01
0.1
1
10
0.0001 0.001 0.01 0.1 1 10
07
64
2-0
58
AMPLITUDE (V rms)
TH
D +
NO
ISE
(%
)
図 50.THD +ノイズ対振幅
100 1k 10k
VSY = ±15VVIN = 3V rms
600Ω
2kΩ
0.0001
0.001
0.01
0.1
1
10 100k
07
64
2-0
60
FREQUENCY (Hz)
TH
D +
NO
ISE
(%
)
図 51.THD +ノイズの周波数特性
VSY = ±18Vf = 1kHz
600Ω
2kΩ
0.00001
0.0001
0.001
0.01
0.1
1
10
0.0001 0.001 0.01 0.1 1 10 100
07
64
2-0
56
AMPLITUDE (V rms)
TH
D +
NO
ISE
(%
)
図 52.THD +ノイズ対振幅
0.00001
0.0001
0.001
0.01
0.1
1
10
0.0001 0.001 0.01 0.1 1 10
07
64
2-0
65
AMPLITUDE (V rms)
TH
D +
NO
ISE
(%
)
VSY = ±5Vf = 1kHz
600Ω
2kΩ
図 53.THD +ノイズ対振幅
0.0001
0.001
0.01
0.1
1
10 100 1k 10k 100k
07
64
2-0
67
FREQUENCY (Hz)
TH
D +
NO
ISE
(%
)VSY = ±5VVIN = 1.5V rms
600Ω
2kΩ
図 54.THD +ノイズの周波数特性
10 100 1k 10k 100k
VSY = ±18VVIN = 8V rms
600Ω2kΩ
0.00001
0.0001
0.001
0.01
0.1
1
07
64
2-0
59
FREQUENCY (Hz)
TH
D +
NO
ISE
(%
)
図 55.THD +ノイズの周波数特性
ADA4075-2
Rev. 0 － 14/21 －
0
0.5
1.0
1.5
2.0
2.5
–40 –25 –10 5 20 35 50 65 80 95 110 125
VCC – VOH
VOL – VEE
07
64
2-0
66
TEMPERATURE (°C)
OU
TP
UT
VO
LT
AG
E T
O S
UP
PL
Y R
AIL
(V
)
VSY = ±18VRL = 2kΩ
図 56.出力電圧/電源レール電圧比の温度特性
0.1
1
10
0.001 0.01 0.1 1 10 100
07
64
2-0
68
LOAD CURRENT (mA)
OU
TP
UT
VO
LT
AG
E T
O S
UP
PL
Y R
AIL
(V
)
VSY = ±18V
VCC – VOH
VOL – VEE
図 57.電源レールに対する出力電圧対負荷電流
ADA4075-2
Rev. 0 － 15/21 －
アプリケーション情報
入力保護
ADA4075-2 に入力できる最大差動入力電圧は、入力に接続さ
れた内部ダイオードによって決定されます。これらのダイオ
ードは最大差動入力電圧を±1 V に制限するため、非常に大き
な差動電圧が入力されたとき ADA4075-2 の入力ステージでベ
ース―エミッタ間接合ブレークダウンの発生を防止するため
に必要です。ADA4075-2 の超低電圧ノイズ機能を確実にする
ため、一般に使用されている、ダイオード電流を制限する入
力直列内部抵抗を使用していません。
これは小信号アプリケーションで問題になることはありませ
んが、デバイスに大きな差動電圧が加わってしまうようなアプ
リケーションでは、大きな電流がこれらのダイオードに流れ
ます。ADA4075-2 の差動電圧が±1 V を超える場合には、オペ
アンプの両入力に外付け抵抗を使って入力電流を±10 mA 以下
に制限する必要があります(図 58 参照)。ただし、直列抵抗を
接続すると、抵抗がオペアンプ自体の電圧ノイズより大きいサ
ーマル・ノイズを持つことがあるため、総合電圧ノイズ性能
が低下します。たとえば、1 kΩ の抵抗は室温で 4 nV/√Hz のサ
ーマル・ノイズを持ち、これに対して ADA4075-2 は
2.8 nV/√Hz (typ)の極めて低い電圧ノイズを持っています。
R2
R1
3
2
1
ADA4075-2
07
64
2-0
50
図 58.入力保護
総合高調波歪み
ADA4075-2 の総合高調波歪み+ノイズ(THD + N)は、2 kΩ の
負荷抵抗で 0.0002% (typ)です。図 59 に、±4 V と±15 Vの電源
電圧で 2 kΩ の負荷を駆動する ADA4075-2 の性能を示します。
電源電圧±15 V に比べて電源電圧±4 V の方が歪みが大きいこ
とに注意してください。このため、最適歪みのためには、±5
V より高い電源電圧で ADA4075-2 を動作させることが非常に
重要です。電源電圧±5 V と±18 V での THD +ノイズのグラフ
は、図 54 と図 55 に示します。
0.0001
0.001
0.01
0.1
1
10 100 1k 10k 100k
07
64
2-0
69
FREQUENCY (Hz)
TH
D +
NO
ISE
(%
)
VSY = ±4VRL = 2kΩVIN = 1.5V rms
VSY = ±15VRL = 2kΩVIN = 3V rms
図 59.THD +ノイズの周波数特性
位相反転
位相の反転は、入力コモン・モード電圧が範囲を超えるとあ
る種のアンプで発生します。これらのアンプ入力を駆動する
電圧が最大入力コモン・モード電圧範囲を超えると、アンプ
出力の極性が変化します。位相反転が発生すると、デバイス
に永久的な損傷を与えたり、帰還ループ内でロックアップが
発生してしまうことがあります。
ADA4075-2 アンプは、両入力が規定入力電圧範囲内に維持さ
れている限り、出力位相の反転が発生しないように注意深く
デザインされています。片方または両方の入力が入力電圧範
囲を超えても、電源レールの内側にある場合には、出力は最
大出力に留まります。電源電圧±15 V で負荷抵抗 2 kΩ の場合、
入力電圧が入力電圧範囲を超えても電源レールの内側にあれば、
出力は 13 V (typ)に留まります。図 60 に、電源電圧±15 V でユ
ニティ・ゲイン・バッファとして構成された AD4075-2の出力
電圧を示します。
07
64
2-0
53
VIN
VOUT
VO
LT
AG
E (
5V
/DIV
)
TIME (40µs/DIV)
VSY = ±15V
図 60.位相反転なし
ADA4075-2
Rev. 0 － 16/21 －
DAC 出力フィルタ
ADA4075-2 は、超低電圧ノイズ、低歪み、高スルーレートを
持つため、業務用オーディオ信号処理に最適です。図 61 に、
一般的なオーディオ DAC 出力フィルタ構成で使用した
ADA4075-2 を示します。DACの差動出力を ADA4075-2に入力
します。ADA4075-2 は Sallen-key 差動フィルタとして構成し
ます。このフィルタは、DAC 出力ピンの高周波ノイズを除去
する外付けローパス・フィルタとして動作します。また、差
動出力 DAC に対して差動/シングルエンド変換機能も提供しま
す。
DAC 出力フィルタの場合、適切なスルーレートと帯域幅を持
つオペアンプが必要です。ADA4075-2 のスルーレートは 12
V/µs と高く、帯域幅は 6.5 MHz です。このローパス・フィ
ルタのカットオフ周波数は約 167 kHz です。さらに、100 kΩ
と 47 µF の RC 回路は AC 結合として機能するため、出力の
DC 成分を阻止します。
07
64
2-0
54
OUTPUT
DAC OUTN
DAC OUTP
11kΩ
11kΩ
5.62kΩ 1.5kΩ
3.01kΩ
100Ω
5.62kΩ
100kΩ2.2nF
150pF270pF560pF
68pF
47µF
ADA4075-2
1/2
+
図 61.代表的な DAC 出力フィルタ回路(差動)
ADA4075-2
Rev. 0 － 17/21 －
平衡ライン・ドライバ
図 62 の回路に、オーディオ用にデザインされた平衡ライン・
ドライバを示します。このようなドライバは、負荷からコモ
ン・モード電圧が加わることがある出力トランスの動作を模
倣するようにデザインされます。さらに、全体動作に影響を
与えることなく、シングルエンド・アプリケーションで片方
の出力をグラウンドへ短絡することができます。
このタイプの回路では、正帰還と負帰還を使って高いコモン・
モード出力インピーダンスを実現するため、部品に敏感であ
り、ラッチアップに弱いことで知られています。この回路では、
スプリアス動作を防止するためいくつかの技術を使っていま
す。
1 つ目は、4 オペアンプ構成です。これにより入力インピーダ
ンスを負荷に依存しないようにしています(構成によっては入
力インピーダンスが負になることがあります)。出力オペアン
プは、駆動能力を大きくするため入力オペアンプと同じパッ
ケージに内蔵されていることに注意してください。
2 つ目は、正帰還が C2と C3により AC結合されていることで
す。これによりオフセット調整が不要になっています。回路入
力は AC結合であるため、これらのコンデンサの DC電圧は大
きくないので、タンタル・タイプのコンデンサを使うことが
できます。
最後は、これらの注意を行ったとしても、正帰還を正確に制
御することが不可欠なことです。これは、部分的には 1%の
抵抗を使って実現できます。さらに、次のセットアップ手順
を使って、正帰還が過剰にならないようにする必要がありま
す。
1. R11 を中間位置に設定(または両端を短絡、いずれか容易
な方)して、負出力をグラウンドへ一時的に短絡します。
2. 約 1 kHz の 10 V p-p 正弦波を入力に接続し、R7 を調節し
て“test”と表示したポイントの電圧が 930 mV p-p になる
ようにします。
3. 負出力(使用した場合には R11)の短絡を除去し、R11 を調
節して、出力波形が対称になるようにします。
ドライバの総合ゲインは 2 であるため、平衡差動モードでの
ヘッドルームが 6 dB 増えます。出力ノイズは 20 kHz 帯域幅
で約−109 dBVです。
07
64
2-0
73
C310µF
R24.7kΩ
OUT+
OUT–
1/2
ADA4075-2
R5
4.7kΩ
R6
4.7kΩ
R7250Ω R8
100Ω
R9
4.7kΩ
R13
100Ω
R4
4.7kΩ
A21/2
ADA4075-2
A1
IN
C5
50pF
C110µF
C210µF
TESTSYMMETRYTRIM
FEEDBACKTRIM
1/2
ADA4075-2
R12
4.7kΩR11250Ω
R17
4.7kΩ
R16
100Ω
R10
4.7kΩ
R15
4.7kΩ
A4
C6
50pF1/2
ADA4075-2
A3
C4
50pF
R14
100Ω
R110kΩ
NOTES1. ALL RESISTORS SHOULD HAVE 1% TOLERANCE.2. A1/A2 IN SAME PACKAGE; A3/A4 IN SAME PACKAGE.
R3
4.7kΩ
図 62.平衡ライン・ドライバ
ADA4075-2
Rev. 0 － 18/21 －
平衡ライン・レシーバ
図 63 に、ユニティ・ゲインの高いハム除去比を持つ平衡ライ
ン・レシーバを示します。CMRR は、次式で近似されます。
R2R3
R1R410log20
したがって、調整なしで最適 CMRR を得るためには、R1 と
R4 の部品精度を一致させる必要があります。A2 があるため、
2 つの入力のインピーダンスが対称になり(他のデザインとは
異なります)、そのうえ A2 は相補出力も提供します。A3 に
より、コモン・モード入力インピーダンスが約 7.5 kΩ から約
70 kΩ に増えて、ソース・インピーダンスの不一致による
CMRR の性能低下が少なくなっています。A3 は信号パス内
(大部分のオペアンプはここで動作)にないことに注意してくだ
さい。反転出力は非反転出力よりノイズが多いように見えま
すが、実際にはこれらは−111 dBV を中心として対称です(20
kHz帯域幅)。
6 dB の差動入力ヘッドルームを追加するために、総合ゲイン
½が必要になることがあります。これは、R3 と R4 を 5 kΩ に
減少させて、R9 を 22 kΩ に増加させることにより実現するこ
とができます。
R5
5kΩ OUT–
OUT+
IN–
*A3 REDUCES THE DEGRADATION OF CMRR (SEE THE BALANCED LINE RECEIVER SECTION FOR MORE DETAILS).
C122µF
(NON-POLAR)
IN+
07
64
2-0
71
R4
10kΩ
1/2
ADA4075-2
R3
10kΩ
R6
5kΩR1
5kΩR2
5kΩ
C2
50pF
R9
11kΩ
A3*
R85.6kΩ
R75.6kΩ
1/2
A1
A2
ADA4075-2
C3
50pF
R10
11kΩ
図 63.平衡ライン・レシーバ
ADA4075-2
Rev. 0 － 19/21 －
低ノイズ・パラメトリック・イコライザ
図 64 に、可変帯域幅と周波数で±20 dB のカットまたはブース
トを発生するパラメトリック逆イコライザの回路を示します。
周波数制御範囲は 6.9: 1で、形状中心周波数は設定ポテンショ
メータの中点に一致しています。中心周波数は 48 Hz/Ct であ
り、ここで Ct は C1 と C2 の値(μF)です。帯域幅制御では Q
を 0.9 ～約 11 で調節します。総合ノイズは設定に依存します
が、すべての制御は 20 kHz 帯域幅で約−104 dBV を中心とし
ます。このような低ノイズ・レベルを使用すると、多くのア
プリケーションでバイパス・スイッチが不要になります。
図 64.低ノイズ・パラメトリック・イコライザ
ADA4075-2
Rev. 0 － 20/21 －
回路図
07
64
2-0
72
–INA/–INB
+INA/+INB
OUTA/OUTB
V+
V–
図 65.簡略化した回路図
ADA4075-2
Rev. 0 － 21/21 －
外形寸法
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
COMPLIANT TO JEDEC STANDARDS MS-012-AA
01
24
07
-A
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
0.50 (0.0196)
0.25 (0.0099)45°
8°
0°
1.75 (0.0688)
1.35 (0.0532)
SEATINGPLANE
0.25 (0.0098)
0.10 (0.0040)
41
8 5
5.00 (0.1968)
4.80 (0.1890)
4.00 (0.1574)
3.80 (0.1497)
1.27 (0.0500)BSC
6.20 (0.2441)
5.80 (0.2284)
0.51 (0.0201)
0.31 (0.0122)
COPLANARITY
0.10
図 66.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロウ・ボディ
(R-8)
寸法: mm (インチ)
オーダー・ガイド
Model Temperature Range Package Description Package Option
ADA4075-2ARZ1 −40°C to +125°C 8-Lead SOIC_N R-8
ADA4075-2ARZ-R71 −40°C to +125°C 8-Lead SOIC_N R-8
ADA4075-2ARZ-RL1 −40°C to +125°C 8-Lead SOIC_N R-8
1 Z = RoHS 準拠製品
D07642-0
-10/0
8(0
)-J