and·or·not게이트 실험 -...

02ANDmiddotORmiddotNOT 게이트 실험

33실 험 33

2 AND ∙OR ∙NOT 게이트 실험

21 실 험 목 적

논리 게이트인 AND OR NOT 게이트의 동작특성을 이해한다

AND OR NOT 게이트의 진리표와 논리식을 실험을 통해 확인한다

22 실 험 이 론

221 디지털 논리회로

조합논리회로 순서논리회로

디 지 털 논 리 회 로

그림 2-1 디지털 논리회로

이론과 함께 하는 디지털회로실험

34

디지털 논리회로(digital logic circuit)는 그림 2-1과 같이 조합논리회로(combina-

tional logic circuit)와 순서논리회로(sequential logic circuit)로 크게 나 수 있다

조합논리회로는 출력이 재 입력들의 조합에 의해서만 결정되는 논리회로이고

순서논리회로는 출력이 재의 입력들의 조합뿐만 아니라 재의 출력상태에 의

해서도 결정되는 논리회로이다 2가지 논리회로의 가장 큰 차이 은 재의 출력상

태가 논리회로의 출력에 향을 미치는지의 여부이다 조합논리회로는 재의 출력

상태가 논리회로의 새로운 출력에 향을 미치지 않는 논리회로이고 순서논리

회로는 재의 출력상태가 논리회로의 새로운 출력에 향을 미치는 논리회로이다

조합논리회로의 로 자계산기를 생각해 보자 자계산기는 연산을 한 입력

데이터들에 의해서만 출력 데이터값이 결정된다 자계산기를 이용하여 10＋20의

덧셈을 하는 경우 자계산기의 출력은 오직 10과 20이라는 2개의 입력 데이터

에 의해서만 결정되고 이 의 다른 연산에 의해 재 자계산기가 어떤 출력

데이터를 나타내고 있는지는 향을 미치지 않는다 이와 같은 특성을 갖는

논리회로를 조합논리회로라고 한다

전자계산기(예 덧셈기)

입력 A

입력 B출력 Y

입력 A와 입력 B에 의해서만 출력 Y가 결정

그림 2-2 조합논리회로

자계산기와 비교하여 디지털 시계를 생각해 보자 디지털 시계의 입력은 클록

펄스(clock pulse)이다 디지털 시계의 입력신호로 주어지는 클록 펄스는 동일한 주기

를 갖고 반복 으로 주어지는 신호이다 즉 동일한 클록 입력신호가 반복 으로

주어지는 디지털 시계가 정확한 시간을 나타내기 해서는 디지털 시계의 재

의 출력상태(시간)가 새로운 출력에 향을 미쳐야 한다 를 들어 편의상 1 에


35실 험 35

1개의 클록이 입력신호로 주어지는 디지털 시계를 가정하고 그림 2-3과 같이 재

출력(시간)이 1시 59분 59 인 상태에서 클록 입력이 주어진다면 새로운 출력은 2시

0분 0 가 된다 그러나 11시 59분 59 인 상태에서 클록 입력이 주어진다면 새로운

출력은 12시 0분 0 가 된다 이와 같이 출력이 입력뿐만 아니라 재의 출력상태에

의해서도 결정되는 논리회로를 순서논리회로라고 한다

디지털시계(예 현재 출력시간

1시 59분 59초)클록 입력

출력 Y(새로운 출력시간

2시 0분 0초)

클록 입력과 현재의 출력상태에 의해 새로운 출력 Y가 결정

그림 2-3 순서논리회로

222 조합논리 게이트

조합논리회로와 순서논리회로의 2가지의 디지털 논리회로 조합논리회로를 우선

으로 살펴본다 조합논리회로를 구성하기 한 핵심 인 논리소자로 NOT

AND OR의 3가지의 게이트 회로(gate circuit)가 있다 NOT 게이트는 입력을 반

시켜 출력이 되게 하는 게이트이다 즉 입력이 1(= H)이면 출력이 0(= L)이 되게 하

고 입력이 0이면 출력이 1이 되게 하는 논리 게이트이다 AND 게이트는 모든 입력

들이 1인 경우는 출력이 1이 되고 그 이외의 입력 조합에 해서는 출력이 0이 되

는 논리 게이트이다 한 OR 게이트는 입력들 어느 한 입력이라도 1인 경우는

출력이 1이 되고 입력들이 모두 0인 경우만 출력이 0이 되는 논리 게이트이다

이론 으로 모든 조합논리회로는 AND OR NOT의 3가지의 논리 게이트를 이용

하여 구성할 수 있다 한 이들 논리 게이트 이외에 NAND NOR XOR(exclusive

OR) XNOR(exclusive NOR) 등의 논리 게이트가 있다 조합논리회로를 이해하기

해서는 이들 논리 게이트들의 특성을 정확히 이해하는 것이 필수 이다 표 2-1에

조합논리 게이트들의 논리기호 논리식 진리표 등을 나타내었다


36

표 2-1 조합논리 게이트

명 칭 논리기호 논리식 진리표

NOT 7404 YA Y AA Y0 11 0

AND 7408A

BY Y AsdotB

A B Y0 0 00 1 01 0 01 1 1

OR 7432A

BY Y AB

A B Y0 0 00 1 11 0 11 1 1

NAND 7400A

BY Y AsdotB

A B Y0 0 10 1 11 0 11 1 0

NORA

BY7402 Y AB

A B Y0 0 10 1 01 0 01 1 0

XOR 7486A

BY

Y AB AB AoplusB

A B Y0 0 00 1 11 0 11 1 0

XNORA

BY74266

Y AB AB ABAB AoplusB

A B Y0 0 10 1 01 0 01 1 1


37실 험 37

223 ANDsdotORsdotNOT 게이트

(1) NOT 게이트

NOT 게이트의 논리기호 논리식 진리표는 표 2-1과 같다 식 (21)은 NOT 게이

트의 논리식으로 입력 A가 반 되어 출력 Y가 되는 것을 나타낸다 디지털 시스템

은 0(= L)과 1(= H)의 2가지 데이터만 존재하므로 NOT 게이트가 입력 데이터를 반

한다는 의미는 입력 데이터가 0이면 출력 데이터가 1이 되고 입력 데이터가 1이

면 출력 데이터가 0이 된다는 의미이다

Y A (21)

그림 2-4는 NOT 게이트를 TTL(Transistor-Transistor Logic) IC로 구성한 74LS04

의 핀 배치도이다 모든 TTL IC에는 정상 인 동작을 해 직류 원을 인가하여야

하므로 ＋5 V를 한 VCC 단자와 지(ground)를 한 GND 단자가 공통 으로 존

재한다 74LS04에서 7번과 14번 단자는 TTL IC에 ＋5 V의 직류 압을 공 하기

한 단자이다 NOT 게이트는 1-입력(input) 1-출력(output)의 논리소자이므로 14핀

의 74LS04 TTL IC 1개는 6개의 NOT 게이트로 구성된다 NOT 게이트는 입력을

반 (inverting)시키는 기능을 하는 논리소자이므로 이를 인버터(inverter)라고 부른다

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

그림 2-4 NOT 게이트 74LS04 (hex inverter)


38

(2) AND 게이트

AND 게이트의 논리기호 논리식 진리표는 표 2-1과 같다 식 (22)는 AND 게이

트의 논리식으로 입력 A와 입력 B가 모두 1인 경우에만 출력 Y가 1이 되고 그 이

외의 입력 조합에 해서는 출력 Y가 0이 되는 것을 의미이다 가능한 모든 입력

조합들 각각에 한 출력 상태를 나타낸 표를 진리표(truth table)라고 하며 AND

게이트의 진리표는 표 2-1과 같다

Y AsdotB (22)

그림 2-5는 AND 게이트 TTL IC인 74LS08의 핀 배치도이다 74LS08에서 7번과

14번 단자는 TTL IC에 ＋5 V의 직류 압을 공 하기 한 단자이다 AND 게이

트 74LS08은 2-입력(input) 1-출력(output)의 논리소자이므로 14핀의 74LS08 1개는

그림 2-5와 같이 4개의 AND 게이트로 구성된다

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

그림 2-5 AND 게이트 74LS08

2-입력 AND 게이트인 74LS08 이외에 3-입력 AND 게이트는 74LS11 4-입력

AND 게이트는 74LS21을 사용할 수 있다 그러나 필요에 따라 74LS08을 그림 2-6

과 같이 3-입력 는 4-입력 AND 게이트로 응용할 수도 있다


39실 험 39

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

그림 2-6 2-입력 AND 게이트를 3-입력 AND 게이트로 응용

(3) OR 게이트

OR 게이트의 논리기호 논리식 진리표는 표 2-1과 같다 식 (23)은 OR 게이트

의 논리식으로 입력 A 는 입력 B 어느 하나라도 1인 경우 출력 Y가 1이 되

고 입력 A와 입력 B가 모두 0이 되는 경우에만 출력 Y가 0이 되는 것을 의미이다

가능한 모든 입력 조합들 각각에 한 출력 상태를 나타낸 표를 진리표라고 하며

OR 게이트의 진리표는 표 2-1과 같다 표 2-1의 진리표에서 2-입력 OR 게이트의

경우 4가지의 가능한 입력 조합 입력 A와 입력 B가 모두 0인 경우만 출력 Y가

0이 되고 그 이외의 경우 즉 입력 A와 입력 B 어도 하나는 1인 경우에는 출

력 Y가 1이 되는 것을 알 수 있다

Y AB (23)

그림 2-7은 OR 게이트 TTL IC인 74LS32의 핀 배치도이다 74LS32 역시 7번과

14번 단자는 TTL IC에 ＋5 V의 직류 압을 공 하기 한 단자이다 한 OR 게

이트 74LS32 역시 2-입력(input) 1-출력(output)의 논리소자이므로 14핀의 74LS32 1

개는 그림 2-7과 같이 4개의 OR 게이트로 구성된다


40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

그림 2-7 OR 게이트 74LS32

2-입력 OR 게이트인 74LS32 역시 필요에 따라 그림 2-8과 같이 3-입력 는

4-입력 OR 게이트로 응용할 수 있다

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D

그림 2-8 2-입력 OR 게이트를 4-입력 OR 게이트로 응용


41실 험 41

224 디지털 실험회로 구성 및 실험단계

디지털 논리회로의 실험회로 구성을 그림 2-9에 나타내었다 디지털 논리회로 실

험을 한 첫 번째 단계로 TTL 등의 디지털 논리회로 부품과 드 보드(bread

board)를 이용하여 실험회로를 구성한다 를 들어 AND 게이트를 이용한 디지털

논리회로를 구성한다면 AND 게이트인 74LS08과 필요한 자부품을 드 보드를

이용하여 실험회로를 구성한다

두 번째 단계로는 드 보드 등을 이용하여 구성한 디지털 실험회로에 2가지

의 입력을 인가하여야 한다 첫 번째 입력은 입력 원이고 두 번째 입력은 입력

데이터이다 모든 실험회로에는 한 입력 원을 인가하여야 한다 를 들어 TTL

을 이용한 디지털 논리회로에는 ＋5 V의 직류 원을 인가하여야 한다 입력 원 공

을 해 가장 일반 으로 사용하는 실험장비는 직류 원 공 장치(DC power

supply)이다 한 디지털 논리회로의 동작을 해 필수 인 다른 입력은 입력 데이

터이다 디지털 논리회로이므로 1(= H)0(= L)의 입력 데이터 는 클록 신호(clock

signal) 등이 입력으로 주어져야 한다

세 번째 단계로는 디지털 실험회로가 정상 으로 동작하는지의 여부를 확인하기

해 출력신호를 디지털 멀티미터(DMM) 는 오실로스코 등의 실험장비를 이

용하여 측정하여야 한다 실험 1에서 주요 실험장비 사용법을 상세히 설명하고 사

용법을 익히기 한 실험을 진행한 이유는 바로 디지털 논리회로의 실험을 해

드 보드 직류 원 공 장치 디지털 멀티미터 오실로스코 신호발생기 등의 실

험장비가 공통 으로 필요하기 때문이다

디지털논리회로(브레드보드 TTL 등을이용하여 실험회로 구성)

입력전원(직류전원 공급장치)

입력데이터(HL 클럭신호 등)

출력신호(DMM OSC 등 이용

측정)

그림 2-9 디지털 실험회로 구성


42

디지털 실험회로 구성의 를 보다 구체 으로 살펴보기 해 그림 2-10에 3-입

력 AND 게이트의 입력 A B C가 A = 1 B = 1 C = 1인 경우 출력단자 Y의 출력

데이터를 측정하기 한 실제 실험회로의 구성을 나타내었다

직류전원공급기출력단자의

접지선(GND)직류전원공급기

출력단자의+전압(+5V)

접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C

그림 2-10 3-입력 AND 게이트 실험회로 구성 (입력 A=B=C=1인 경우)

실험내용이 매우 간단하므로 1단계의 실험회로 구성 역시 간단하다 그림 2-6과

같은 AND 게이트인 TTL 74LS08 1개만 필요하며 그 이외의 다른 자부품은 추가

으로 필요하지 않다 2-입력 AND 게이트를 3-입력 AND 게이트로 응용하기 한

결선 입력 원과 입력 데이터를 인가하기 한 결선이 실험회로 구성을 해 필요

한 결선의 부이다

실험의 2단계로써 입력 원 ＋5 V를 직류 원 공 장치를 이용하여 공 한다

한 입력 데이터는 직류 원의 ＋5 V 라인을 입력 데이터 1(= H)로 사용하고

직류 원의 지선을 입력 데이터 0(= L)으로 사용하여 한 입력 데이터를 인가

한다


43실 험 43

실험의 3단계로써 AND 게이트의 출력단자 Y의 압을 디지털 멀티미터로 측정

하여 실험이 올바르게 진행되었는지 확인한다 정확한 실험을 해서는 반드시

련 이론을 잘 이해하고 있어야 하며 실험결과를 이론 으로 미리 측할 수 있어

야 한다 지 를 들어 진행하고 있는 실험에서 출력 데이터는 Y = 1이다 따라서

출력데이터를 확인하여 출력 Y = 1인지를 확인하여야 한다 이론 인 결과를 정확히

이해하지 못하는 경우는 실험이 제 로 진행되었는지 스스로 단할 수 없고 이론과

실험을 연계하는 응용력을 키울 수 없으므로 소기의 실험목 을 달성하기 어렵다

실험의 4단계는 정상 인 실험 데이터 등을 기록하고 실험을 종료하는 단계이

다 그러나 실험 데이터가 이론 인 결과와 차이가 나는 경우는 실험이 잘못된

원인을 규명하여 이를 수정하고 실험을 처음부터 다시 진행하여야 한다 그림

2-11에는 이와 같이 4가지 단계로 구성된 디지털 논리회로 실험단계를 나타내었다

1단계 실험회로 구성(TTL 브레드 보드 등 이용)

2단계 입력전원과 입력데이터 인가(직류전원 공급장치 등 이용)

3단계 출력데이터 확인(디지털 멀티미터 오실로스코프 등 이용)

4단계 실험 종료(출력데이터가 이론과 일치하는 경우)

출력데이터가 이론과 일치하지 않는 경우

실험회로 재확인

입력전원과 입력데이터

재확인

그림 2-11 디지털 논리회로 실험단계


44

225 디지털 실험회로 수정단계

디지털 논리회로 실험을 하는 데 있어 한 번에 실험을 성공하지 못하는 경우가 흔

히 있다 특히 실험회로가 복잡해질수록 시행착오를 거치는 경우가 일반 이다 따라

서 실험을 성공 으로 수행하기 해서는 그림 2-11의 네 번째 단계에서 실험결과

가 이론 인 결과와 상이하여 실험을 다시 진행해야 하는 경우에 하여 정확히

이해하는 것이 매우 요하다

실험결과에 오류가 발생하는 첫 번째 이유는 1단계의 실험회로 구성에 문제

이 있기 때문이다 실험회로 구성에 오류가 발생하는 원인은 실험회로 결선을 잘못

하 거나 드 보드의 이 불량하거나 는 사용하는 TTL 등의 부품이

불량한 경우 등이다 가장 일반 인 오류는 실험회로 결선을 잘못하는 경우이므로

실험회로가 정확히 결선되었는지 다시 한 번 꼼꼼하게 확인하는 것이 무엇보다 요

하다 실험의 오류를 찾아내기 한 첫 번째 노력은 실험회로가 이론 으로 맞는지

다시 한 번 검토하고 육안으로 실험회로의 결선이 정확한지 재확인하는 것이다

육안으로 실험회로의 오류를 규명하는 이 단계에서는 드 보드의 불량이나

TTL 등 부품의 불량은 찾아낼 수 없다

+VCC 라인GND 라인


입력 A B C 입력데이터 인가 입력 A=B=C=1(H)

입력전원 연결 74LS08의 7번 핀을GND(0V)에 연결

입력전원 연결 74LS08의 14번 핀을+VCC(+5V)에 연결

출력 Y 단자접지선(GND)







그림 2-12 실험회로의 결선 확인 (육안 확인)


45실 험 45

그리고 실험결과에 오류가 발생하는 두 번째 이유는 입력 원 는 입력 데이터

의 오류에 있다 즉 입력 원이 인가되지 않거나 입력 데이터가 정확하게 인가되지

않는 경우이다 실험회로가 정확히 결선되고 드 보드나 부품에 문제가 없

는 경우라 하더라도 입력 원이 인가되지 않는다거나 입력 데이터가 인가되지 않으

면 정상 인 실험결과를 얻을 수 없는 것은 지극히 당연하다 이에 한 오류 여부

를 확인하기 해서는 디지털 멀티미터 등을 이용하여 입력 원과 입력 데이터가

정확하게 인가되고 있는지 직 측정해 보는 방법이 가장 좋다 이 과정을 통해

드 보드의 불량이나 부품의 동작 불량 등의 문제 도 찾아낼 수 있다

그림 2-13은 ＋5 V의 입력 원이 정확히 74LS08에 인가되고 있는지를 디지털

멀티미터를 이용하여 확인하는 그림이다 그림 2-13 (a)와 그림 2-13 (b)의 그림에

서 7번 핀과 14번 핀을 직 체크하여 지 압과 ＋VCC 압을 확인하고 있다

실험회로의 오류를 찾아내는 경우 IC 단자를 직 체크하는 것이 매우 요하다

왜냐하면 드 보드나 회로결선용 퍼선(jumper wire)의 불량 등에 의해서

오류가 발생할 수도 있기 때문이다 ＋5 V(＋VCC)의 입력 압이 TTL 74LS08에 인가

되고 있는지의 여부는 14번 핀의 압을 직 확인하는 것이 가장 좋은 방법이다

DMM측정전압DMM측정전압


(a) 접지전압 확인 (7번 핀) (b) VCC전압 확인 (14번 핀)

그림 2-13 입력전원 확인 (DMM 이용)


46

그림 2-14는 3-입력 AND 게이트의 입력 데이터가 정확히 74LS08에 인가되고

있는지를 디지털 멀티미터를 이용하여 확인하는 그림이다 2-입력 AND 게이트인

74LS08을 3-입력 AND 게이트로 응용하는 회로가 그림 2-6이다 그림 2-6에서 입

력 A는 1번 핀 입력 B는 2번 핀 입력 C는 5번 핀이다 그림 2-14에서 보는 바와

같이 입력 A 입력 B 입력 C 역시 직 핀의 압을 확인하기 하여 각각 1번

핀 2번 핀 5번 핀의 압을 디지털 멀티미터를 이용하여 직 측정하고 있다

그 이유는 입력 압의 확인과 마찬가지로 입력 데이터가 TTL 74LS08에 인가되고

있는지의 여부는 입력단자의 압을 직 확인하는 것이 가장 좋은 방법이기 때

문이다

측정전압측정전압

측정전압측정전압 측정

전압측정전압

(a) 입력 데이터 A 확인 (b) 입력 데이터 B 확인 (c) 입력 데이터 C 확인

그림 2-14 입력 데이터 확인 (DMM 이용)

입력 원과 입력 데이터가 정확히 인가되고 있는 것을 확인한 상태에서도 출

력 데이터가 이론 인 결과와 다르게 나타나는 경우는 최 입력단에서 최종 출

력단까지 1단씩 넘어가면서 각 단의 입력과 출력을 측정하여 이론 인 결과와

비교하여야 한다 이를 해서는 최종 출력단의 이론 인 결과뿐만 아니라 간

단계에서의 이론 인 결과도 정확히 이해하여야 한다 성공 인 실험을 해 무

엇보다 먼 이론 인 이해가 선행되어야 하는 이유가 여기에 있다 그림 2-15는

최종 출력단의 압을 디지털 멀티미터를 이용하여 확인하는 그림이다


47실 험 47

DMM을이용한출력 Y측정전압


그림 2-15 출력 데이터 확인 (DMM 이용)

23 실 험 부 품

부품 및 장비 규격 및 수량

부 품 TTL

NOT 게이트 7404 1개

AND 게이트 7408 1개

OR 게이트 7432 1개

장 비

직류 원 공 장치(DC power supply)

디지털 멀티미터(DMM)

드 보드(bread board)

기 타jumper wire

wire stripper( 는 nipper)


48

24 실 험 방 법

실험 1 NOT 게이트 실험

A Y7404

그림 2-16 NOT 게이트 실험회로

① TTL 7404를 이용하여 그림 2-16 NOT 게이트 실험회로를 구성하여라

+5V 라인GND 라인


입력 A 입력데이터 인가 현재 입력 A=0 상태(∵접지선에 연결)




직류전원공급장치의+5V단자에 연결

직류전원공급장치의GND단자에 연결









그림 2-17 NOT 게이트 실험회로 구성


49실 험 49

직류전원공급장치의

접지단자(0V)직류전원

공급장치의+전압단자(+5V)

DMM이용출력 Y의전압측정

직류전원공급장치






그림 2-18 NOT 게이트 실험회로의 입력전원 및 입력 데이터 연결

그림 2-16의 NOT 게이트 실험회로 구성시 그림 2-17과 그림 2-18을

참조하여라 그림 2-16 NOT 게이트 실험회로에 표시되지는 않았지만

TTL IC의 원단자에 그림 2-17과 같이 직류 원(＋5 V)을 연결하여야

한다 즉 7404의 7번 핀(GND)을 0 V의 지선에 연결하고 14번 핀

(VCC)을 ＋5 V의 입력 원에 연결하는 것을 잊지 말아야 한다 이와

같이 TTL IC의 원단자에 입력 원을 연결하는 것은 실험회로에 별

도로 표시되지 않은 경우에도 반드시 주의하여 연결하여야 한다

입력 A단자에 표 2-2에 표시된 압을 인가하는 경우의 Y단자의 출력

압을 측정하여 표 2-2에 기재하여라 Y단자의 출력 압은 소수 한 자

리까지 측정하여라 그림 2-17에서 입력 A가 지선에 연결되어 있으므

로 입력 A는 디지털 데이터 0에 해당하는 0 V가 인가된다 한 입력 A

를 ＋5 V선에 연결하면 디지털 데이터 1에 해당하는 ＋5 V가 인가된다

이와 같이 10의 입력 데이터는 입력 원을 이용하여 인가할 수 있다

② 그림 2-16 NOT 게이트 실험회로의 입력 A단자에 직류 원 공 장치를

이용하여 입력 압을 0~5 V까지 가변하면서 Y단자의 출력 압이 5 V

(= H)가 되는 입력 압의 범 를 측정하여 표 2-2에 기재하여라 한

입력 압을 0~5 V까지 가변하면서 Y단자의 출력 압이 0 V(= L)가

되는 입력 압의 범 를 측정하여 표 2-2에 기재하여라


50

입력단자 A의 전압을0~5V까지 가변하기

위한 출력단자TTL IC의

+5V 입력전원용출력단자




그림 2-19 NOT 게이트 실험회로의 입력 데이터 가변 (0~5 V)

실험단계 ②의 실험회로 구성을 해서는 입력 원과 입력 데이터가

각각 별도의 직류 원을 사용하여야 하므로 실험을 해 그림 2-19와

같이 출력이 2개인 직류 원 공 장치를 사용하여야 한다

A Y7404 7404

그림 2-20 이중 NOT 게이트 실험회로

③ TTL 7404를 이용하여 그림 2-20 이 NOT 게이트 실험회로를 구성하여라

입력 A단자에 표 2-2에 표시된 압을 인가한 경우의 Y단자의 출력

압을 측정하여 표 2-2에 기재하여라 Y단자의 출력 압은 소수 한

자리까지 측정하여라


51실 험 51

실험 2 AND 게이트 실험

A7408

BY

그림 2-21 AND 게이트 실험회로

④ TTL 7408을 이용하여 그림 2-21 AND 게이트 실험회로를 구성하여라

입력 A단자와 B단자에 표 2-3에 표시된 압을 각각 인가한 경우의 Y

단자의 출력 압을 측정하여 표 2-3에 기재하여라 Y단자의 출력 압

은 소수 한 자리까지 측정하여라

A

BY

7408

7408C

그림 2-22 3-입력 AND 게이트 실험회로

⑤ TTL 7408을 이용하여 그림 2-22 3-입력 AND 게이트 실험회로를 구성

하여라 실험회로 구성시 그림 2-12를 참조하여라

입력 A단자 B단자 C단자에 표 2-3에 표시된 압을 각각 인가한 경우

의 Y단자의 출력 압을 측정하여 표 2-3에 기재하여라


52

실험 3 OR 게이트 실험

A

BY7432

그림 2-23 OR 게이트 실험회로

⑥ TTL 7432를 이용하여 그림 2-23 OR 게이트 실험회로를 구성하여라




A

BY

C

7432

7432

그림 2-24 3-입력 OR 게이트 실험회로

⑦ TTL 7432를 이용하여 그림 2-24 3-입력 OR 게이트 실험회로를 구성하여라

TTL 7432를 이용하고 실험회로 구성시 그림 2-12를 참조하여라




53실 험 53

25 실 험 결 과


실험단계 입 력 (A) 출 력 (Y) 참고사항

①

0 [V] [V]DMM을 이용하여 소수

한 자리까지 측정5 [V] [V]

②

0 ~ [V] 5 [V] DC power supply를 이

용하여 입력 A단자의

압을 가변 ~ 5 [V] 0 [V]

③


한 자리까지 측정 5 [V] [V]

표 2-2 NOT 게이트 실험 데이터


54


실험단계입 력 [V]

출 력 (Y) 참고사항A B C

④

0 0 - [V]

DMM을 이용하여 소수

한 자리까지 측정

0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]

표 2-3 AND 게이트 실험 데이터


55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]

표 2-4 OR 게이트 실험 데이터


56

26 검 토 사 항

983729 실험단계 ①의 실험결과(표 2-2)를 이용하여 NOT 게이트 회로의 논리식을 나

타내고 NOT 게이트 회로의 동작특성에 하여 간단히 설명하여라

983730 실험단계 ②의 실험결과(표 2-2)에서 측정된 입력 압 범 를 참조하여 NOT

게이트에서 디지털 데이터 0으로 인식하는 압범 가 얼마인지 답하여라


게이트에서 디지털 데이터 1로 인식하는 압범 가 얼마인지 답하여라

983732 실험단계 ③의 실험결과(표 2-2)를 이용하여 이 NOT 게이트 회로의 논리식

을 나타내고 이 NOT 게이트 회로의 동작특성에 하여 간단히 설명하여라

983733 실험단계 ④의 실험결과(표 2-3)를 이용하여 2-input AND 게이트 회로의 논리

식을 나타내고 2-input AND 게이트 회로의 동작특성에 하여 간단히 설명하

여라

983734 실험단계 ⑤의 실험결과(표 2-3)를 이용하여 3-input AND 게이트 회로의 논리


여라

983735 실험단계 ⑥의 실험결과(표 2-4)를 이용하여 2-input OR 게이트 회로의 논리식

을 나타내고 2-input OR 게이트 회로의 동작특성에 하여 간단히 설명하여라

983736 실험단계 ⑦의 실험결과(표 2-4)를 이용하여 3-input OR 게이트 회로의 논리식


983737 실험시의 특이사항 실험에 한 종합결론을 정리하여라


34

디지털 논리회로(digital logic circuit)는 그림 2-1과 같이 조합논리회로(combina-

tional logic circuit)와 순서논리회로(sequential logic circuit)로 크게 나 수 있다

조합논리회로는 출력이 재 입력들의 조합에 의해서만 결정되는 논리회로이고

순서논리회로는 출력이 재의 입력들의 조합뿐만 아니라 재의 출력상태에 의

해서도 결정되는 논리회로이다 2가지 논리회로의 가장 큰 차이 은 재의 출력상

태가 논리회로의 출력에 향을 미치는지의 여부이다 조합논리회로는 재의 출력

상태가 논리회로의 새로운 출력에 향을 미치지 않는 논리회로이고 순서논리

회로는 재의 출력상태가 논리회로의 새로운 출력에 향을 미치는 논리회로이다

조합논리회로의 로 자계산기를 생각해 보자 자계산기는 연산을 한 입력

데이터들에 의해서만 출력 데이터값이 결정된다 자계산기를 이용하여 10＋20의

덧셈을 하는 경우 자계산기의 출력은 오직 10과 20이라는 2개의 입력 데이터

에 의해서만 결정되고 이 의 다른 연산에 의해 재 자계산기가 어떤 출력

데이터를 나타내고 있는지는 향을 미치지 않는다 이와 같은 특성을 갖는

논리회로를 조합논리회로라고 한다

전자계산기(예 덧셈기)

입력 A

입력 B출력 Y

입력 A와 입력 B에 의해서만 출력 Y가 결정

그림 2-2 조합논리회로

자계산기와 비교하여 디지털 시계를 생각해 보자 디지털 시계의 입력은 클록

펄스(clock pulse)이다 디지털 시계의 입력신호로 주어지는 클록 펄스는 동일한 주기

를 갖고 반복 으로 주어지는 신호이다 즉 동일한 클록 입력신호가 반복 으로

주어지는 디지털 시계가 정확한 시간을 나타내기 해서는 디지털 시계의 재

의 출력상태(시간)가 새로운 출력에 향을 미쳐야 한다 를 들어 편의상 1 에


35실 험 35









2시 0분 0초)


















36



NOT 7404 YA Y AA Y0 11 0

AND 7408A

BY Y AsdotB

A B Y0 0 00 1 01 0 01 1 1

OR 7432A

BY Y AB

A B Y0 0 00 1 11 0 11 1 1

NAND 7400A

BY Y AsdotB

A B Y0 0 10 1 11 0 11 1 0

NORA

BY7402 Y AB

A B Y0 0 10 1 01 0 01 1 0

XOR 7486A

BY

Y AB AB AoplusB

A B Y0 0 00 1 11 0 11 1 0

XNORA

BY74266


A B Y0 0 10 1 01 0 01 1 1


37실 험 37


(1) NOT 게이트






Y A (21)








14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7



38

(2) AND 게이트






Y AsdotB (22)





14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7






39실 험 39

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y


(3) OR 게이트









Y AB (23)






40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7




14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D



41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







35실 험 35









2시 0분 0초)


















36



NOT 7404 YA Y AA Y0 11 0

AND 7408A

BY Y AsdotB

A B Y0 0 00 1 01 0 01 1 1

OR 7432A

BY Y AB

A B Y0 0 00 1 11 0 11 1 1

NAND 7400A

BY Y AsdotB

A B Y0 0 10 1 11 0 11 1 0

NORA

BY7402 Y AB

A B Y0 0 10 1 01 0 01 1 0

XOR 7486A

BY

Y AB AB AoplusB

A B Y0 0 00 1 11 0 11 1 0

XNORA

BY74266


A B Y0 0 10 1 01 0 01 1 1


37실 험 37


(1) NOT 게이트






Y A (21)








14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7



38

(2) AND 게이트






Y AsdotB (22)





14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7






39실 험 39

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y


(3) OR 게이트









Y AB (23)






40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7




14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D



41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







36



NOT 7404 YA Y AA Y0 11 0

AND 7408A

BY Y AsdotB

A B Y0 0 00 1 01 0 01 1 1

OR 7432A

BY Y AB

A B Y0 0 00 1 11 0 11 1 1

NAND 7400A

BY Y AsdotB

A B Y0 0 10 1 11 0 11 1 0

NORA

BY7402 Y AB

A B Y0 0 10 1 01 0 01 1 0

XOR 7486A

BY

Y AB AB AoplusB

A B Y0 0 00 1 11 0 11 1 0

XNORA

BY74266


A B Y0 0 10 1 01 0 01 1 1


37실 험 37


(1) NOT 게이트






Y A (21)








14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7



38

(2) AND 게이트






Y AsdotB (22)





14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7






39실 험 39

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y


(3) OR 게이트









Y AB (23)






40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7




14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D



41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







37실 험 37


(1) NOT 게이트






Y A (21)








14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7



38

(2) AND 게이트






Y AsdotB (22)





14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7






39실 험 39

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y


(3) OR 게이트









Y AB (23)






40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7




14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D



41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







38

(2) AND 게이트






Y AsdotB (22)





14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7






39실 험 39

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y


(3) OR 게이트









Y AB (23)






40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7




14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D



41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







39실 험 39

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y


(3) OR 게이트









Y AB (23)






40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7




14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D



41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







40

14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7




14 13 12 11 10 9 8VCC

GND1 2 3 4 5 6 7

입력A

입력B

입력C

출력Y

입력D



41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







41실 험 41

























측정)



42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







42







접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C




접지선(GND)

출력 Y단자

+5V 라인(+VCC)

0V 라인(GND)

입력A

입력B

입력C










한다


43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







43실 험 43



















재확인



44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







44






























45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







45실 험 45





















46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







46









문이다



전압측정전압











47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







47실 험 47




23 실 험 부 품


부 품 TTL




장 비




기 타jumper wire



48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







48

24 실 험 방 법


A Y7404





















49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







49실 험 49































50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







50











A Y7404 7404







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







51실 험 51


A7408

BY






A

BY

7408

7408C







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







52


A

BY7432






A

BY

C

7432

7432







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







53실 험 53

25 실 험 결 과



①



②



압을 가변 ~ 5 [V] 0 [V]

③





54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







54




④

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑤

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







55실 험 55




⑥

0 0 - [V]



0 5 - [V]

5 0 - [V]

5 5 - [V]

⑦

0 0 0 [V]



0 0 5 [V]

0 5 0 [V]

0 5 5 [V]

5 0 0 [V]

5 0 5 [V]

5 5 0 [V]

5 5 5 [V]



56

26 검 토 사 항











여라



여라







56

26 검 토 사 항











여라



여라






and·or·not게이트 실험 -...

Documents