이론, 실습, 시뮬레이션datamining.uos.ac.kr/wp-content/uploads/2015/10/연습... · ·...
TRANSCRIPT
IT COOKBOOK 187
이론, 실습, 시뮬레이션
디지털 논리회로(개정3판)
(Problem Solutions of Chapter 7)
디지털 논리회로 Solution of Chapter 7
1
1. 반감산기와 전감산기를 설계
① 반감산기
반감산기는 한 비트의 2진수 에서 를 빼는 회로이며, 두 수의 차(difference, )와 빌림 수(barrow, )를
계산하는 뺄셈회로이다. 에서 를 뺄 수 없으면 윗자리에서 빌려와 빼야 하며, 이 때 빌려오는 수는 윗자
리에서 가져오므로 2가 된다. 따라서 뺄셈의 결과는 이 되고, 값을 빌려왔으므로 빌림 수 는 1이
다. 진리표를 구하고, 진리표에서 출력을 불 함수로 표시한 후, 이를 논리회로로 표시하면 다음과 같다.
입력 출력 설명( )
A
BD
K
뺄셈이 안 되면 위에서 빌려와서 계산한다.
0 0
0 1
1 0
1 1
0 0
1 1
1 0
0 0
– , 빌림수 없음. ∴
– , 빌림수 2. ∴
– , 빌림수 없음. ∴
– , 빌림수 없음. ∴
⊕
② 전감산기
전감산기는 두 2진수 입력 와 , 아랫단으로 빌려주는 빌림 수 를 포함하여 를 계산하는
조합논리회로이다. 진리표를 구하고, 진리표에서 카르노 맵을 이용하여 출력을 불 함수로 표시한 후, 이를
논리회로로 표시하면 다음과 같다.
입력 출력 설명()
뺄셈이 안 되면 위에서 빌려와서 계산한다.
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 1
1 1
0 1
1 0
0 0
0 0
1 1
, 빌림수 없음, ∴
, 빌림수 2, ∴
, 빌림수 2, ∴
, 빌림수 2, ∴
, 빌림수 없음, ∴
, 빌림수 없음, ∴
, 빌림수 없음, ∴
, 빌림수 2, ∴
1
ABKi
00 01 11 10
0
1
1
1
1 1
ABKi
00 01 11 10
0
1
1
1
1
⊕⊕
⊕
이 불 함수를 논리회로로 표시하면
Ki
D
Ko
AB
반감산기 반감산기
디지털 논리회로 Solution of Chapter 7
2
2. 뺄셈이 가능한 캐리예측 가산기 설계
=0이면, 가산기로 동작하고, =1이면, 뺄셈기로 동작한다.
C0
S0S1S2S3
A3 B3 A2 B2 A1 B1 A0 B0
Sign
C4 Carry Look Ahead Logic
G3 P3 C3 G2 P2 C2 G1 P1 C1 G0 P0
G P CG P C G P CG P C
3. 가산기를 이용한 코드 변환
① BCD코드를 3초과 코드로 ② 3초과 코드를 BCD코드로
7483
A3A2A1A0 B3B2B1B0
S3S2S1S0
CinCout
5VBCD input
Excess-3 output
0 0 1 1
7483
A3A2A1A0 B3B2B1B0
S3S2S1S0
CinCout
5VExcess-3 input
BCD output
5V
3의 1의 보수
1을 더하면 2의 보수
1 1 0 0
4. Enable을 가진 2×4 디코더를 이용하여 5×32 디코더를 설계
∼: ∼∼: ∼∼: ∼∼: ∼
∼: ∼∼: ∼∼: ∼∼: ∼
E D C B A
Y31
Y0
D3
D2
D1
D0
EN
D3
D2
D1
D0
21
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
D3
D2
D1
D0
EN
Y4
Y8
Y12
Y16
Y20
Y24
Y28
Y3
Y7
Y11
Y15
Y19
Y23
Y27
Y30
Y29
Y26
Y25
Y22
Y21
Y18
Y17
Y14
Y13
Y10
Y9
Y6
Y5
Y2
Y1
20
21
20
21
20
21
20
21
20
21
20
21
20
21
20
21
20
21
20
21
20
디지털 논리회로 Solution of Chapter 7
3
5. NOR 게이트만을 이용한 2×4 디코더 설계
입력 출력
0
0
1
1
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
0
0
1
AB
0
1
0
0
0
0
1
AB
0
1
0
0
0
0
1
AB
0
1
0 0
0
0
1
AB
0
1
0 0
B A
Y0
Y1
Y2
Y3
6. 5×32 디코더 회로설계
∼: ∼∼: ∼∼: ∼∼: ∼
Y0
~
D
E
ABC
Y7
Y8
Y15
Y16
Y23
Y24
Y31
~~
+5V
~
2×4decoder
3×8decoder
3×8decoder
3×8decoder
EN
EN
EN
EN
3×8decoder
EN
20
21
22
20
21
22
20
21
22
20
21
22
20
21
디지털 논리회로 Solution of Chapter 7
4
7. 3×8 디코더(내부는 AND 게이트)를 이용한 조합회로 설계
① 전감산기 회로
입력 출력
0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1
A
B
Ki
D
Ko
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
,
②
FF
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
③ ,
F1
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
F2
④ 를 SOP형으로 변환하면 다음과 같다.
FF
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
디지털 논리회로 Solution of Chapter 7
5
8. 3×8 디코더(74138 IC)를 이용한 조합회로 설계
74138 IC의 내부는 NAND 게이트로 구성되어 있음을 고려하여 설계한다.
① 전감산기 회로( , )
A
B
Ki
D
Ko
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
②
FF
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
③ ,
F1
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
F2
④ 를 SOP형으로 변환하면 다음과 같다.
FF
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
22
21
20
3×8decoder
디지털 논리회로 Solution of Chapter 7
6
9. 특수한 5-segment LED 회로 설계
입력변수 : 출력변수 : ∼
입력 출력
0 0 0 1 0 1 1 10 0 1 1 1 1 1 00 1 0 1 0 1 1 10 1 1 1 1 1 1 01 0 0 1 0 1 1 11 0 1 1 1 1 1 01 1 0 1 0 1 1 11 1 1 1 1 1 1 0
1 1
ABC
00 01 11 10
0
1 1 1 1
1 1
1
1
ABC
00 01 11 10
0
1 1
1
1
1
ABC
00 01 11 10
0
1 1
1
1
10. 특수한 8-segment LED 회로 설계
입력변수 : 출력변수 : ∼
10진수입력 출력
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
×
0
1
1
0
1
1
1
1
1
1
0
1
×
×
×
×
1
1
1
1
0
0
1
1
1
1
1
1
×
×
×
×
1
0
1
1
1
1
1
1
1
1
1
0
×
×
×
×
0
1
1
0
1
1
0
1
1
1
0
1
×
×
×
×
0
1
0
0
0
1
0
1
0
1
0
1
×
×
×
×
0
0
0
1
1
1
1
1
1
1
0
0
×
×
×
×
0
1
1
1
1
1
0
1
1
0
0
1
×
×
×
×
0
0
0
0
0
0
0
0
0
1
1
1
×
×
×
x
00 01 11 10
1
1
x
1
x
00
01
11
10 1
YZWX
x
1
1
1
1
1
x
00 01 11 10
1
1
x
1
x
00
01
11
10 1
YZWX
x
1
1
11
1 1
x
00 01 11 10
1
1
x
1
x
00
01
11
10 1
YZWX
x
1
1
1
1
1
1
⊕⊙
⊙
⊕
디지털 논리회로 Solution of Chapter 7
7
x
00 01 11 10
x
1
x
00
01
11
10 1
YZWX
x
1
1
1
1
x
00 01 11 10
1
1
x
1
x
00
01
11
10 1
YZWX
x
1
1
1
1 x
00 01 11 10
x
1
x
00
01
11
10 1
YZWX
x
1
1
1
1
x
00 01 11 10
x 1
x
00
01
11
10
1
YZWX
x
1
1
1
1
1
1
x
00 01 11 10
x
x
00
01
11
10
1
YZWX
x
1 1
X WYZ
abcdefgh
디지털 논리회로 Solution of Chapter 7
8
11. 특수한 8-segment LED 회로 설계
입력변수 : 출력변수 : ∼
표시입력 출력
0
1
2
3
4
5
6
7
-8
-7
-6
-5
-4
-3
-2
-1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
0
1
1
0
1
1
0
1
0
1
1
0
1
1
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
1
0
0
0
1
1
1
0
1
0
1
1
1
0
0
0
0
0
1
1
1
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
00 01 11 10
1
1 100
01
11
10
1
YZWX
1
1
1
1
11
1 1
00 01 11 10
1
1 100
01
11
10
1
YZWX
1
1
1
1
1
1
1 1
00 01 11 10
1
1 100
01
11
10
1
YZWX
1
1
1
1
11
1
1
1 1
⊙
⊕
00 01 11 10
1 100
01
11
10
YZWX
1
1
1
1
1
1
1 1
00 01 11 10
100
01
11
10
YZWX
1
1
1
1
1
00 01 11 10
100
01
11
10
1
YZWX
1
1
1
1
1
1
00 01 11 10
100
01
11
10
1
YZWX
1
1
1
1
1
1
1 1 1
00 01 11 10
1
00
01
11
10
YZWX
1 1 1 1
1 1 1
⊕
디지털 논리회로 Solution of Chapter 7
9
X WYZ
abcdefgh
12. 특수한 8-segment LED 회로 설계
입력변수 : 출력변수 : ∼
10진수 표시입력 출력
0
1
2
3
4
5
6
7
all off
↑
↓
↕
←
→
↔
all on
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
1
0
0
0
0
0
1
1
1
0
0
1
1
0
0
0
1
0
0
0
0
1
0
1
1
0
1
1
1
0
0
0
1
0
0
0
0
1
1
1
1
0
1
1
1
0
0
0
1
0
0
0
0
1
1
1
1
11
1
0
XYZ
00 01 11 10
0
1 0
0
0 0
01
1
1
XYZ
00 01 11 10
0
1 0
0
0 0
00
1
0
XYZ
00 01 11 10
0
1 1
0
0 1
00
1
0
XYZ
00 01 11 10
0
1 1
0
1 0
11
1
1
XYZ
00 01 11 10
0
1 0
0
0 0 1
0
1
0
XYZ
00 01 11 10
0
1
00
1 1
디지털 논리회로 Solution of Chapter 7
10
bcde=gf=h a
ZX Y
13. BCD-to-10 디코더 회로 설계
입력변수 : 출력변수 : ∼
10진수입력 출력
0
1
2
3
4
5
6
7
8
9
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
C B A
Y0
D
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
디지털 논리회로 Solution of Chapter 7
11
14. NAND 게이트만을 이용하여 BCD 코드를 7-Segment 코드로 변환하는 회로설계
입력변수 : 출력변수 :
10진수입력 출력
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
×
×
×
×
×
×
1
1
1
1
1
0
0
1
1
1
×
×
×
×
×
×
1
1
0
1
1
1
1
1
1
1
×
×
×
×
×
×
1
0
1
1
0
1
1
0
1
1
×
×
×
×
×
×
1
0
1
0
0
0
1
0
1
0
×
×
×
×
×
×
1
0
0
0
1
1
1
0
1
1
×
×
×
×
×
×
0
0
1
1
1
1
1
0
1
1
×
×
×
×
×
×
00 10
00
01
11
10
yz
wx
1
1
1
1
X
11
1
1101 00 10
00
01
11
10
yz
wx
X
1
1
1
X
111
X
1101
X
00 10
00
01
11
10
yz
wx
X
X
1
1
X
1
X
1
X
1101
X
X
X X X X
1
X
X1 1
1
1 1
1 1
00 10
00
01
11
10
yz
wx
1
X
1 1
1
1
X1
X
1101
X
X X
00 10
00
01
11
10
yz
wx
1
X
1 1
1
1101
X
X X
00 10
00
01
11
10
yz
wx
1
1
1
1
X
1101
X
1 1
XX
XX
1
X
X
00 10
00
01
11
10
yz
wx
1
1
1
1
X
1101
X
1
1
XX
XX
1
디지털 논리회로 Solution of Chapter 7
12
bcd aefg
w x y z
15. 74148을 이용하여 16×4 인코더 설계
74148
0
A0
1 2 3 4 5 6 7 EI
A1 A2EO GS
74148
0
A0
1 2 3 4 5 6 7 EI
A1 A2EO GS
A0 A1 A2 A3
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
16. 2×1 멀티플렉서를 이용한 회로 설계
① 2입력 XOR 게이트
X=A + BA
B
2x1MUX
D0
D1 S
② 3입력 XOR 게이트
B
2x1MUX
D0
D1 S
C
2x1MUX
D0
D1 S
A
X=A + B + C
디지털 논리회로 Solution of Chapter 7
13
17. 2개의 2×1 멀티플렉서로 다른 게이트 추가없이 3×1 멀티플렉서를 구성
F
I0
I1
I2B
A
2×1MUX
2×1MUX
S
S
18. 2×1 멀티플렉서 7개를 이용한 8×1 멀티플렉서 설계
2×1MUX
S
D0
D1
2×1MUX
S
D0
D1
2×1MUX
S
D0
D1
2×1MUX
S
D0
D1
2×1MUX
S
D0
D1
2×1MUX
S
D0
D1
2×1MUX
S
D0
D1
Y
Y
Y
Y
Y
Y
Y
S0
D0
D1
D2
D3
D4
D5
D6
D7
F
S1
S2
19. 16×1 멀티플렉서 설계
I0
I1
I2
I3
I4
I5
I6
I7
I8
I9
I10
I11
I12
I13
I14
I15
F
8×1MUX
8×1MUX
2×1MUX
S
S0S1S2
S0S1S2S3
S0S1S2
디지털 논리회로 Solution of Chapter 7
14
20. 논리함수 를 8×1 멀티플렉서, 4×1 멀티플렉서를 이용하여 각각 설계
논리함수 는 입력변수 조합이
110, 010, 011, 101일 때, 가 1이 되며, 다른 조합일 때는 가 0
이다. 8×1 멀티플렉서로 이 함수를 구현하려면 가 1이 되는 변
수값들의 조합에 대응하는 데이터 입력들을 High로 연결하고, 이외
의 다른 데이터 입력들을 Low에 연결한다.
+5V
A B C
F8×1
MUX
S0S1S2
D0
D1
D2
D3
D4
D5
D6
D7
4×1 멀티플렉서로 함수 를 구현하려면 데이터 선택 입력 중에서 하나의 비트를 데이터 입력들과 연결하
면 된다. 함수 의 진리표는 아래와 같다. 진리표의 첫 번째 행을 보면 일 때 이고, 2번째 행
도 일 때 이므로 이다. 3번째 행은 일 때 이고, 4번째 행도 일
때 이므로 이다. 5번째 행은 일 때 이고, 6번째 행도 일 때 이므
로 이다. 7번째 행은 일 때 이고, 8번째 행도 일 때 이므로 이
다.
입력 출력
+5V
A B
C F4×1MUX
S0S1
D0
D1
D2
D3
A B C F
0 00
0
1 0
0 10
1
1 1
1 00
0
1 1
1 10
1
1 0
21. 4변수 논리함수를 8×1 멀티플렉서, 4×1 멀티플렉서로 설계
① 8×1 멀티플렉서 이용
입력 출력
f8×1MUX
D0
D1
D2
D3
D4
D5
D6
D7
a
+5V
b c
d
S2 S1 S0
0000 1
1 1
0010 0
1 0
0100 0
1 1
0110 1
1 1
1000 0
1 1
1010 1
1 0
1100 0
1 0
1110 0
1 1
디지털 논리회로 Solution of Chapter 7
15
② 4×1 멀티플렉서 이용
입력 출력
a
fd 4×1MUX
D0
D1
D2
D3
c
S1 S0
b
00
0 0 1
0 1 11 0 01 1 0
01
0 0 0
0 1 11 0 11 1 1
10
0 0 0
⊕
0 1 11 0 11 1 0
11
0 0 0
0 1 01 0 0
1 1 1
22. 전가산기를 3×8 디코더와 4×1 멀티플렉서로 각각 설계
① 3×8 디코더로 설계
,
m0
m1
m2
m3
m4
m5
m6
m7
A
B
Cin
3×8decoder
0
1
2
3
4
5
6
7
SS
Cout
Cout
22
21
20
② 4×1 멀티플렉서로 설계
입력 출력
A B Cin S Cout
0 00
0
0
1 1 0
0 10
1
0
1 0 1
1 00
1
0
1 0 1
1 10
0
1
1 1 1
A
S4×1MUX
D0
D1
D2
D3
B
+5V4×1MUX
D0
D1
D2
D3
Cin
Cout
Cout
S1 S0
S1 S0
디지털 논리회로 Solution of Chapter 7
16
23. 코드 변환 회로
① 3초과 코드()를 BCD 코드()로 변환하는 조합논리회로
입력 출력
0000000011111111
0000111100001111
0011001100110011
0101010101010101
×××0000000011×××
×××0000111100×××
×××0011001100×××
×××0101010101×××
x
00 01 11 10
xxx
1
x
00
01
11
10
CDAB
x1 x
00 01 11 10
xxx
1
x
00
01
11
10 1
CDAB
x
1
1
x
00 01 11 10
xxx
1
x
00
01
11
10 1
CDAB
x
1
1
x
00 01 11 10
xxx
1
x
00
01
11
10 1
CDAB
x
1
1
1
⊕
A B C D
W
X
Y
Z
디지털 논리회로 Solution of Chapter 7
17
② 3초과 코드()를 2 out-of 5 코드()로 변환하는 회로
입력 출력
0000000011111111
0000111100001111
0011001100110011
0101010101010101
×××1000000111×××
×××1000111000×××
×××0011001001×××
×××0101010010×××
×××0110100100×××
X
00 01 11 10
XXX
X
00
01
11
10 1
CD
AB
X
1
1
1 X
00 01 11 10
XXX
X
00
01
11
10
1
CD
AB
X
1
1
1
X
00 01 11 10
XXX
X
00
01
11
10
1
CD
AB
X
1
1
1
X
00 01 11 10
XXX
X
00
01
11
10
AB
X
1
1 1
1
CD
X
00 01 11 10
XXX
X
00
01
11
10
1
CD
AB
X
1
11
A B C D
V
X
Y
W
Z
디지털 논리회로 Solution of Chapter 7
18
③ 84-2-1 코드를 BCD 코드로 변환하는 회로
입력변수 : 출력변수 :
10진수84-2-1코드 BCD코드
0
1
2
3
4
5
6
7
8
9
0 0 0 0
0 1 1 1
0 1 1 0
0 1 0 1
0 1 0 0
1 0 1 1
1 0 1 0
1 0 0 1
1 0 0 0
1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
00 10
00
01
11
10
cdab 1101
1
1
x x x
x x x
00 10
00
01
11
10
cdab 1101
1
1
x x x
x x x
11
00 10
00
01
11
10
cdab 1101
1
1
x x x
x x x
1
1
00 10
00
01
11
10
cdab 1101
1
1
x x x
x x x
1
1
1
⊕
b c d
x
w
a
y
z
디지털 논리회로 Solution of Chapter 7
19
④ 2421 코드를 84-2-1 코드로 변환하는 회로 설계
입력변수 : 출력변수 :
10진수2421 코드 84-2-1 코드
0
1
2
3
4
5
6
7
8
9
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
0 1 1 1
0 1 1 0
0 1 0 1
0 1 0 0
1 0 1 1
1 0 1 0
1 0 0 1
1 0 0 0
1 1 1 1
00 01 11 10
00
01
11
10
CDAB
1 1 1
1X
X XX
X X
1
00 01 11 10
00
01
11
10
CDAB
1
1 1
1
X
X XX
X X
1
00 01 11 10
00
01
11
10
CDAB
1
1
1
X
X XX
X X
1
1
00 01 11 10
00
01
11
10
CDAB
1
1 1
X
X XX
X X
1
1
⊕⊙⊕⊕
B C D
X
W
A
Z
Y
디지털 논리회로 Solution of Chapter 7
20
24. 입력된 수의 제곱을 출력하는 회로 설계
입력변수 : 출력변수 : ∼
ㅊ입력 출력
비고
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
1
0
1
0
0
0
1
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
02 = 0
12 = 1
22 = 4
32 = 9
42 = 16
52 = 25
62 = 36
72 = 49
1
XYZ
00 01 11 10
0
1
1
1 1
XYZ
00 01 11 10
0
1 1 1
XYZ
00 01 11 10
0
1 1
⊕
1
XYZ
00 01 11 10
0
1
1
1
XYZ
00 01 11 10
0
1
11
1
XYZ
00 01 11 10
0
1
X Y
a
Z
b
c
d
ef
디지털 논리회로 Solution of Chapter 7
21
25. 2 비트 숫자 와 를 곱하여 4 비트 곱 를 만드는 회로를 설계
입력 출력비고
0000000011111111
0000111100001111
0011001100110011
0101010101010101
0000000000000001
0000000000110010
0000001101010110
0000010100000101
0×0 = 00×1 = 00×2 = 00×3 = 01×0 = 01×1 = 11×2 = 21×3 = 32×0 = 02×1 = 22×2 = 42×3 = 63×0 = 03×1 = 33×2 = 63×3 = 9
00 01 11 10
1
00
01
11
10
cdab 00 01 11 10
1
00
01
11
10
cdab
1 1
00 01 11 10
1
00
01
11
10
cdab 00 01 11 10
1
00
01
11
10
cdab
1
1
1 1
1 1
1 1
a b c d
W
X
Y
Z
디지털 논리회로 Solution of Chapter 7
22
26. 2의 보수를 계산하는 회로 설계
입력변수 : 출력변수 :
10진수입력 출력
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
입출력 관계로부터 다음과 같은 카르노 맵을 얻으며, 이를 정리한다.
00 10
00
01
11
10
cdab
1
1
1 1
1101
1 1 1
1
00 10
00
01
11
10
cdab
11
1 1
1101
1
1
1
1
⊕
⊕
00 10
00
01
11
10
cdab
1
1
1 1
1101
1
1
1
1
00 10
00
01
11
10
cdab
1
1
1 1
1101
1
1
1
1
⊕
디지털 논리회로 Solution of Chapter 7
23
b c d
x
w
a
y
z
d z
c y
b x
a w
27. 짝수만을 통과시키는 논리회로 설계
입력변수 : 출력변수 :
입력 출력비고
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
짝수
홀수
짝수
홀수
짝수
홀수
짝수
홀수
1
A2
A1A0
00 01 11 10
0
1 1 1
A2
A1A0
00 01 11 10
0
1
1
A2
A1A0
00 01 11 10
0
1
A0
A1
A2
Y0
Y1
Y2
디지털 논리회로 Solution of Chapter 7
24
28. Majority Function 설계
입력변수 : 출력변수 :
입력 출력
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
1
1
0
1
0
0
0
ABC
00 01 11 10
0
1
111
1
F
A
B
C
29. 9의 보수 생성회로 설계
입력변수 : 출력변수 :
10진수입력 출력
비고
0
1
2
3
4
5
6
7
8
9
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
1
1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
0의 9의 보수 = 9
1의 9의 보수 = 8
2의 9의 보수 = 7
3의 9의 보수 = 6
4의 9의 보수 = 5
5의 9의 보수 = 4
6의 9의 보수 = 3
7의 9의 보수 = 2
8의 9의 보수 = 1
9의 9의 보수 = 0
X
00 01 11 10
X
00
01
11
10 X
cdab
X
X
X
1 1
X
00 01 11 10
1
X
00
01
11
10 X
cdab
X
X
X
1
1
X
00 01 11 10
1
X
00
01
11
10 X
cdab
X
X
X
1
1
11
⊕
디지털 논리회로 Solution of Chapter 7
25
X
00 01 11 10
1
X
00
01
11
10 X
cdab
X
X
X
1
1
1
1
b c d
x
w
a
z
y
30. 8비트 2진 데이터에 대한 해밍코드를 생성하는 회로 설계
⊕⊕⊕⊕
⊕⊕⊕⊕
⊕⊕⊕
⊕⊕⊕
D12 D3D5D6D7D9D10D11
P1
P2
P4
P8
31. BCD 코드 검사회로 설계
입력변수 : 출력변수 :
입력 출력
0000000011111111
0000111100001111
0011001100110011
0101010101010101
0000000000111111
1
00 01 11 10
000
0
1
00
01
11
10 1
CDAB
1
1
0
1
0
00
0 0
F
AB
C
디지털 논리회로 Solution of Chapter 7
26
32. 9비트 패리티 발생기/검출기에서 출력 ∑EVEN과 ∑ODD를 구하는 문제
A
B
C
D
E
F
G
H
I
EVEN
ODD
33. 4비트 홀수 패리티 발생기와 짝수 패리티 발생기를 설계
(1) 진리표
데이터 패리티
홀수() 짝수()
0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
1001011001101001
0110100110010110
(2) 카르노 맵을 이용한 간소화
00 01 11 10
100
01
11
10
CDAB
1
1
1
1
1
1 1
00 01 11 10
100
01
11
10
CDAB
1
11
11
1 1
⊙⊙⊙ ⊕⊕⊕
디지털 논리회로 Solution of Chapter 7
27
(3) 회로도
PODD
ABCD
AB
C
DPODD
PEVEN
ABCD
AB
C
DPEVEN