复杂数字系统设计 complex digital system designstaff.ustc.edu.cn/~wangxfu/jxkj/11.pdf ·...

第一章复杂数字系统设计与EDA工具发展趋势

复杂数字系统设计Complex Digital System Design

王行甫[email protected]

0551_3607858中国科学技术大学计算机系

http://202.38.79.118

mailto:[email protected]


教材：VHDL与复杂数字系统设计西安电子科技大学金西编著

参考书：1. VHDL硬件描述语言与数字逻辑电路设计

作者：候伯亨顾新出版社：西安电子科技大学

2.《EDA与数字系统设计》李国丽等机械工业出版社3.《电子设计自动化》庄镇泉胡庆生科学出版社4.《电子系统集成设计技术》李玉山来新泉

电子工业出版社



第二章硬件描述语言VHDL 第三章设计输入与仿真综合

第四章 EDA技术与可编程ASIC的设计实现

第五章版图编辑与版图验证

第六章建库设计

第七章 Pspice与器件模型

第八章测试技术与物理仿真

目录


第一篇电子系统设计的基础理论§1、EDA技术§2、数字系统综合技术§3、专用集成电路设计ASIC和可编程器件PLD§4、电原理图设计SCH§5、印刷电路版设计PCB§6、DSP数字信号处理技术§7、仿真、验证和测试技术第二篇电子系统设计具体实现§1、Protel电原理图输入、布局布线、网表形成§2、用VHDL硬件描述语言实现电子系统设计§3、Verilog HDL 基础语法入门§4、Max+PlusII简易用户使用入门指南

内容：


要求：

第一篇内容要求：

每人写一篇学习笔记，字数6000字左

右，不能雷同。

第二篇内容要求：

实验若干次，每人提交实验报告

电子文档王行甫[email protected]

mailto:��и�[email protected]



1.1 数字系统设计策略

1.2 数字系统的设计流程

1.3 EDA工具及其发展方向

复习思考题


1.1 数字系统设计策略1.1.1 数字系统自动设计的要求

1. 设计正确性

设计的正确性是数字系统设计中基本的要求。设计一旦完成并送交制造厂生产后，再发现有错误，就需要重新制版，重新流片。一个复杂的数字系统设计，电路、版图数据量大，要作一次修改，代价是非常昂贵的。目前专用集成电路(ASIC, Application Specific Integrated Circuit)一般要求一次投片成功。中小规模集成电路可以人工验证，而对于VLSI来说，花费大量人工也无法保证设计的正确性。这就要求：在一个完整设计自动化系统的支持下，在各设计层次上都要进行反复验证和检查，

各层次的设计数据都能自动转换和统一处理。由于数字系统设计的限制，需要有功能更强，性能更好的EDA设计工具将整个集成电路设计过程统一考虑，前后呼应，使系统设计达到优。


目前，计算机辅助设计软件及工具几乎渗透到VLSI设计的

各个步骤中，比如工艺模拟、器件模拟、电路分析、逻辑验证、

版图验证及参数提取、布图工具、综合工具、计算机辅助设计、

封装工具……。　

在复杂数字系统设计中，测试是一个十分重要的课题。测

试的意义在于检查电路是否能按设计要求正常工作。随着芯片

功能的日趋复杂，测试费用所占的比例明显增大，虽然芯片测

试是在芯片生产过程当中进行的，但是为了减小测试所需要的

资源，往往在电路设计阶段就要充分考虑其可测试性的问题。

具体做法是在已有的逻辑设计基础上添加一些专门用于测试的

辅助电路。


2. 设计周期

由于市场竞争的需要，IC产品要求几周甚至几天就要设计

出来。在以往的芯片设计中，版图设计花费的时间多。1978

年出品的微处理器Z8000的设计就是一例，它含有17 500个晶

体管，版图设计花费了约6600个人时，占整个设计时间的50％

以上。但今天，随着设计水平的提高，目前一个上百万门的常

规数字系统的芯片设计，一个设计团队半个月就可完成设计、

验证工作。


3. 设计成本

每个芯片的成本CT可以由下式计算：

ynC

VCC PD

T +=

式中，CD为开发费用，CP为每片硅片的工艺成本，y为平均成

品率， V为生产数量，n为每片硅片上芯片的数目。


CT表明，对于小批量的产品，应着重减小开发费用CD；对

大批量的产品，应增加成品率y和增加每一硅片上的芯片数n。

提高每一硅片上的芯片数主要靠提高工艺水平，减小芯片尺

寸，增大硅晶片面积(目前主流为12英寸硅片)来实现。通常，

小批量ASIC采用半定制电路或可编程器件技术，大批量ASIC

则采用全定制电路技术。另外，要增加实际成品率，又必须减

小每个芯片的尺寸，这就要求在高层次设计中优化电路结构，

在版图设计中减少布局和布线中的所谓“死区”，提高芯片利用

率。


4. 产品性能

IC的性能主要取决于所选择的电路系统的体系结构、器件

工艺结构和版图设计的质量。为了提高IC的速度，需要采用流

水线体系结构，这样自动化便成了设计的主流。　

综上所述，一个复杂数字系统的设计就是在保证产品质量

的前提下，正确地选择IC体系结构、器件形式和工艺方案，同

时要尽可能地减小芯片尺寸，降低设计成本和缩短设计周期。


1.1.2 VLSI设计的描述域和层次

电路的层次设计过程，可以用D.D.Gajski于1983年提出的

“Ｙ”图描述。层次化、结构化的“Ｙ”描述方法如图1-1所示。

在图1-1中三个互不相同的设计域由三条射线轴表示。这三个

设计域是：行为域、结构域和物理域。每个域中有多个抽象

的级，而且离中心越远则抽象程度愈高。


行为域从概念上描述一个特定的系统做些什么，要完成什

么功能，通常它只表示系统的输入/输出间的函数关系；行为

域的设计着眼于严密地规定逻辑部件。它根据逻辑部件的规格

目标，以考虑给出什么样的输入信号序列、形成什么样的内部

状态、发生什么样的输出信号序列等信息为中心进行设计。它

对于用什么样的逻辑电路来实现其功能并不特别在意，只是去

正确地定义逻辑部件所应完成的功能。行为域是复杂数字系统

设计的出发点。


结构域从概念上描述实现某一功能的具体结构以及各组成

部件是怎样连接在一起的，包括各个单元的详细的端口定义。

结构域的设计常常以线路图 (Schematic Diagram)或线网表

(Netlist)的形式给出。线网表可以以元件为中心，也可以以线

网(节点)为中心。结构域的设计表面上不反映电路的功能特

征，其功能是通过各单元的功能及其相互驱动关系来体现

的，它是一个芯片设计的具体电路表示。


图 1-1 数字系统设计的“Y”图

行为域

RTL描述

系统描述

算法描述

布尔方程

微分方程

芯片/板模块/芯片

标准单元/子单元宏单元

掩模单元

结构域

系统级

逻辑级

电路级

寄存器传输级 CPU、存储器处理器、子系统

ALU、寄存器、MUX逻辑门、触发器

晶体管

物理域

算法级


物理域描述的是结构的物理实现，即怎样实际制造出一个

满足一定的连接关系的结构并能实现所要求功能的具体几何实

现，例如集成电路的版图、布线的几何描述、PCB板的元件封

装说明、布局布线等。物理域的设计常常与具体的电路工艺条

件相关联。　

每一个设计域都可以在不同的抽象层次上描述，图1-1中的

同心圆表示不同的抽象层次，这些抽象层次从高到低通常包含

的设计级别有：系统级、算法级、模块或功能块的寄存器传输

级(RTL)、逻辑级、电路级。


通常，一个设计可以在三个设计域中进行描述，而根据设

计的形式和电路的复杂性，可使用不同的抽象级别来表示。表

1-1是对不同设计域和设计层次的总结。依靠EDA工具，由RTL

级的行为域的描述自动转换成下一级(门级)的结构域描述，称

为逻辑综合;由结构域的描述自动转换为物理域的描述，称为物

理综合。这些综合技术是集成电路设计自动化中的关键技术。


表 1-1 VLSI设计的层次描述


采用有效的设计方法是电路与系统设计成功的关键。设计

过程的层次化、结构化把完整的硬件设计划分为一些可操作的

模块，并允许多个设计者同时设计一个硬件系统中的不同模

块，其中每个设计者负责自己所承担的部分。对于复杂数字系

统设计，由于集成度太高，不能细分到电路级。因为VLSI芯片

的结果非常强地依赖局部信息，而且整体性能涉及到局部设

计，所以VLSI芯片设计是迭代的，要求频繁地调整，为此人们

正在开发面向对象的VHDL来解决这种设计上的复杂性。


对于一个基于0.25μm工艺流程的复杂数字系统设计，本书

将给出设计的全部流程，包括前端设计、后端设计、建库设计

和物理仿真等。对照“Ｙ”图，一个数字系统的设计可简单描

述如下：首先从用户用自然语言的描述开始构建要设计的数字

系统的性能、结构规范等。用VHDL语言写行为级算法代码，

通过综合程序将算法代码自动生成寄存器级VHDL代码、寄存

器级逻辑电路图(这一步骤称高层次综合)，再通过综合程序自

动生成(逻辑综合)门级的网表文件，至此，前端设计完成。当

然，在前端设计中，工艺厂家的设计规则的导入及相应的仿真、

建模和验证等步骤也是不可缺少的。其次，将生成的Netlist交由第三方IP整合服务公司处理，生成合乎某一流片工艺线需要

的版图文件，经过版图生成、布局布线、版图后仿真等步骤，

流片生成合格半定制芯片或全定制芯片。


1.1.3 设计自动化

复杂数字系统设计的复杂性，除了使设计周期延长外，

还造成了设计人员的缺乏。从“Ｙ”图可以看出，复杂数字系

统的设计要求设计者不仅是一位电路设计者，而且是逻辑设

计、计算机体系结构与应用软件的专家。为了解决芯片设计

的危机，需要有新的电子设计自动化(EDA)方法，目前有3种

方法在发展之中。


1. 计算机辅助的方法　

计算机辅助的方法是早的较为成熟的一种方法，也就是

通常说的CAD技术。这种方法的基本思想是：所有的设计决定

由设计者做出，设计危机可以通过提高设计者的工作效率来解

决；给设计者提供完整的EDA工具软件，帮助克服设计的复杂

性。这种方法是改良性的，因为它企图适应设计者目前的工作

风格。设计者的传统工作习惯倾向于先设计出他自己的积木块

(单元)，然后用这些积木块作元件来实现更高级的结构，即所

谓的自底向上(Bottom　Up)的方法。这种方法的优点是设计质

量好，但费时间，且容易出错，需要多次迭代和比较。


2. 可编程的方法　

可编程的方法就是利用编译的方法来设计数字系统。这

种方法认为知识是算法的，而且可以写出变换程序，从问题

的高级描述能自动生成或综合出它的全部或某些部分的解。

可编程逻辑阵列(PLA)、复杂可编程逻辑器件(CPLD)以及

FPGA都有很好的应用。本书第三章结合VHDL给出了具体完

整的开发实例。这种自顶向下的方法是很好的方法，因为它

替代了设计人员，而不只是在设计周期中帮助他们。可编程

的方法在器件需求量大时，其性价比无法和全定制相比，但

它可以作为全定制设计前的试制手段。


3. 智能的方法

智能的方法就是用人工智能方法设计复杂数字系统。这种

方法认为，设计者的知识能存储到一个专家系统的知识库中。

专家系统分为三类：一是概念，包括问题域中的基本术语，可

从教科书中获得；二是规则，它描述特定的情景与希望完成的

动作，这种知识是以经验为基础，是从专家那里得到的；三是

策略，它是一些过程，辅助引导搜索知识库，而且当有几个同

等合理的规则可使用时，可以帮助解决选择的矛盾。目前实用

专家系统有专家布局器，专家布线器等。　

目前，符合层次化、结构化设计的EDA系统的基本功能如

图1-2所示。图1-3列举了Cadence 和Mentor Graphics 公司的通用

数字系统设计软件包的主要模块。


图 1-2 EDA系统功能示意图

VHDL、电路原理图输入

系统结构与模块划分

模拟电路仿真数字电路仿真 DSP仿真

电路结构与模块划分

专用集成电路设计ASIC

现场可编程门阵列FPGA

多芯片模块设计MCM

通用集成电路IC

版图验证与后仿真

芯片版图掩模制造

芯片试制和大批量生产


图 1-3 通用数字系统设计软件包的主要模块示意图

电路原理图输入(Schematic Entry)

预布局仿真(Pre-Layout Simulation)

整体规划(Floor Planning)

内存块(MemoryBlock)

芯片版图(Chip Layout)

验证(Verification : DRC/ERC/LVS)

版图后仿真(Post-Layout Simulation)

优化与调试 (Optimization & Debug)

芯片制造(Fabrication)

定制块(CustomBlock)

参数提取与反标(Extraction and Backanotation)

布局和布线(Place

&Routing)


1.1.4 基于VHDL的EDA设计工具

1. 应用VHDL的理由　

严格地讲，VHDL是一种用来描述数字逻辑系统的“编程

语言”。它源于美国政府于1980年开始启动的超高速集成电路

计划（VHSIC， Very High Speed Integrated Circuits）。在这一

计划的执行过程中，专家们认识到需要有一种标准的语言来

描述集成电路的结构和功能，由此，VHSIC的硬件描述语言

（VHSIC HDL），即VHDL便诞生了，并很快被美国电气和电

子工程师协会(IEEE)所承认。


VHDL是为了满足逻辑设计过程中的各种需求而设计的。

首先，它能形式化地抽象表示电路的结构和行为，支持逻辑设

计中层次与领域的描述。其二，支持电路描述由高层到低层

的综合和转换，便于文档管理，易于理解和设计重用。

后， VHDL具有电路仿真与验证功能，可以保证设计的正确性。

用户甚至不必编写任何测试向量便可以进行源代码级的调试。

而且，设计者可以非常方便地比较各种方案之间的可行性及

其优劣，而不需做任何实际的电路实验。


VHDL能够精确而且简明地描述数字电子系统，可用于从

系统级到门级的描述，特别是能以非常抽象的形式反映出系统

本质的性能。 VHDL可为系统级模拟提供方便的手段，使得

系统实现之前就可以评价系统的性能。鉴于VHDL具有以上诸

多优点，只要开发者拥有Pascal、 C等计算机高级语言的基

础，便可以轻松地掌握VHDL，使硬件工作软件化。


2. VHDL的模块组织

在应用VHDL描述数字系统结构时，我们使用Entity　

Architecture(实体和结构)　架构。　　

Entity描述了数字系统的输入/输出接口，同时还定义了一

些全局常量以及与其它电路（程序模块或逻辑图模块）之间必

要连接的拓扑结构。但在Entity中，我们并不对电路的逻辑做

任何描述，可将其看成是一个所谓的逻辑“黑盒子”。很明显，

VHDL遵循EDA解决方案中自顶向下的设计原则，并能够保持

良好的接口兼容性。


Architecture对具体的逻辑进行描述，主要由变量声明和语

句描述两部分构成。变量有信号型和内部节点型；语句包括组

合逻辑语句、同步时序逻辑语句。对于异步时序，则依靠语

句排列顺序再加上延时语句来完成。　

VHDL在描述同步时序逻辑时主要使用Process结构和Wait语句。在一个结构体中可以同时拥有几个Process，它是用于

描述时序的基本单元。VHDL描述硬件行为时，重要的就是

依据时间的变化对信号做出相应的分配和赋值，具体细节详

见本书第二章。　

在EDA解决方案中应用VHDL有助于缩短数字系统的开发

周期。总的来讲，一般厂商均遵循VHDL-87和VHDL-93标准。


1.2 数字系统的设计流程

1.2.1 Top　Down设计流程　

随着集成电路技术的发展，电子系统的规模与复杂度越来

越高，使用传统的自底向上的设计方法已越来越不适应，而自顶向下的设计方法却越来越显示出其优越性。

所谓自顶向下的设计方法如图1-4所示，它是指设计电子系

统先从系统抽象的层次出发，作高层次仿真，经过仿真验证后再经整体规划(Floor Planning)将系统行为操作分为子系统。

各个子系统作行为仿真，它和高层次仿真的结果比较，易于发现和修正早期结构设计的错误，当验证合格以后，再经逻辑综合工具自动得到优化的和具体工艺相关的门级描述，作门级仿真，并和高层次仿真的结果作对比，验证合格后经物理设计，即可得到合格的IC、 PCB或FPGA。


物理版图设计

PCBIC FPGA

体系结构设计

层次化设计层次仿真

逻辑综合优化

电路门级电路仿真 ASIC

需求分析

图1-4 自顶向下（Top-Down）的设计方法


可以看出，自顶向下的设计方法有许多突出的优点：　

(1) 它克服了大规模电子系统高复杂度所带来的问题，系

统可以层次式地划分为易于处理的子系统，再层次式地求精。

(2) 各子系统可以给设计组中的成员同时设计，也加快了

设计速度。　

(3) 设计错误可以在早期发现，极大地减少了设计的迭代

次数。　

(4) 逻辑综合优化之前的设计工作和具体采用什么工艺生

产芯片是无关的，因而设计的可移植性好，当要采用新的工艺

时，可以直接从综合开始。　

(5) 自顶向下的设计方法增加了一次性设计成功的可能性。


1.2.2 Bottom　Up设计流程

自底向上(Bottom　Up)的方法是一种传统的设计思想。设

计者首先将各种基本单元，如各种逻辑门以及加法器、选通器

等做成基本单元库，然后调用它们，逐级向上组合，直到设计

出自己满意的系统为止。由于缺乏对整个系统的规划，目前这

种方法在复杂数字系统设计中，主要应用在建库、IP模块调整

等设计中，只是作为自顶向下方法的一种补充。


1.2.3 正向设计和逆向设计

复杂数字系统设计一般采用自顶向下的设计方法，所谓正

向设计，也是一种自顶向下的设计方式，它包括从芯片设计到

芯片封装的一系列过程。正向设计的流程如图1-5所示。　　

(1) 系统描述(System Specification)。系统描述包括系统功

能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计

费用等。　

(2) 功能设计(Function Design)。功能设计是将系统功能的

实现方案设计出来，通常是给出系统的时序图及各子模块之间

的数据流图。


(3) 逻辑设计(Logic Design)。逻辑设计是将系统功能结构

化，通常以文本、原理图、逻辑图表示设计结果，有时也采用

布尔表达式来表示设计结果。　

(4) 电路设计(Circuit Design)。电路设计是将逻辑设计表达

式转换成电路实现。　

(5) 物理设计(Physical Design or Layout Design)。物理设计

(或称版图设计)是VLSI设计中费时的一步。它要将电路设计

中的每一个元器件(包括晶体管、电阻、电容、电感等)以及它

们之间的连线转换成集成电路制造所需要的版图信息。


(6) 设计验证(Design Verification)。设计验证是在版图设计

完成以后非常重要的一步工作。它主要包括设计规则检查

(DRC)、网表提取(NE)、电学规则检查(ERC)、版图网表结构

与电路原理图对比(LVS)和寄生参数提取(PE)。　

(7) 芯片制造(Fabrication)。在复杂数字系统设计中，制造

和设计是分离的，即所谓Fabless模式，一般先做好前端设计

后，由第三方公司针对某一特定工艺线(设计时已确定)进行

整合，制造出掩模版并到工艺线上流片。


(8) 封装和测试(Package and Test)。在完成芯片制造后，

要进行封装和测试。安置在印制电路板(PCB)上的芯片可封装

成双立直插式 (DIP)或引脚阵列式 (FGA)。用于多芯片模块

(MCM， Multi　Chip Module)上的芯片可不封装。


图 1-5 芯片的正向设计流程

系统描述

芯片制造

X=(AB*CD)+(A+D)+(AD+C)

封装和测试

功能设计

逻辑设计

电路设计

物理设计

设计验证


逆向设计主要用于分析、仿制别人芯片设计，其流程如

下：

(1) 提取横向尺寸。剖开芯片封装，进行分块扫描照相，

一般需放大几百倍以上，提取出芯片的复合版图；把每张照

片拼成整个芯片的复合版图；由产品的复合版图提取电路图、

器件尺寸和设计规则；进行电路模拟，验证所提取的电路是

否正确；如果模拟正确，局部改造或创新，画出更先进的芯

片版图。　

(2) 提取纵向尺寸。用扫描电镜、扩展电阻仪等提取氧化

层厚度、金属膜厚度、多晶硅厚度、结深、基区宽度等纵向

尺寸和纵向杂质分布。


(3) 测试产品的电学参数。电学参数包括开启电压、薄膜

电阻、放大倍数、特征频率等。　　

(4) 确定工艺。有了纵向尺寸和电学参数后，可以确定芯

片制造所需的工艺参数、工艺条件和工艺流程等。　

由上述内容可见，在由芯片提取出电路图和逻辑关系后，

正向设计和逆向设计的设计过程都是一样的了。


1.3 EDA工具及其发展方向

1.3.1 选用适于复杂数字系统设计的EDA工具

1. 深亚微米技术对EDA工具的新要求　

尽管EDA工具的发展日新月异，但也面临着巨大的技术障

碍。这主要体现在高层次综合设计和深亚微米技术方面。　

(1) 高层次综合设计尚未完善。高层次综合设计中的调度和

分配本身就是需要研究的难题。尽管高层次综合设计中的各种

算法对各种任务的处理取得了一些令人满意的结果，但整个系

统的综合结果常常不能令人满意，仍有一些需要解决的问题，

如设计空间的有效搜索方法和数字系统的划分等。


(2) 深亚微米技术带来的新技术难题。采用深亚微米技术

时，由于工艺线由宽变窄，互连电阻和互连电容变大，因此，

互连线网络对时序分析的影响和器件延时对时序分析的影响处

在同等重要的位置。此外是功耗的挑战，器件在高速运行情况

下的开关功耗通常会占到总功耗的70%～90%，这加重了器件

散热的困难，并且导致器件可靠性下降。后，在精确的延时

性能指标下，将无法预期给定面积条件下的可布通性。


2. 基于深亚微米技术的EDA公司

(1) Cadence公司成立于1988年，是世界上大的EDA工具

供应商。Cadence的后端设计强，尤其是它的Drcula版图验证

工具，几乎世界上各大硬件设计厂商都普遍采用。Cadence新

推出的支持深亚微米设计，基于延时驱动的设计流程及相应的

设计工具Silicon Ensemble，使得Cadence在深亚微米的ASIC设

计领域内更具有优势。


(2) Synopsys公司的逻辑综合优化工具是目前世界上强

的，它在逻辑综合、行为级综合、测试综合、功耗综合上均

有独到优势。 Synopsys的设计工具为设计者提供了一整套从前

端到后端、从系统到版图、从设计到验证的完整、灵活、实用、

简洁的解决手段，它是进行基于IP核系列产品开发的有力助手。


(3) Mentor Graphics成立于1981年，它的前端设计工具比较

强，其QuickSim 2仿真器速度快，在FPGA、PCB及IC测试方面

有专长。该公司提供了一个称为“商业可重用知识产权库

（IP）”，这是一个集成了硬/软件协同设计和强大的系统验证

的解决方案，该解决方案能确保芯片和产品在第一次加工时就

能正常运行。2000年8月， Mentor Graphics公司率先开放IP库

在中国销售的决定，将设计平台逐步向Internet迁移。Mentor提

出了EDA设计的网络解决方案，该方案涵盖了网络市场销售、

E-training、 E-learning以及网上咨询和设计等各个方面。


(4) Innoveda公司的前身Summit是一家以色列的公司，其

前端逻辑设计功能强大，提供可视化的设计输入，能产生被综

合的VHDL/Verilog代码。Visual HDL 可以通过可视化的设计

输入方法把设计者的设计思想（即设计需求和技术参数）输入

计算机。也就是说，它可以使用图形化的语言进行输入，而

这些图形化的语言正是我们所熟悉的设计方法，如方框图、

状态图、流程图和真值表。通过它，我们可以实现所见即所得。

Visual HDL 提供了它所特有的功能强大的仿真工具，可直接

对这四种设计进行仿真验证。


后，可把上述四种设计转化为可被其它综合工具综合和分

析的VHDL/Verilog代码。 2000年5月， Viewlogic系统公司与

Summit设计公司合并成立Innoveda新公司，新公司将继续提供

包括Viewlogic的板级信号完整性分析工具、PLD/FPGA设计工

具，以及Summit的基于可视化图形输入的设计工具、面向

ASIC的设计工具、软硬件系统仿真验证和调试工具集等。

Innoveda的定位是在系统级上，而不是传统意义的芯片级上。


(5) 前身是集成电路生产厂家的Compass公司，它以各种各

样多次通过工艺实践的库模块为基础(如门阵列库、标准单元库

以及宏单元库)，这些库模块都曾成功地使用在已正常工作的

芯片产品中。用户在利用这些库进行新的电路设计时，只需集

中精力去考虑电路单元之间的连接问题，而不用担心设计所调

用的电路单元(库模块)本身的可靠性。


1.3.2 与复杂数字系统有关CAD技术的发展趋势和难题　

虽然EDA工具已具有相当高的水平和广泛应用于电子产品设

计的每个步骤，但设计技术仍落后于工艺的发展，EDA工具仍落

后于设计的要求。目前的集成电路工艺线条宽度可达0.25~0.13 μm，单片集成可达几百万门。当采用0.8 μm工艺时，连线延

迟已与门延迟相当，布图时如不考虑连线延迟就很难保证芯片电

路性能。以前的布图工具除考虑芯片面积、布通率和布图时

间，还要把连线延迟作为重要因素考虑。新推出的设计方法和

组装技术如现场可编程门阵列和多芯片模块也提出了新的CAD算

法和工具的要求。此外，更多的系统设计师希望有实用化的系统

级DA工具。当前，复杂数字系统CAD技术研究呈现的趋势以及

存在的难题如下：


1. 逻辑综合和高层次综合技术的研究掀起了热潮　

由于物理设计的EDA工具已相当成熟，因此，综合技术就

成为实现设计自动化的拦路虎，它吸引了许多研究者去攻克这

个DA难题。近几年来的每年一次的国际设计自动化会议上，

综合技术的论文数总是占第一位。当前的发展趋势是把综合和

布图、工艺结合起来，这使得问题更难，但也更实用。


2. 布图研究向纵深发展

集成电路布图设计CAD是电子CAD领域早开展研究并取

得成果的一部分，但由于工艺技术的迅速发展和布图设计CAD技术的成果直接关系到电子产品的质量和成本，因此它目前仍

然是研究的热点。当前的研究主要集中在下列几个方面：一是

与时延(Timing Delay)有关的时延约束(Timing Driven)、性能优

化(Performance Driven)、时钟偏差(Clock Skew)以及噪声串扰等

有关的划分、布图规划、布局、总体布线、斯坦纳(Steiner)树生

成及详细布线等算法和布图工具方面的研究及开发；二是多层

布线工艺推动的多层布线算法和布线优化的研究；三是由于单

个芯片上集成度增加对布图质量和布图效率要求的算法研究，

它包括布线均匀性、压缩技术和伪引线端的分配等。


3. 传输线的出现给模拟技术带来了变革　

在深亚微米工艺下互连线的延迟已超过了门的延迟，在对

芯片进行电性能模拟时必须考虑传输线。传输线的延迟模型、

关键路径的延迟估算和时延分析是该领域研究的重点。传输线

本身也推动了模拟技术的发展，其中 AWE(Asymptotic

Waveform Evaluation)方法及其改进是针对互连线模拟的有效

方法。有人利用电磁场理论，引入散射参数来研究传输线模型

和计算延迟，并提出了新的模拟算法。


4. 低功耗设计技术冲击各个层次的CAD工具

手提式计算机和个人通信工具的大量使用对电路的低功耗

指标提出了更高的要求。低功耗设计技术要求EDA提供各种功

耗分析工具以及在各个设计级别进行功率小化处理(Power Minimization)。功率小化处理问题包括在电路级减少逻辑门

和晶体管级组合电路的开关功耗的优化问题，在逻辑级减少逻

辑级组合电路和时序电路的开关功耗的优化问题，在行为级的

功耗分析和估算及功率小化处理问题，在嵌入式系统中从软

件的观点减少微处理器的功耗优化问题以及在布图和综合算法

中考虑功率小化处理问题。


例如，IBM公司正在不遗余力地充分利用现有工艺和材料，运

用低功耗设计技术以获得更高性能的芯片。他们利用绝缘体上

硅(SOI)制造高性能的数字系统，这样除可以提高性能外，由于

电容较小，SOI也能降低功耗。SOI晶体管本身的截止频率高于

200 GHz，它显然具有良好的射频功能。设计者利用EDA工具

软件进行设计时，既要确保有很高的截止频率，也要确保噪声

范围合理。如何将模拟和数字系统集成在一起，SOI工艺和

EDA工具还有大量工作要去做。


5. 新设计方法推动了DA的发展

多芯片模块是介于单芯片封装和PCB之间的一种封装技术。

其中一种简单的多芯片模块技术是将芯片直接安装在硅圆片

上，然后就在硅圆片上制作金属连线以完成芯片之间的互连。

它可以克服由于电路复杂性和规模过大而单个芯片容纳不下的

困难，但它又比把单个芯片封装在PCB上的电性能更好。MCM的另一个优点是易于集成数字和模拟混合的系统，尤其适用于

通信系统。　

MCM中的传输线问题和布图问题都引起了CAD界的兴趣。

MCM的布图问题十分类似于BBL布图问题。其主要区别是它更

注重于性能驱动的约束要求，包括使芯片延迟小、特殊线网

的布线(如时钟线、电源/地线和母线)以及噪声串扰等问题。


6. 模拟电路的CAD工具受到了重视

模拟电路的CAD 比数字CAD更难。近年来模拟电路的硬

件描述、综合优化、自动布线等方面都有一定的成果。就设

计工作而言，我们倾向于尽量少用模拟设计技术，尽量多用数

字设计技术。


7. Fabless与EDA工具

目前从事复杂数字系统设计的公司常采用“Fabless”模式。

Fabless通常指能自己完成芯片设计，交由专业芯片工厂

(Foundry)制造，制造好的芯片用自己公司的品牌，并面向客户

自行销售。一个“Fabless”类公司的竞争力很大程度上在于其拥

有IP的多少。“Fabless”类公司是先进EDA工具的主要研制和使

用者。 “Fabless”模式具有投资小、产值大、核心设计团队只

有几个人的特点。　

此外，新的研究课题还在不断涌现。CAD软件工程、设计

流程的管理和优化、CAD的支撑环境、硬软件的协同设计

(Hardware　Software Co　design)等都是人们关心的问题。


复习思考题

1. 试述复杂数字系统设计技术的特点。　

2. 理解VLSI设计的抽象层次和描述域的“Y”图。　

3. 试说明Top　Down的设计流程，为什么VHDL能在各

层次支持它。　

4. 了解当前CAD技术的研究趋势和存在的难题。

复杂数字系统设计 complex digital system designstaff.ustc.edu.cn/~wangxfu/jxkj/11.pdf ·...

Documents