저 시-비 리- 경 지 2.0 한민

는 아래 조건 르는 경 에 한하여 게

l 저 물 복제, 포, 전송, 전시, 공연 송할 수 습니다.

다 과 같 조건 라야 합니다:

l 하는, 저 물 나 포 경 , 저 물에 적 된 허락조건 명확하게 나타내어야 합니다.

l 저 터 허가를 면 러한 조건들 적 되지 않습니다.

저 에 른 리는 내 에 하여 향 지 않습니다.

것 허락규약(Legal Code) 해하 쉽게 약한 것 니다.

Disclaimer

저 시. 하는 원저 를 시하여야 합니다.

비 리. 하는 저 물 리 목적 할 수 없습니다.

경 지. 하는 저 물 개 , 형 또는 가공할 수 없습니다.

공학석사 학위논문

차량용 밴드갭 기준 전압을 위한

고차 곡률 보상 방법

High-Order Curvature Compensation

Technique for Automotive Bandgap Reference

2016 년 8 월

서울대학교 대학원

전기 정보 공학부

하 동 우

차량용 밴드갭 기준 전압을 위한

고차 곡률 보상 방법

지도 교수 김 수 환

이 논문을 공학석사 학위논문으로 제출함

2016 년 8 월

서울대학교 대학원

전기 정보 공학부

하 동 우

하동우의 공학석사 학위논문을 인준함

2016 년 8 월

위 원 장 (인)

부위원장 (인)

위 원 (인)

i

초 록

밴드갭 기준 전압 (BGR) 회로는 ADC, DRAM, flash memory 같은 제품에

널리 사용되고 있다. BGR 회로는 PTAT (proportional to absolute temperature)

와 CTAT (complement to absolute temperature)의 합에 의해 온도에 둔감하다.

특히나 차량용 제품에서는 매우 필수적인 회로이기도 하다. 차량용 BGR 은

자동차의 열기와 냉기 환경에서 지속되어야 함으로 매우 넓은 온도 범위에서 동작

하여야 한다.

Conventional BGR 은 3가지 주요 소자들을 사용하고 있다: mosfet, 저항, BJT.

BGR 에서의 저항은 성능을 결정 할 수 있는 중요한 소자이다. 그러므로 이 저항

값을 쉽고 빠르게 찾기 위해 본 논문에서는 엑셀을 이용한 programmable BGR

designer 를 제시하였다. 간단한 test circuit 으로 base-emitter 전압을 파악한

후 몇 번의 iteration 을 통해 구해진 VREF 와 설계 목표 출력 전압의 오차를 보정

매개변수로 생성하여 좀 더 새로운 출력 전압을 목표로 계산해낸다.

Conventional BGR 관점에서 보면, PTAT 와 CTAT 는 1차 온도 계수만을

보상한다. 하지만 차량용 제품의 BGR 은 매우 정밀한 성능을 요구해, conventional

BGR 로서는 부족하며, 1차 외에 고차 온도 계수를 보상하는 방법이 몇 번 제안된

적이 있다. 1차 온도 계수만 보상하는 것이 아니라, 고차 온도 계수도 보상하는

ii

방법이 두 개의 BGR 곡률 합을 통해 제시되었다. 본 논문에서는 1개의 BGR core

에서 2개의 곡률을 생성해 합쳐서 고차 곡률 보상 방법을 제안하였다.

주요어 : 밴드갭, high-order curvature compensation, temperature coefficient,

automotive

학 번 : 2014-21621

iii

목 차

제 1 장 서론 ........................................................................................ 1

제 1 절 연구의 배경 .................................................................... 1

제 2 절 논문의 구성 .................................................................... 3

제 2 장 밴드갭 기준 전압 회로의 구조 ................................................ 4

제 1 절 Voltage-mode 밴드갭 기준 전압 회로의 구조 ............. 4

제 2 절 Current-mode 밴드갭 기준 전압 회로의 구조 ............. 7

제 3 절 Programmable 밴드갭 기준 저압 회로 designer ....... 10

제 3 장 차량용 밴드갭 기준 전압 측정 .............................................. 15

제 1 절 Conventional BGR 시뮬레이션 결과 ........................... 15

제 2 절 Conventional BGR layout 및 측정 결과 ..................... 19

제 3 절 향후 제안하는 방향 ...................................................... 21

제 4 장 제안하는 고차 곡률 보상 밴드갭 기준 전압 .......................... 26

제 1 절 회로 구조 및 정성적 설명 ............................................ 26

제 2 절 전류 거울 기법 ............................................................. 30

제 3 절 제안하는 고차 곡률 보상 밴드갭 기준 전압 회로 ........ 34

제 4 절 Layout 및 시뮬레이션 ................................................. 37

제 5 장 결론 ...................................................................................... 40

참고문헌 ............................................................................................. 41

Abstract ............................................................................................ 43

iv

표 목차

[표 1] 3-bit 코드 출력 전압 값 ................................... 25

v

그림 목차

[그림 1] Voltage-mode CMOS 밴드갭 기준 전압 회로

.......................................................................................... 6

[그림 2] Current-mode CMOS 밴드갭 기준 전압 회로

.......................................................................................... 9

[그림 3] 초기 설계 값 측정을 위한 회로 ...................... 12

[그림 4] 초기 설계 값 입력 표 ...................................... 13

[그림 5] VREF 값 선택 표 .............................................. 13

[그림 6] BJT N 값 선택 및 최종 저항 값 결과 표 ....... 14

[그림 7] 최종 수렴하는 값을 위한 반복 표 ................... 14

[그림 8] 완성된 conventional BGR 회로 ...................... 17

[그림 9] Reference voltage 시뮬레이션 결과............... 18

[그림 10] Conventional BGR Layout ........................... 20

[그림 11] Reference voltage 측정 결과 ....................... 20

[그림 12] 제안하는 conventional BGR 과 optional register 회로

........................................................................................ 23

[그림 13] Conventional BGR 과 optional register block diagram

........................................................................................ 23

[그림 14] Conventional BGR 과 optional register Layout24

[그림 15] Duan 의 곡률 보상 방법 ............................... 29

[그림 16] 제안하는 보상 방법 기술 .............................. 29

[그림 17] 보상된 출력 전류 .......................................... 33

[그림 18] 제안하는 밴드갭 기준 전압 회로 .................. 36

[그림 19] 제안하는 밴드갭 기준 전압 Layout ............. 38

[그림 20] 밴드갭 기준 전압 post-layout 시뮬레이션 . 39

[그림 21] 밴드갭 기준 전압 출력 전류 post-layout 시뮬레이션

........................................................................................ 39

1

제 1 장 서 론

제 1 절 연구의 배경

기준 전압 (bandgap reference, BGR) 발생 회로는 DRAM,

flash memory, analog to digital converter 등 다양한 회로에

필수적이다. 또한 온도에 대해 독립적이기 때문에 온도 범위가 큰

환경에서 동작하는 제품에서는 매우 필수적인 회로이다. 특히

차량용 반도체에서는 -40 에서 150 ° C 나 되는 높은 범위를

필요로 하므로, 넓은 온도범위에서 동작하는 BGR 회로가 필요하다

[1].

BGR 회로는 온도에 대해 비례, 반비례하는 전압이 상쇄되어

온도에 대해 일정한 전압 출력을 하는 것이 주 임무다. CTAT

(complementary to absolute temperature) 전압은 온도가

올라갈수록 이에 반비례해 낮아진다. 보통 BJT의 VBE 가 CTAT

전압의 특성을 갖고 있으며 본 논문에서도 이를 사용하였다. CTAT

를 상쇄 시킬 수 있는 PTAT (proportional to absolute

temperature) 전압은 온도에 비례해 높아진다. PTAT 는 두 BJT

VBE 의 차이 ∆VBE 이다.

본 논문에서는 conventional BGR 분석 및 설명과 이에 대한

빠른 설계 방법을 제안하였다. 그리고 이 방법을 통해 CMOS 공정

conventional 차량용 BGR 회로를 설계하였고, 실제 chip 으로

만들어 측정 결과를 분석하고, 그에 대한 보상 방법을 제시하였다.

2

또한 conventional BGR 을 이용해 새로운 고차 곡률 보상 방법을

제안하였고 향후 차량용 IP 에 적용 예정이다.

3

제 2 절 논문의 구성

본 논문은 5 개의 장으로 구성된다. 제 2 장에서는

conventional voltage-mode 와 current-mode 밴드갭 기준 전압

회로의 구조와 원리에 대해 알아본다. 또한 설계를 쉽고 빠르게

하기 위한 엑셀 프로그램을 제시하였다. 제 3 장에서는 그 중

하나인 voltage-mode 밴드갭 기준 전압 회로를 실제 설계하고

측정하고 분석하였다. 그리고 이에 대한 보상 방법을 제안하였다.

제 4 장에서는 제안하는 고차 곡률 보상 방법을 제안하고

시뮬레이션을 통해 분석하였다. 제 5 장에서는 결론을 내리도록

한다.

4

제 2 장 밴드갭 기준 전압 회로의 구조

제 1 절 Voltage-mode 밴드갭 기준 전압 회로의 구

조

기존 conventional voltage-mode 밴드갭 기준 전압 회로

(VMBGR)는. 그림 1과 같이 mosfet, opamp, BJT 와 저항으로

이루어져있다. Opamp 의 feedback-loop 에 의해 Va와 Vb의

전압이 동일한 전압으로 수렴하고, 다이오드의 크기 비율이 1:N 일

경우 다음과 같은 수식 (1)로 VREF 를 표현할 수가 있다 [5].

𝑉𝑅𝐸𝐹 = 𝑉𝐵𝐸 + 𝑅1

𝑅0𝑉𝑇 ln 𝑛 (1)

실온에서의 ∂𝑉𝐵𝐸/𝜕𝑇 는 약 -1.5mV/˚K의 temperature

coefficient (TC)를 갖고 있고 ∂𝑉𝑇/𝜕𝑇 는 thermal voltage VT에

비례하는 약 0.087mV/˚K의 TC 를 갖고 있다. 저항 R1 와 R0의

비 (ratio)를 사용해 이러한 음과 양의 TC 를 합하여, 이론상 0 TC

를 갖는 기준 전압이 출력된다. 수식 (1)에 저항을 제외하고 계산을

하면 수식 (2)와 같이 ln(n)은 약 17.2가 된다.

𝑉𝑅𝐸𝐹 ≈ 𝑉𝐵𝐸 + 17.2 𝑉𝑇

≈ 1.25V (2)

5

밴드갭 기준 전압 1.25V 실리콘 밴드갭 Eg/q 와 같다. 하지만 0

TC 를 갖는 전압은 1.25V 정도로 고정이 되어있는 단점을 갖고

있다.

6

그림 1. Votlage-mode CMOS 밴드갭 기준 전압 회로

7

제 2 절 Current-mode 밴드갭 기준 전압 회로의 구

조

Current-mode 밴드갭 기준 전압 회로 (CMBGR)는

conventional 회로의 PTAT 와 CTAT 의 전류를 0 TC 로 만들고

저항을 이용하여 다양한 전압을 생성 할 수 있는 장점을 갖고 있다.

또한 낮은 공급 전압을 사용하는 어플리케이션에 적합하여, ‘low-

voltage 또는 sub-1V BGR’ 이라고도 불린다. 그림 2 는 CMBGR

회로 구조다. Conventional BGR 과 마찬가지로, opamp 를 이용한

feedback loop 에 의해 VA 와 VB 가 같은 값으로 수렴해, 저항

R1 과 R2 의 값이 같으면, 두 저항에 흐르는 전류는 IR1 과 IR2 는

다음 수식 (3)과 같다.

𝐼𝑅1 = 𝐼𝑅2 = 𝑉𝐵𝐸

𝑅1

𝐼𝑄1 = 𝐼𝑄2 =𝜕𝑉𝐵𝐸

𝜕𝑅0=

𝑉𝑇ln (𝑁)

𝑅0 (3)

Bipolar transistor (BJT)는 base 와 emitter 가 연결되어

있으므로 다이오드 같은 역할을 한다. 수식 (3)을 보면, Q1 과

Q2 에서는 같은 값의 전류가 흐르므로, dVBE 는 VTln(N)이 된다.

따라서 CMBGR 회로의 VREF 출력 전압은 다음의 수식 (4)와 같다

[2].

8

𝑉𝑅𝐸𝐹 = 𝑉𝐵𝐸 (𝑅3

𝑅1) + 𝑉𝑇 (

𝑅3∗ln(𝑁)

𝑅0) (4)

수식 (5)는 (4)번 수식을 온도에 변화에 따라 미분한 것이다.

이때 VREF 의 온도에 대한 변화가 최소화될 때의 각각의 저항 비와

N 값은 정해지게 되며 이에 따라 VREF 역시 결정된다.

𝜕𝑉𝑅𝐸𝐹

𝜕𝑇= 0 →

𝜕𝑉𝐵𝐸

𝜕𝑇+

𝑅1∗ln (𝑁)

𝑅0

𝜕𝑉𝑇

𝜕𝑇= 0 (5)

9

R2

R0

R1

MP1 MP2 MP3

Q1 Q2

R3

I1 I2 I3

VB

E1

VA VB

dV

BE

VB

EN1 N

IQ1 IQ2

IR1 IR2

VREF

그림 2. Current-mode CMOS 밴드갭 기준 전압 회로

10

제 3 절 Programmable 밴드갭 기준 전압 회로

designer

제 2 절에서 보았듯이, current-mode 밴드갭 기준 전압 회

로 (CMBGR)를 설계하는 과정에서 0 TC 전압이 달라질 수 있으며,

이 외에도 회로의 출력 전압에 영향을 미치는 여러 요소들의 값이

변할 수 있다. 이번 절에서는 CMBGR 회로의 설계 값을 손쉽게 계

산할 수 있는 방법을 spreadsheet을 통해 소개한다.

먼저 그림 3의 회로 시뮬레이션을 통해 해당 공정의 VBE,

∂VBE /∂T 값을 측정한다. IQ 는 BJT Q가 정상적인 온도 특성을

보이는 전류의 범위 내에서 회로의 power budget을 고려하여 정해

져야 한다. 시뮬레이션 값들을 그림 4의 표에 초기 설계 값으로 입

력하면, 이를 이용 하여 ∂VT/∂T 가 온도와 상관없이 일정하다는

가정 하에 계산된 R1ln(N)VT/R0 가 구해진다. 그림 5의 첫 번째

표에 R3/R1를 정해주면 앞에서 구해진 VBE 와 R1ln(N)VT/R0 를

수식 (4)에 대입하여 계산된 VREF 값이 그림 5의 두 번째 표에 표

시되며, 녹색으로 강조된 VREF 값 중에 목표한 값과 오차가 작은 것

을 선택할 수 있다.

다음으로 그림 6의 표에서 BJT 비율 N 을 선택해 주면 수

식 (5)를 통해 R1/R0 이 구해짐에 따라 그림 2 회로 설계에 필요

한 저항 값들이 모두 구해진다. 구해진 저항 값들을 이용하여 그림

2 회로 (CMBGR)를 설계하고 시뮬레이션을 수행하면 새로운 IQ,

11

VBE, ∂VBE/∂T 가 측정되며 이 값들을 그림 7의 표에 입력하면 이

를 이용하여 재계산 과정을 몇 번 반복해 수렴하는 설계 점을 찾을

수 있다.

Programmable 밴드갭 기준 전압 회로 designer 를 통해

CMBGR의 최적 설계를 손쉽게 찾을 수 있고, 제품의 개발 과정에

서 turn-around-time (TAT)을 최소화 할 수 있다.

12

그림 3. 초기 설계 값 측정을 위한 회로

13

그림 4. 초기 설계 값 입력 표

그림 5. VREF 값 선택 표

14

그림 6. BJT N 값 선택 및 최종 저항 값 결과 표

그림 7. 최종 수렴하는 값을 위한 반복 표

15

제 3 장 차량용 밴드갭 기준 전압 측정

제 1 절 Conventional BGR 시뮬레이션 결과

제 2 장 3 절의 ‘programmable 밴드갭 기준 전압 회로

designer’ 을 통해 차량용 conventional BGR 을 설계하였다. 그림

8 은 설계된 전체 회로이다. Start-up 회로에 power-down 기능이

있다. 또한, opamp 대신에 self-biasing 회로가 사용되고 있다.

그림 9 는 시뮬레이션 결과이다. 차량용 제품은 온도 -40

에서 150 ° C 에서 동작해야 하기 때문에 모든 시뮬레이션은 이

온도 범위에서 진행이 되었다. 온도에 따른 전압 변화 량은 약 752

uA 이고 기준 전압은 1.22 V 이다. 공급전압 5V 에서 전체 전력

소모는 약 280 μW 이다. 보통 위로 오목한 곡률을 나타내고

있지만, programmable 밴드갭 기준 전압 회로 designer 와 저항

튜닝을 통해 2 차 TC term 까지 보상 시켜 S 자 형태의 곡률이

나왔다. 밴드갭 기준 전압 회로의 성능 지표는 다음과 같은 최종

전압의 temperature coefficient (온도 계수)로 표현된다.

Temperature Coefficient (ppm/°C) = 𝑉𝑚𝑎𝑥 − 𝑉𝑚𝑖𝑛

𝑇𝑚𝑎𝑥 − 𝑇𝑚𝑖𝑛/ 𝑉𝑟𝑒𝑓

16

이때 Vmax – Vmin 은 밴드갭 출력 전압의 차이고, 마찬가지로 Tmax -

Tmin 은 온도 차이다. 설계된 conventional 밴드갭 기준 전압

회로의 simulated temperature coefficient 는 3.244 ppm/°C 이다.

17

그림 8. 완성된 conventional BGR 회로

18

그림 9. Reference voltage 시뮬레이션 결과

19

제 2 절 Conventional BGR layout 및 측정 결과

그림 10 은 차량용 conventional BGR layout 이다. 130nm

BCDMOS SK Hynix HB130GS 로 설계되었으며, 총 layout 면적은

0.029 mm2 이다.

그림 11 는 chip 측정 결과이다. 온도 챔버 ESPEC 사의

SU-661 모델을 이용해 -40 에서 120 도 온도환경으로 측정을

했다. 120 도를 넘어가면 chip 외에 다른 PCB 위에 가변저항과

파워서플라이에 연결된 프로브가 녹을 수 있기 때문에 heat gun 을

이용하여 120 에서 150 도 온도환경에서 측정을 했다. Room

temperature 25 도 일 때는 기존 시뮬레이션 전압 값은 조금

감소한 1.211V 를 나타내고 있다. 하지만 BGR 전압의 최대-

최소값 차이는 시뮬레이션에서는 0.75 mV 이지만, 측정 결과에는

15mV 전압 차를 보이고 있다.

20

그림 10. Conventional BGR Layout

그림 11. Reference voltage 측정 결과

21

제 3 절 향후 제안하는 방향

밴드갭 기준 전압 chip 측정 결과, 전압 차가 감소한 가장

큰 원인은 공정에 corner variation 이다. 특히나 unit 저항을

사용하지 않게 되면 corner variation 에서 저항 값들이 다른

방향으로 틀어진다. 하지만 이번 설계에서는 사용하지 않았으므로,

저항비가 달라져 출력 전압에 큰 영향을 미치게 되었다.

따라서, 저항에 대한 variation 을 조율 하기 위해 optional

register 를 추가해 보았다. 저항을 output 전압 출력 쪽에 직렬로

연결한 후, 스위치를 통해 최종 출력 저항 값을 조율을 할 수가

있다. 그림 12 는 제안하는 conventional BGR 회로이다. 원하는

출력 전압 값이 안 나왔을 때, 저항 값을 조절해 출력 전압을 약 ±

40%까지 조절해 맞출 수가 있다.

제 1 장에서 설명했듯이, current-mode BGR 은 output

저항에 상관 없이 PTAT 와 CTAT 전류를 합쳐져 온도에 둔감한

전류를 생성한다. 따라서 출력 전압 값은 전류 X 저항 값에만 의해

생성된다. 그림 13 은 전체 BGR 시스템 block diagram 이다.

Decoder 를 이용한 3-bit 코드를 통해 원하는 출력 전압 값을

조절하며 생성할 수 있다. 표 1 은 3-bit 코드 별 출력 전압 값이다.

총 8 개의 다른 출력 전압 값을 생성할 수 있으며, 목표 전압에

±40%까지 생성할 수 있다. 그림 14 는 180nm BCDMOS Magna

공정을 이용한 layout 이며 면적은 0.061mm2 이다. Unit 저항을

22

사용해 공정 variation 을 최소화 하였고, decoder 와 스위치를

이용하였다.

23

그림 12. 제안하는 conventional BGR 과 optional register 회로

그림 13. Conventional BGR 과 optional register block diagram

24

그림 14. Conventional BGR 과 optional register Layout

25

표 1. 3-bit 코드 출력 전압 값

Decoder VREF (V) P-P Voltage (mV)

000 0.834 3.89

001 0.954 2.83

010 1.073 3.12

011 1.192 3.42

100 1.311 3.72

101 1.43 4.01

110 1.549 4.31

111 1.668 4.61

26

제 4 장 제안하는 고차 곡률 보상 밴드갭 기준

전압

제 1 절 회로 구조 및 정성적 설명

밴드갭 기준 전압 회로 (BGR)의 성능은 출력 전압의 곡률

의 peak to peak 을 나타내는 ppm/°C 로 표현된다. 요즘에는 다

양한 전압 출력을 요구하지만, 온도범위에 따라 매우 높은 성능을

요구하기도 한다. BGR 의 PTAT (proportional to absolute

temperature) 와 CTAT (complementary to absolute

temperature) 를 생성하는 BJT (bipolar transistor) 의 base-

emitter, VBE 전압은 다음 수식으로 표현된다 [3].

𝑉𝐵𝐸(𝑇) = 𝑉𝐺𝑂(𝑇𝑟) − [𝑉𝐺𝑂(𝑇𝑟) − 𝑉𝐵𝐸(𝑇𝑟)] 𝑇

𝑇𝑟− (𝛾 − 𝛿) 𝑉𝑇 ln (

𝑇

𝑇𝑟) (6)

여기서, 두 번째 term, [𝑉𝐺𝑂(𝑇𝑟) − 𝑉𝐵𝐸(𝑇𝑟)] 𝑇

𝑇𝑟 은 1차 온도 계수

이고, 마지막 term, (𝛾 − 𝛿) 𝑉𝑇 ln (𝑇

𝑇𝑟) 은 고차 비선형 계수이다. 보통

`1차 온도 계수를 보상하기 위해 1차 PTAT 온도계수를 이용한다.

하지만 고차 온도 계수는 보상되지 않기 때문에 이 고차 계수를 보

상 하는 것이 이번 제안하는 회로의 목표이다. 또한 VBE 전압을

Taylor series 로 표현으로 다음과 같이 표현 할 수 있다 [4].

27

𝑉𝐵𝐸 = 𝑎0 + 𝑎1𝑇 + 𝑎2𝑇2 + ⋯ + 𝑎𝑛𝑇𝑛 (7)

여기서 온도범위가 150 부터 400 K 일 때, 𝑎0 는 1.178 에서

1.205 V 이고, 𝑎1 는 9.025 x 10-5 V/K 에서 2.7325 x 10-4 V/K

이고, 𝑎2 는 -3.05 x 10-7 V/K2부터 0 이기 때문에, 아래로 오목한

곡률을 갖고 있다.

고차 곡률 보상방법은 기존에 몇 번 소개가 되었고, 대표적인

예로 Duan 이 제안한 방법이 그림 15 이다 [3]. BGR core 가 두

개가 있고, 각 core 에서 위로 오목한 곡률, 아래로 오목한 곡률을

생성하여 곡률 보상 회로에서 합하여 고차 곡률을 보상한다. 하지만,

제 1 장에서 설명 했듯이, core 부분에 저항이 조금이라도 틀어지면,

출력 전압의 peak to peak 이 틀어질 수도 있다. 때문에, 두 개의

곡률을 합치려면 peak to peak 이 거의 동일해야만 고차가 보상된다.

그러므로 BGR core 2 개의 단점으로 볼 수 있다. 또한, 면적이나

전류 소모량이 conventional 한 BGR 보다 거의 2 배가 필요하다.

본 논문이 제안하는 방법은, 고차 곡률을 보상하면서도 면적과

전류 소모를 기존 Duan 이 제안한 방법보다 줄일 수 있다. 그림 16

는 제안하는 보상 방법 기술이다. 기존에 Duan 과 같이 두 개의

BGR core 를 사용하지 않고, 하나의 BGR core를 사용하고 있다. 이

core 는 위로 오목, 아래로 오목한 곡률을 생성 할 수 있다. Duan 이

28

제시했던 ‘Current mirroring’ 기술을 통해 아래로 오목한 곡률을

위로 오목하게 변경시켜준다. 이 변경 시켜준 곡률을 core 에서

바로 나온 아래로 오목한 곡률과 합쳐준다.

29

그림 15. Duan 의 곡률 보상 방법

그림 16. 제안하는 보상 방법 기술

30

제 2 절 전류 거울 기법

Duan 은 아주 간단한 PMOS 전류 거울 기법을 이용해 곡률을

아래에서 위로 볼록하게 변경 시켰다. 본 논문에서는 이와 유사한

NMOS 전류 거울 기법을 이용해 변경 시켰다. 그림 8 에서 M3 의

drain current 는 다음 수식과 같이 표현된다.

𝐼𝐷,𝑀3 =1

2𝜇𝐶𝑜𝑥

𝑊

𝐿(𝑉𝐺𝑆 − 𝑉𝑇𝐻)2(1 + 𝜆𝑉𝐺𝑆) (4)

𝜇 는 carrier mobility 의 온도 함수이고, 다음과 같이 풀이 할 수 있다

[6].

𝜇 = 𝜇(𝑇0) (𝑇

𝑇0)

𝛽𝜇 (5).

𝛽𝜇 는 온도 계수 이고, PMOS 일 때는 -1.2, NMOS 일 때는 -1.9

이다. 𝑇0 는 기준 온도이다. 수식 (4)의 VTH 는 다음 식과 같다.

𝑉𝑇𝐻 = 𝑉𝑇𝐻(𝑇0) + 𝛽𝑇𝐻(𝑇 − 𝑇0) (6)

여기서 𝛽𝑇𝐻 는 -2mV/ °C 이다. 수식 (5)와 (6)을 이용하여

VGS 를 다음과 같이 표현할 수 있다.

31

𝑉𝐺𝑆 = |𝑉𝑇𝐻(𝑇0)| + 𝛽𝑇𝐻(𝑇 − 𝑇0) +2𝑏𝛽𝑇𝐻𝑇

𝛽𝜇 (7)

이때 b 는 0 에 가깝다. 여기서 M5 의 드레인 전류는 다음

수식과 같다.

𝐼𝐷,𝑀5 =1

2𝜇𝐶𝑜𝑥

𝑊

𝐿(𝑉𝐺𝑆 − 𝑉𝑇𝐻)2(1 + 𝜆𝑉𝐷𝑆) (8).

수식 (5)~(8)을 사용하여 출력 전류의 차이를 수식으로

표현하면,

∆𝐼 = 𝐼𝐷,𝑀3 − 𝐼𝐷,𝑀5

=𝜆

2𝜇𝐶𝑜𝑥(𝑇0)(

𝑇

𝑇0)𝛽𝜇

𝑊

𝐿

4𝑏2𝛽𝑇𝐻2 𝑇2

𝛽𝜇2 [(𝑉𝐷𝑆 − 𝑉𝑇𝐻(𝑇0) − 𝛽𝑇𝐻(𝑇 − 𝑇0) −

2𝑏𝛽𝑇𝐻𝑇

𝛽𝜇] (9).

이러한 수식이 나오고, 여기서 ∆𝐼 를 2 차 미분하면 다음

수식과 같다.

𝜕2(∆𝐼)

𝜕𝑇2 ≈4𝜆𝜇𝐶𝑜𝑥(𝑇0)𝑇0𝑏2𝛽𝑇𝐻

2

𝛽𝜇2

𝑊

𝐿[−𝛽𝑇𝐻 (1 +

2𝑏

𝛽𝜇)] > 0 (10).

2 차 미분의 수식 (10)이 0 보다 크기 때문에, 출력 전류는

위로 오목한 것을 증명할 수가 있다. 그림 17은 보상된 출력 전류를

32

보여주고 있다. BGR core 에서 나오는 전류 IREF 와 이것을 전류

거울을 통해 변경된 I’REF 전류를 합하여 ICOMP 전류가 생성된다. 두

개의 아래로 오목, 위로 오목한 전류를 더해 고차 함수를 보상하면,

S 자 형태의 보상된 전류가 나온다. 기존 peak to peak 전류가 약

64 nA 이면, 보상된 전류는 약 39 nA 이므로 훨씬 줄었다는 것을

확인 할 수 가있다.

33

그림 17. 보상된 출력 전류

34

제 3 절 제안하는 고차 곡률 보상 밴드갭 기준 전압

회로

그림 18 은 최종 완성된 밴드갭 기준 전압 회로이다. BGR core

부분에서는 2 개의 branch 에 같은 전압, 전류를 잡아주는 opamp

대신에 self-biased 회로를 사용하였다. Opamp 보다는 훨씬 더

간단하고 전력소모도 적은 장점을 갖고 있다. BGR output (VREF)

부분에는 두 개의 다른 종류의 저항이 사용되고 있다. Core

부분에서 사용되었던 p+ poly 저항은 강한 CTAT 성향을 갖고

있으므로, 전류가 보상되어도 CTAT 성향 때문에 전압이 보상이

되지 않는다. 따라서 이러한 성향을 보상하기 위해 강한 PTAT

성향을 갖고 있는 p+ diffusion 저항을 직렬로 연결시켜 놓았다 [7].

위로 오목한 곡률을 갖고 있는 전류, I’REF 는 전류 거울을 통해

다음과 같은 수식으로 표현된다.

𝐼′𝑅𝐸𝐹

=1

𝑅1{

𝑅1 ln(𝑁)

𝑅0𝑉𝑇 + 𝑉𝐵𝐸 + [𝑉(𝑇) + 𝑉ℎ]} (11)

여기서 V(T)는 1 차 term 이고, Vh 는 고차 보상 term 이다.

Core 에서 생성되는 아래로 오목한 곡률, IREF 는 아래 수식과 같이

나타낼 수 있다.

35

𝐼𝑅𝐸𝐹 =1

𝑅1{

𝑅1 ln(𝑁)

𝑅0𝑉𝑇 + 𝑉𝐵𝐸} (12).

IREF 와 I’REF 가 더해져 고차가 보상되고 새로운 전류 ICOMP 가

생성되고, 최종 출력전압, VREF 는 다음과 같다.

𝑉𝑅𝐸𝐹 =𝑅3+𝑅4

𝑅1{

2𝑅1 ln(𝑁)

𝑅0𝑉𝑇 + 2𝑉𝐵𝐸 + [𝑉(𝑇) + 𝑉ℎ]} (13)

여기서 R3 와 R4 는 각 p+ poly, diffusion 저항이다.

36

그림 18. 제안하는 밴드갭 기준 전압 회로

37

제 4 절 Layout 및 시뮬레이션

이번 절에 나오는 모든 시뮬레이션은 post-layout SPICE

시뮬레이션 결과이다. 0.18- μ m 공정에서 제작 되었으며, 면적은

그림 19 와 같이 약 0.0249 mm2 이다.

그림 20 은 최종 밴드갭 전압 출력이다. P+ poly 와 p+

diffusion 저항의 온도 계수로 인해 최종 전압 온도 계수는 75

ppm/°C 이다. 그림 21는 최종 고차 보상된 전류 출력이다. 온도

범위 -40 ~ 150 °C 에서 peak to peak 은 39.7 nA 이다.

38

그림 19. 제안하는 밴드갭 기준 전압 Layout

39

그림 20. 밴드갭 기준 전압 post-layout 시뮬레이션

그림 21. 밴드갭 기준 전압 출력 전류 post-layout 시뮬레이션

40

제 5 장 결론

높은 온도 범위, -40 ~ 150°C 에서 동작하는 차량용 밴드

갭 기준 전압(BGR)을 설계하였다. Conventional BGR 을 분석하였

고, 빠른 설계를 위하여 excel 을 이용한 ‘programmable 밴드갭

기준 전압 회로 designer 를 만들어 이것을 설계에 사용하였다.

180nm BCDMOS 공정으로 설계 후 chip 을 측정하였으며, 저항

register 를 통해 이를 보완하는 방법을 제시하였다. 마지막으로,

BGR의 성능 보상을 위해 고차 곡률 보상 방법을 제안하였다. 포스

트 레이아웃 시뮬레이션에서 고차 곡률 보상이 검증되었으며, 향후

automotive IP 에 사용될 예정이다.

41

참고 문헌

[1] L. Radoias, C. Zegheru and G. Brezeanu, “Substrate leakage

current influence on bandgap voltage references in

automotive applications,” CAS International Semiconductor

Conference, vol. 2, pp. 389-392, Oct. 2012.

[2] H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S.

Atsumi, and K. Sakui, “A CMOS bandgap refernce circuit with

sub-1-V operation,” IEEE J. Solid-State Circuits, vol. 34,

no. 5, pp. 670-674, May. 1999.

[3] D. Quanzhen, and J. Roh, “A 1.2-V 4.2ppm/˚C High-Order

Curvature Compensated CMOS Bandgap Reference,” IEEE

Trans. Circuits Syst. I, Reg. Papers, vol. 62, no. 3, pp. 662-

670, Mar. 2015.

[4] M. Ker and J. Chen, “A New curvature-compensated

technique for CMOS bandgap reference with sub-1-V

operation, “ IEEE Trans. Circuits Syst. II, Exp. Briefs, vol.

53, no. 8, pp. 667-671, Aug. 2006.

[5] B. Razavi, Design of Analog CMOS Integrated Circuits. New

York: McGraw-Hill, 2001.

[6] I. M. Filanovsky and A. Allam, “Mutual Compensation of

Mobility and Threshold Voltage Temperature Effects with

Applications in CMOS Circuits,” IEEE Trans. Circuits Syst. I,

Fundam. Theory Appl., vol. 48, no. 7, pp. 876-884, Jul. 2001.

42

[7] B. Gregoire and U. Moon, “Process-Independent Resistor

Temperature-Coefficients using Series/Parallel and

Parallel/Series Composite Resistors,” IEEE International

Symp. Circuits and Syst. pp. 2826-2829, May. 2007.

43

Abstract

High-Order Compensation for

Automotive Bandgap Reference

Dongwoo Ha

Department of Electrical and Computer

Engineering

The Graduate School

Seoul National University

Bandgap reference (BGR) is widely used in various

products such as analog to digital converter, DRAM and flash

memory. It is also as known as a temperature dependent circuit

by generating and summing PTAT (proportional to absolute

temperature) and CTAT (complement to absolute temperature).

Especially, BGR is an essential block in automotive applications.

This requires a wide temperature range due to automobile’s

sustainability in heat and coldness.

Conventional BGR requires 3 main components: mosfet,

resistor and bipolar transistor. A resistor in BGR works as a key

component and finding its values is necessary is important due

to good performance of BGR. Therefore, a programmable BGR

44

designer based on Excel is proposed in this paper.

In conventional view point, PTAT and CTAT only cancels

out first order of temperature. When many applications, such as

automotive, requires a high precision bandgap reference voltage,

conventional BGR can be very limited. Thus, compensation for

high-order in BGR has been proposed numerously. Not only it

cancels out the first order term, it compensates high-order term

by combining summing two BGR output curvatures. This paper

proposes a compensation technique by using one BGR core to

produce two BGR output curvatures which are summed and

produce a compensated BGR curvature.

Keywords : bandgap reference, high-order curvature

compensation, temperature coefficient, automotive

Student Number : 2014-21621