2014年度No.3 / OKM 1

MOSFET

金属・酸化膜・半導体 (MOS)型電界効果トランジスタ

(Field Effect Transistor)

2014年度 No.3 / OKM 2

MOSFETの構造

入力部分は “C”

n-MOSの場合

– 電流通路は電子．

n-channel

– p型Si基板を用い，

– 電極領域 (source, drain,

n型) を形成

– p-MOSでは，

上の記述で n→p，p→n

コンデンサ

M: 金属 (metal)O: 酸化膜 (oxide)S: 半導体

酸化膜として，Si自身を熱酸化したSiO2 (良質な絶縁物)を用いる．

ソース(source)

ゲート(gate)

ドレイン(drain)

SiO2膜

p

基板(substrate)

n n

2014年度 No.3 / OKM 3

MOSキャパシタ− n-MOS の例 −

絶縁膜を挟んで，金属とp-Ｓiが対向．

金属側を正極性にすると・・

・正孔はp型表面から遠ざかる．

・電子は表面に引き寄せられる．

・アクセプタは動けない．

MOS

2014年度 No.3 / OKM 4

MOS キャパシタの振る舞い−比較的低い電圧(空乏状態)−

平行平板キャパシタとの類似点・相違点

半導体側の負電荷は固定電荷！

2014年度 No.3 / OKM 5

MOS キャパシタの振る舞い−比較的大きな電圧(反転状態)−

次第に表面電子密度が高くなってくる

表面電子密度≧バルク正孔密度 ⇒ 反転

正孔 電子

実質 ｎ型

2014年度 No.3 / OKM 6

VGS

空乏層電荷 (QSC)アクセプタ

ある程度，表面に電子が溜まると電界は遮蔽され，Ｃ

が一定になる

QC = COX (VGS-VTH)• Q=QSC+QC

チャネル電荷 (QC)伝導電子

Cは空乏層の伸びにより減少

VTH

しきい電圧 (threshold voltage)

2014年度 No.3 / OKM 7

チャネル抵抗の変調

ゲートに，しきい値以上の電圧を

印加すると、

ゲート直下が，実質n型に反転．

ソース電極からドレイン電極に至

る経路がn型になる．

n型通路の抵抗がゲート電圧増加と

ともに低下．

p

ゲートソ ース ド レイ ン

n

n n

n

p

n

n チャ ネル

2014年度 No.3 / OKM 8

しきい電圧 (VTH)

n-MOS の場合

– ゲート電圧を上げていったと

きに，表面電子密度が増加し，

バルク正孔密度に等しくなっ

たときの値．

– 仕事関数の小さなゲート電極

材料によりマイナス側にシフ

ト．

VGS

チャネル電荷 (QC)

⇒ ソース・ドレイン間のコンダクタンス

VTH

ドナーなど，プラスのイオンをドーピングすることで，マイナス側にシフトできる

2014年度 No.3 / OKM 9

Ｅ型とＤ型

n-MOS の場合

エンハンスメント型

– Enhancement 型（高揚，増進）

– VTH > 0– normally off 型ともいう

デプレション型

– Depletion 型（空乏，減少）

– VTH < 0– normally on 型ともいう

VGS

QC

VTH

ED

0

⇒ 出力電流

⇒入力電圧

2014年度 No.3 / OKM 10

チャネルコンダクタンス

チャネルに誘導される伝導電荷

（単位面積当たり）

チャネル電荷分布が，ドレイン印加電圧に影響されな

ければ・・

QCWL

QCWL

QC COX VGS VTH

2014年度 No.3 / OKM 11

ドレイン電流を求めよう

QCWL

QCWL

QCWL OX0WL

dOXVGS VTH tC

LvC

の電荷が

IDS QCWL

tCOX0 n

dOX

WL

VGS VTH VDS

秒かかって走行．

2014年度 No.3 / OKM 12

線形領域の特性と利得係数

DSTHGSDSTHGSOX

nOX

C

CDS VVVVVV

LW

dtWLQ

I

0

利得係数（gain）

IDS

VDSVGS < VTH

VGS － VTH に比例して増加

2014年度 No.3 / OKM 13

MOSFETの出力静特性

0 V 0 V+5 V

0 V

チャネル

5 V 5 V

ソース ゲート ドレイン（a）

IDS QCWL

tCOX 0 n

dOX

WL

VGS VTH VDS

n-MOSVTH = +2 V

+3 V+1 V VDS

IDSVGS = +5 V

VGS = +3 V

2014年度 No.3 / OKM 14

MOSFETの出力静特性

0 V +5 V +1 V

0 V

空乏層

4 V

（b）

VDS が0のときに同じ

1V分は空乏層に逆バイアス

n-MOSVTH = +2 V

+3 V+1 V VDS

IDSVGS = +5 V

VGS = +3 V

2014年度 No.3 / OKM 15

0 V +5 V +3 V

0 V

ピンチオフ

2 V

（c）

ピンチオフ電圧 VP

ゲートとドレインの電圧差が 2

V !

しきい電圧に等しい VGS VDS VTH

VDS VGS VTH VP

n-MOSVTH = +2 V

+3 V+1 V VDS

IDSVGS = +5 V

VGS = +3 V

2014年度 No.3 / OKM 16

傾斜チャネル近似Gradual channel approximation

THCGSOXC VzVVzWCzWzQ )(dd)(

IDS (z) QC (z)nVC (z )z

const.

IDS 1L

I DS(z )d z0

L

1L

QC (z) n VC (z) /z dz0

L

nOX0

dOX

WL

VGS VC VTH dVC0

VD S

nOX0

dOX

WL

VGS VTH VDS

VDS2

2

2014年度 No.3 / OKM 17

線形領域と飽和領域

線形領域のドレイン電流

利得係数 プロセス係数 KP

飽和電流値 IDSS

IDS nOX0

dOX

WL

VGS VTH VDS

VDS2

2

VGS VTH VDS VDS

2

2

nOX0

dOX

WL

K P

WL

IDSS 12 VGS VTH 2

12VP

2

IDS

VDS0

線形領域

飽和領域IDSS

VP VGS VTH

2014年度 No.3 / OKM 18

ピンチオフ電圧以上で飽和する理由

チャネルの抵抗

小 大

VC(z)

L0

+3 V

VC (z) VP 1 1zL

Ez (z) VC (z)z

VP

2L1

zL

1

QC (z)dz COXVP 1zL

IDSS VGS VC VTH dVC0

VC

2014年度 No.3 / OKM 19

高耐圧MOSFETの工夫

ドレイン付近の電界集中を避ける．

2014年度No.3 / OKM 20

バイポーラトランジスタ

bipolar = bi (２つの) + polarTransistor=transfer resister

2014年度 No.3 / OKM 21

バイポーラトランジスタ

ホモ接合トランジスタ（Si，プレーナ型）

ヘテロ接合トランジスタ（III-V族，メサ型）

emitter

base

collector

high-resistive substrate

2014年度 No.3 / OKM 22

Bi-Trの回路記号と接地形式

バイポーラトランジスタの記号 2ポート（入出力端子対が2つ）３端子デバイスで作るには，どれか1つを入出力共通(common)にする必要がある．

エミッタ接地 ベース接地 コレクタ接地(common emitter) (common base) (common collector)

2014年度 No.3 / OKM 23

ベース接地（コモンベース）

n p nエミッタ ベース コレクタ

順 逆

2014年度 No.3 / OKM 24

Bi-Trのバイアス極性の組合せ

BC 接合

EB 接合順 逆

飽　 和(オン 状態)

正常活性(増幅)

し ゃ 断(オフ 状態)

順

逆逆接続活性

(使わない)

2014年度 No.3 / OKM

トランジスタの増幅

わずかな電圧の増加で電子注入の指数関数的増大

エミッタ

ベース

大きな逆バイアスから電子はエネルギー獲得

コレクタ

2014年度 No.3 / OKM 26

npnトランジスタでは電子の流れが重要

電子の流れ

正孔の流れ

一部の電子はｐ 型ベース中で正孔と

再結合し て消滅

ベース電流

エミッタ電

流

コレクタ電流

2014年度 No.3 / OKM 27

Bi-Trの効率を下げる２つの要素

エ ミ ッ タ ( n ) ベ ー ス ( p ) コ レ ク タ ( n )

②

①

この流れが本質

① 正孔の注入 ② ベースでの再結合・消滅

2014年度 No.3 / OKM 28

電子電流の効率を上げる

① エミッタ注入効率 ② ベース輸送効率

エミッタ中の電子 >> ベース中の正孔 ベースの薄層化

2014年度 No.3 / OKM 29

ヘテロ接合

2014年度 No.3 / OKM 30

電流増幅率とベース抵抗

ベース接地電流増幅率

エミッタ注入効率（ホモ接合の場合）

ベース輸送効率

WBを薄く、NBを小さくする

とrBが大きくなってしまう。

HBTは、NBが大きくてもEが低下しない。

TE 0

1

1

nB

pE

pE

B

E

BE D

DLW

NN

2

2

21

nB

BT L

W

emitterbase

collector

high-resistive substrate

2014年度 No.3 / OKM 31

Bi-Trの効率を下げる２つの要素

エ ミ ッ タ ( n ) ベ ー ス ( p ) コ レ ク タ ( n )

②

①

この流れが本質

① 正孔の注入 ② ベースでの再結合・消滅

2014年度 No.3 / OKM

ベース接地 vs.エミッタ接地

入力

出力

入力

出力

ベース接地エミッタ接地

電流増幅率 ＜ 1

2014年度 No.3 / OKM 33

エミッタ接地増幅回路

負荷抵抗RL

コレクタ電源VCC

ベース電源VBB エミッタ

ベース

コレクタ

信号源

2014年度 No.3 / OKM 34

Bi-Trの静特性（エミッタ接地の例）

直流バイアスに対する入出力の変化の把握．

入力静特性：基本的にダイオードの順方向

特性と同じ（立上がり電圧 約0.7 V） 出力静特性：ダイオードの逆方向飽和特

性を反映．

2014年度 No.3 / OKM 35

RL = 500

VCC = 5 V

0 V

= Vout= VCC - ICRL

VCE

IB

IC

VBE

負荷線 (load line) 重要

上から見ても，下から見ても同じ！

→ (電源から見た出力電圧)＝(接地から見た出力電圧)

傾き -1

2014年度 No.3 / OKM 36

小信号パラメータ

IB qSWB nB0

2 nBexp

qVBE

kT

IE qSDnBnB 0

WBexp

qVBE

kT

VBEに関して微分

2014年度 No.3 / OKM 37

小信号パラメータ（続き）

伝達コンダクタンス

エミッタ接地電流増幅率

入力抵抗

2014年度 No.3 / OKM 38

Π型等価回路

電圧増幅率 Gv vout

vin g m RL

2014年度 No.3 / OKM 39

ハイブリッドπ型等価回路

B '

E E

C

gm iB

rB

CC

CD+CEemitterbase

collector

high-resistive substrate

ベースは薄いほど良い

↓

直列抵抗の増加

コレクタ接合の C↓

Miller容量

2014年度No.3 / OKM 40

MOSFET vs. Bi-Tr

・温度特性

・高密度集積化

・電流駆動能力

・しきい電圧の多様性

2014年度 No.3 / OKM 41

0.01

0.1

1

10

100

0 1 2 3 4 5

7 5

2 5

2 5

℃

℃℃ －

VGS [V ]

[mA

]I

DSS

2SK1398

VDS= 3 V

0.01

0.1

1

10

100

0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1

V

[mA

]

7 5 2 5 -2 5℃

2SC2785

VCE= 6 V

BE [V ]

Ic

MOSFETは負の温度係数

Bi-Trを用いた回路では大きな温度変化に対して，安定化対策が必要．

MOSFET Bi-Tr

2014年度 No.3 / OKM 42

p型基板

コレクタ埋込み層

（直列抵抗の低減）

コレクタ層成長

（低不純物濃度）

分離領域の拡散

（pn接合分離）

ベース領域拡散

エミッタ領域拡散

（高濃度不純物添加）

アクセプタ拡散

アクセプタ拡散

ドナー拡散

ドナー拡散

エピタキシャル成長

MOSFETは素子間分離が容易

MOSデバイスは素子構造自身が分離機

能を備えている．

Bi-Trは，特別な分離領域の形成が必

要 → 製造プロセスが複雑．

MOS

Bi-Tr

2014年度 No.3 / OKM 43

MOSFETバイポーラ

トランジスタ

Bi-Trは電流駆動能力に優れる

電流駆動能力 ＝ 負荷を駆動する能力．

出力電流は，Bi-Trではパターンに垂直方向に流れる．

MOSFETでは，表面付近の薄い領域に沿って流れる．

2014年度 No.3 / OKM 44

出力特性の違い

MOSFET vs. バイポーラ

0 1 2 3 4 5

VGS = 2.5 V

2.0 V

1.5 V

1.0 V

ソース･ドレイン電圧（V）

30

20

10

0

ドレイン電流（

A

）

2014年度 No.3 / OKM 45

MOSFETはしきい電圧の

コントロールが可能

エンハンスメント型

Enhancement 型

normally off 型ともいう

デプレション型

Depletion 型

normally on 型ともいう

Siバイポーラ

立上がり電圧がしきい電圧．

約0.7 Vのnormally off 型のみ．VGS

IDS

VTH

ED

0

⇒ 出力電流

⇒入力電圧

2014年度 No.3 / OKM 46

IDS

VDS

VGS

IDS

VDS

VGS

IDSS

VGS

IDSS

VGS

VGS

IDSS

VGS

IDSS

IDS

VDS

VGS

IDS

VDS

VGS

MOSFETを4種類に大別（しきい電圧の絶対値を 2V として例示）

nMOS (E) nMOS (D) pMOS (E) pMOS (D)

伝達特性

出力特性

回路記号

+5 V

+4 V+3 V

< 2 V

+1 V

0 V- 1 V

< - 2 V

- 5 V

- 4 V- 3 V

> - 2 V

- 1 V

0 V+1 V

> +1 V