k2e-pat page 1 대한민국특허청(kr) korea patent office (kr) · 2007-07-10 · 제임스 씨....

K2E-PAT

Machine translated in Korea by Korea Institute of Patent Information. Formatted in USA by Paterra, Inc.

대한민국특허청(KR) Korea patent office (KR)

특허공보(B1) Gazette (B1)

1993년 10월 09일 1993 year October 09.

International Patent Classification Edition 5

G06F 9/44 G06F 9/44

Unexamined Publication Number

특 1993-0009757 KR1993-0009757.

1993년 10월 09일 1993 year October 09.

Application Number

특 1985-0006994 KR1985-0006994.

Application Date

1985년 09월 24일 09 month, 1985 year 24.

특 1986-0004351 KR1986-0004351.

Publication Date

1986년 06월 20일 06 month, 1986 year 20.

84308344.5 84308344.5

1984년 11월 30일 1984 year November 30.

EPO(EP) EPO(EP)

Applicant

인모스 리미티드 InMoSeu RiMiTiDeu

제임스 씨. 시몬스 James C. Simons.

영국 United Kingdom.

영국 브리스틀 루인스 미드 화이트 프리아스

United Kingdom bristle fistula ins mid white beep Lias.

Inventor

마이클 데이비드 메이 MaIKeul DeIBiDeu MeI


영국 브리스틀 클리프튼 펨브로크 로드 124 United Kingdom bristle *** pem broke load 124.

Inventor

로저 마크 세퍼드 RoJeo MaKeu SePeoDeu


영국 브리스틀 코담 코담베일 21 The nose wall veil 21 the United Kingdom bristle nose sweets.

Agent

이병호 Byeong-Ho Lee

K2E-PAT


김연호 (책자공보 제 3431호) GimYeonHo (ChaekJaGongBo Je3431Ho)

KR KR

Title

시간 의존 처리용 마이크로컴퓨터 Time dependent *** microcomputer.

Abstract

Abstract

내용 없음. Content none.

Selected Drawing: Figure 1

Description

[발명의 명칭] [Title of invention]

시간 의존 처리용 마이크로컴퓨터 Time dependent *** microcomputer.

[도면의 간단한 설명] [The simple description of the drawing]

제 1 도는 본 발명을 구성하는 마이크로컴퓨터의 주 특성을 도시하는 블록도.

Figure 1 is a block diagram showing the principal characteristic of the microcomputer comprising the present invention.

제 2 도는 편의상 제 2a 도 및 2b 도로 분리된 마이크로 컴퓨터부분의 블록도로써, 특히 중앙처리장치 및 메모리 그리고 통신링크간의 인터페이스는 물론 레지스터, 데이타 통로 및 중앙처리장치의 산술 논리장치의 도시도.

Figure 2 is a block diagram, especially, the register as well as an interface between the central processing unit and the memory and communications link, and the illustration drawing of the arithmetic logic unit of data path and central processing unit of the microcomputer part back separated with for convenience the 2a drawing and 2b.

제 3 도는 제 2b 도의 부분을 형성하는 타이머 논리회로의 도시도.

Figure 3 is an illustration drawing of the timer logic circuit forming the part of Figure 2b.

제 4 도는 마이크로컴퓨터에 의한 실행용 고 우선권 처리의 스케쥴(schedule)된 리스트의 작업공간과 프로세서 레지스터간의 관계도.

Figure 4 is a relationship diagram between the work space of the list which becomes with the schedule (schedule) and the process register of the high priority processing for an execution by a microcomputer.

제 5 도는 고 우선권 처리가 실행되는 동안 저 우선권 처리의 스케쥴된 리스트의 도시도.

Figure 5 is an illustration drawing of the scheduled list of the base priority processing the high priority processing is performed.

제 6 도는 재 스케줄되기 이전에 예정된 시간을 대기하는 저 우선권 처리의 타이머 리스트의 도시도.

Figure 6 is an illustration drawing of the timer list of the base priority processing queuing the time which is scheduled before being small and scheduled.

제 7 도는 재 스케쥴되기 이전에 예정되 시간을 대기하는 고우선권 처리의 타이머 리스트의 도시도.

Figure 7 is an illustration drawing of the timer list of the high priority Keown processing which queues *** time before being small and scheduled.

제 8 도는 본 발명에 따라서 서로 다른 워드길이를 가지는 회로망내의 마이크로컴퓨터인, 통신마이크로 컴퓨터 회로망의 도시도.

Figure 8 is an illustration drawing of the microcomputer phosphorus within C network C having the according to the present inventioneach other dissimilar word length, and the communications micro computer circuit network.

제 9a 도 내지 제 9d 도는 "타이머 입력" 작동을 실행하는 처리용 동작순차의 도시

Through Figure 9a. And figure 9d is an illustration drawing of

K2E-PAT


도. *** operation consecutive enforcing "timer input" operation.

제 10a 도 내지 10e 도는 타이머 리스트내로 처리를 삽입하기 위한 순차의 도시도.

The illustration drawing of Figure 10a or the consecutive where 10e drawing inserts a processing within the timer list.

제 11a 내지 11c 도는 시간 교대(alternative)처리를 위한 동작순차의 도시도로써, 특히 처리가 어떻게 더 이른 교대시간을 결정하는가의 도시도.

The illustration drawing of *** the changing time writing the 11a or 11c drawing with the city road of the operation consecutive for the time alternation (alternative) processing, and when especially, a processing how more tells.

제 12a 도 내지 12c 도는 다수의 교대시간들 중의 하나 사이의 처리선택을 위한 동작 순차의 도시도로써,이들중의 하나는 이미 도착되어 있는 도시도.

The illustration drawing using with the city road of the operation consecutive for the processing selection between Figure 12a or one of 12c drawing is lots of the changing times, and one of these middles already arrives.

제 13a 내지 13f 도는 다수의 교대시간들 사이의 처리 선택을 위한 동작순차의 도시도로써, 이들 중의 어느 하나도 처리가 처음 선택을 시도할시에 도착되지 않고 있는 도시도.

The illustration drawing writing the 13a or 13f drawing with the city road of the operation consecutive for the processing selection between lots of the changing time, and does not arrive when a ones a processing attempts a selection for the first time.

제 14a 내지 14d 도는 특정시간의 발생 혹은, 처리가 선택을 개시하는 시간에서 통신할 준비가 되어있는 메세지 채널로부터의 입력의 양자택일간의 처리선택을 위한 동작순차의 도시도.

The 14a or 14d drawing is the illustration drawing of the operation consecutive for the processing selection between the alternative of an input from the generation of the specific duration or the message channel in which it becomes the preparation communicating in the time when a processing discloses a selection.

제 15a 도 내지 제 15f 도는 처리가 양자중의 어느 하나를 택일적으로 선택하고자 시도할시에 발생되는 시간을 가지지도 않거나 메세지를 입력할 준비도 되어 있지 않는 특정시간의 발생 혹은, 메세지 채널을 통한 입력의 양자택일간의 처리선택을 위한 동작순차의 도시도.

Through Figure 15a. And figure 15f is an illustration drawing of the operation consecutive for the processing selection between the alternative of the input through a generation, or the message channel of the specific duration which does not become the preparation which does not have the time to be generated when a processing attempts in order to alternatively select one among both sides out or inputs a message.

* 도면의 주요부분에 대한 부호의 설명 * The description of reference numerals of the main elements in drawings.

10 : 동기논리 장치 11 : 단일 실리콘 칩 10: the synchronized logic apparatus 11: single silicon chip.

12 : 중앙처리 장치(CPU) 13 : RAM 12: central processing unit (CPU) 13: RAM.

14 : 메모리 인테페이스 15 : 인터페이스 제어논리장치

14: memory interface 15: interface control logic device.

16 : 버스 17 : 서비스 시스템 16: bus 17: service system.

18 : 입력핀 19 : RAM 18: input pin 19: RAM.

20 : ROM 23 : 외부 메모리 인터페이스 20: ROM 23: external memory interface.

24 : 핀 25 : 일련링크 24: pin 25: series link.

26 내지 27 : 핀 Through 26 27: pin.

30 : 산술논리유니트(ALU) 31 : 양방향성데이타버스

30: arithmetic logic unit (ALU) 31: bidirectional data bus.

32 : 버스제어 스위치 회로의 레지스터 34 : 32: the register of the bus control switching circuit 34:

K2E-PAT


명령어 버퍼 instruction buffer.

35 : 디코더 36 : 상태 멀티플렉서 35: decoder 36: state multiplexer.

37 : 마이크로 명령어 레지스터(MIR) 38 : 우선권 1레지스터 뱅크

37: micro instruction register (MIR) 38: priority 1 register bank.

39 : 우선권 0 레지스터뱅크 40 : 콘스탄트 박스

39: priority 0 register bank 40: constant box.

41 : 레지스터 뱅크 선택기 41: register bank selector.

42 : 메모리 어드레스 레지스터(MA DDR) 42:memory address register(MA DDR)

43 : 데이타 출력 44 : 일시 레지스터 43: data out 44: temporary register.

45 : 처리 포인터 레지스터 46 : 처리설명기 레지스터

45: processing pointer register 46: processing descriptor register.

47 : 우선권 표시 프래그 48 : 처리 우선권 프래그

47: priority display flag 48: processing priority flag.

49 : 일시 레지스터 50 : IPTR 레지스터 49: temporary register 50: IPTR register.

51 : WPTR레지스터 52 : BPTR레지스터 51: WPTR register 52: BPTR register.

53 : FPTR레지스터 54 : A레지스터 53: FPTR register 54: a register.

55 : B레지스터 56 : C레지스터 55: b register 56: c register.

57 : O레지스터 58 : SNP프래그 57: o register 58: SNP flag.

59 : 카피 프래그 81 : 클록레지스터 59: copy flag 81: clock register.

84 : 유효시간 프래그 85 : 차순시간 프래그 84: effective time flag 85: order time flag.

86 : 타이머논리 87 : 처리기클록 86: timer logic 87: processor clock.

88 : 감산기 90 : 라인 88: subtracter 90: line.

91 : 라인 92 : 인버터 91: line 92: inverter.

93 : 라인 94 : 논리 AND게이트 93: line 94: logic AND gate.

95 : 라인 96 : 라인 95: line 96: line.

[발명의 상세한 설명] [The detail description of an invention]

본 발명은 마이크로컴퓨터를 포함하는 컴퓨터에 관한 것으로, 특히 시간의존 처리를 실행할 수 있는 마이크로 컴퓨터에 응용할 수 있는 것에 관한 것이다.

The present invention relates to the computer including a microcomputer, and it relates to adapt the microcomputer practicing especially, the time dependent processing.

마이크로 컴퓨터는 처리기가 다수의 동시에 발생하는 처리간의 그 처리시간을 할당하도록 허용하는 스케쥴링(scheduling)장치를 포함하는 유럽 특허 명세서 0110642 내에 기술된다. 스케쥴된 처리 대기 실행의 링크 된 리스트가 형성될 수 있다. 현재 실행중인 처리는 디 스케쥴되어 처리는 요구될시에 스케쥴된 리스트에 부가함에 의해 스케쥴되게 된다. 예를들어 이는 2 개의 처리간의 메세지 전송을 초래하여 야기하며 여기

A microcomputer is described within EP0110642 A including the scheduling apparatus which it allows so that a processor assign the processing time between lots of the processings which at the same time, are generated. The linked list of the scheduled processing wait execution can be formed. Presently, as to the processing enforced, by adding the list which is scheduled when it is scheduled with di and a processing is requested, it is scheduled. For example, as to this, while causing the message transport between the processing of 2 and causing, here when the amount processing

K2E-PAT


에서 양처리는 메세지 전송이 발생할시에 그들 프로그램 순차내의 대응단에 있게 되는것이 요구된다. 그러나 그 특허명세서에는 처리의 스케쥴링이 처리를 위한 특정화된 시간에 따라 야기될 수 있는 시간의존 처리를 기술하고 있지 않다.

the message transport is generated, is required what has in the corresponding edge within they program consecutive. But in the patent specification, the scheduling of a processing does not describe the time dependent processing which can be caused according to the specified time for a processing.

본 발명의 목적은 시간의존처리를 실행하는데 사용하기 위한 개량된 마이크로컴퓨터를 제공하는데에 있다.

The object of the present invention has in the stem providing the improved microcomputer for using to practice the time dependent processing.

본 발명의 또다른 목적은 처리기가 다수의 처리들간의 그 처리시간을 할당할 뿐만 아니라 장치가 하나이상의 처리에 대하여 시간의존 파라메터에 응답하게 하도록, 다수의 동시에 발생하는 처리들을 스케쥴링하기위한 장치를 가진 개량된 마이크로 컴퓨터를 제공하는데에 있다.

As to the purpose of anothering of the present invention, in order that a processor assigns the processing time between a plurality of processings the apparatus answers to the time dependent parameter about one or more processings, the apparatus has in the stem providing the improved microcomputer having the apparatus for scheduling lots of the processings which at the same time, are generated.

터엄(tenm)마이크로 컴퓨터가 일반적으로 집적회로 방식을 기초로 한 작은 크기의 컴퓨터에 관한 것이지만 여기에는 컴퓨터가 얼마나 작아야 하는 어떠한 제한은 없다.

It relates to the term (tenm) microcomputer, generally, the computer of the small size based on the integrated circuit type, but any limit in which a computer has to be here in small does not have.

본 발명은 메모리를 포함하는 마이크로컴퓨터와 동시에 일어나는 다수의 처리를 실행하도록 배열된 처리기가 제공되며, 각각의 처리는 처리기에 의해 순차적 실행을 위한 다수의 명령어로 구성된 프로그램을 가지며, 상기 처리기는 1) 다수의 레지스터들과 이 레지스터들과 상호 데이타를 전달하는데 사용하기 위한 데이타 전달장치와, 2) 각각의 명령어를 입수하고 명령어와 연관된 값을 처리기 레지스터중의 하나에 로딩(loading)하기 위한 장치와, 3)처리기가 명령어에 따라 작동하도록 수신된 각각의 명령어에 응답하는 레지스터와 상기 데이타 전달 장치를 제어하기 위한 제어장치를 구비하며, 어기에서 마이크로 컴퓨터는, a) 다수의 동시에 일어나는 처리들간의 처리기의 처리시간을 할당하기 위한 스케쥴링 장치를 포함하되, 상기 스케쥴링 장치는 처리가 처리기에 의해 실행을 위해 준비할 때를 지시하는 장치를 포함하고 있으며, b) 처리시간제어 장치를 포함하며 이 장치는 1) 처리들이 처리기에 의해 실행하기 의해 준비되기 전에 예정된 시간을 대기하는 처리들의 적어도 하나이상의 타이머 콜렉션을 형성하는 하나이상의 처리들을 식별하기 위한 장치와, 2) 상기 타이머 콜렉션내의 그 처리 혹은 각각의 처리가 실용준비로 되는 스케쥴링 시간을 가리키기 위한 장치와, 3) 상기 타이머 콜렉션에 하나이상의 처리들을 부가하기 위한 장치와, 4) 상기 타이머 콜렉션으

The present invention is to be equipped with the apparatus, respected in one of processor register data delivery apparatus, for using a processor delivers the registers of 1) multiple and E registers and mutual data each processing has the program comprised of the command of the multiple for the sequential execution with a processor the processor which is arranged it practices lots of the processings which at the same time, occur with the microcomputer including the memory is provided and the value obtaining 2) each command and is related to a command with the loading (loading) below and the apparatus, for distinguishing one or more processings forming one or more timer collections at least of the processings queuing the time which is scheduled this apparatus is prepared 1) processings are according to it practices with a processor it includes the b) processing time control device the scheduling apparatus includes the apparatus for indicating the time which a processing prepares with a processor for an execution a microcomputer includes the scheduling apparatus for assigning the processing time of a processor between the processings which at the same time, occur of the a) multiple in a place for angling it includes the register responding to each command which is received 3) processor operates according to command and the control device for controlling data transfer device and the apparatus, for meaning the processing within 2) timer collection or the scheduling time when each processing consists of the utility preparation and the apparatus, for adding one or more processings to 3) timer collection and the apparatus for removing a processing from 4) timer collection.

K2E-PAT


로부터 처리를 제거하기 위한 장치를 포함한다.

양호하게는 콜렉션내에서의 그 처리 혹은 각 처리의 스케쥴링 시간에 의존하여 시간 정렬된 순차를 형성하도록 상기 타이머 콜렉션내의 처리를 정렬하는데 장치가 배열된다.

In order to form the consecutive which is good, depends on the scheduling time of the processing within a collection or each processing and is time-arranged the processing within the timer collection is arranged but the apparatus is arranged.

양호하게는 콜렉션내의 가장 빠른 스케쥴링 시간을 가져 그로 인하여 콜렉션내의 제 1의 처리를 형성하는 상기 타이머 콜렉션내의 처리를 가리키기 위하여 장치가 제공되며 이 장치는 어드레스 가능한 메모리 위치를 구비할 수 있다.

This apparatus in order to indicate the processing within the timer collection which is good, has the most fast scheduling time within a collection and forms the first processing within a collection due to that, the apparatus is provided provide the memory location canning be addressed.

양호하게는 상기 메모리는 처리와 연관된 변수를 기록하기 위한 위치를 포함하는 다수의 어드레스 가능한 위치를 가지는 작업공간을 각각의 처리가 제공되며, 여기에서 상기 처리기 레지스터중의 하나는 현재 처리의 작업공간의 어드레스를 식별하는 작업공간 포인터 값을 보유하도록 배열된다.

In order to hold the workspace pointer value distinguishing the address of the work space of a processing one of processor register each processing is the work space had provideds are the plurality of location canning be addresseds including the location for recording the variable related to a processing arranged.

양호하게는 각각의 처리에 대한 작업공간은 타이머 콜렉션내의 연속처리에 대한 포인터 값을 보유하기 위한 링크장치를 포함하되, 이 링크장치는 처리가 콜렉션내의 다음 처리를 가리키도록 타이머 콜렉션 내에 있을 경우 사용되어지게 되어 그로 인하여 처리들의 링크된 타이머 리스트를 형성한다.

The work space about each processing is good comprises the linkage for holding the point value about the consecutive processing within the timer collection. In case of having within the timer collection a processing is used and so that a processing indicate the next processing within a collection it forms the linked timer list of the processings this linkage due to that.

양호하게는 각각의 처리 작업 공간의 상기 링크 장치는 처리가 현재 타이머리스트상의 최종 스케쥴링 시간을 가진 처리임을 가리키는 특정값을 보유하도록 배열된다.

The linkage of each processing work space is good is arranged the linkage of each processing work space is good holds the definite value in which a processing indicates a processing having the final scheduling time on the timer list.

양호하게는 각각의 처리에 대한 작업공간은 처리의 스케쥴링 시간을 가라키기 위한 어드레스 가능한 위치를 포함한다.

The work space about each processing is good provides the location which takes good care of the scheduling time of a processing with the edge rocky canning be addressed.

양호한 실시예에서, 마이크로컴퓨터는 다수의 우선권중의 하나를 각각의 처리로 할당하기 위한 장치를 포함하며 상기 시간 제어장치는 하나이상의 상기 타이머 콜렉션을 형성하기 위한 장치를 포함하되, 각각의 타이머 콜렉션은 또다른 타이머 콜렉션내의 처리의 것과는 다른 공통 우선권의 처리를 가진다.

In the good embodiment, while including the apparatus for assigning one of microcomputer is lots of the prioritieses to each processing, a timer includes the apparatus for forming one or more timer collections. Each timer collection has the processing of the common priority different from the thing of the processing within the another timer collection.

양호하게 스케쥴링 장치는 ; 1) 처리기에 의해 실행되어지는 현재처리를 가리키기 위한 장치와, 2) 처리기에 의해 실행을 대기하는 스케쥴된 콜렉션을 형성하는 하나이상의 처리들을 식별하기 위한 장치와, 3) 상기 스케쥴된 콜렉션에 하나이상의 또다른 처리들을

The scheduling apparatus it is good includes the apparatus for indicating the performed present processing, the apparatus for distinguishing one or more processings forming the scheduled collection queuing an execution with 2) processor, the apparatus, and the order treatment basin time apparatus for indicating the next processing within the scheduled collection

K2E-PAT


부가하기 의한 장치와, 4) 처리기에 의해 실행되어질 상기 스케쥴된 콜렉션내의 다음 처리를 가리키는 차순 처리 지시기 장치를 포함하되, 처리기는, 처리기에 의해 상기 현재 처리의 실행을 종결하도록 선택된 명령에 응답하고 처리가 지시된 현재 처리로 되도록 상기차순처리기 지시기 장치에 응답하도록 배열되어, 이로 인하여 처리기가 다수의 동시에 발행하는 처리들간의 그 처리시간을 할당하도록 작동된다.

as described above performed by 4) processor with : 1) processor. In order to respond to the command which is selected in order to conclude the execution of a processing with a processor and a processor answers to the order processor indicator apparatus to the processing in which a processing is indicated it is arranged. Due to this, a processor is in operation in order to assign the processing time between lots of the processings which at the same time, it publishes. The apparatus is according to add one or more another processings to the collection scheduled with 3) above statement.

양호하게는 스케쥴된 콜렉션을 역시 링크된 리스트이다.

It is the list which also is the collection which is good, is scheduled linked.

본 발명은 또한 전술한 바와 같이 다수의 상호 접속된 마이크로 컴퓨터를 가진 회로망이며, 이들 각각은 다른 장치상의 비슷한 링크에로의 접속에 의해 접속된 하나이상의 통신링크로 제공된 통신채널을 갖게되어 이로 인하여 메세지 전송이 다른 마이크로컴퓨터상의 동시에 발생하는 처리들간의 동기화로 되도록 허용한다.

As described in the above, it has the communications channel provided to one or more communications links connected with the connection of the similar link on the dissimilar apparatus and C network C, theses which the present invention has moreover allow lots of the interconnected microcomputers for a synchronization between the processings which at the same time, are generated on the microcomputer in which due to this, the message transport is different as as possible.

양호하게는 마이크로컴퓨터는 다수의 교호시간 관계된 성분을 가진 처리를 실행하도록 배열되는데, 상기 마이크로컴퓨터는 각각의 성분과 연관된 시간을 지시하는 장치와 각각의 성분과 연관된 시간을 테스트하는 장치 및 어떤 성분과 연관된 가장 이른시간이 현재 발생되었는가를 결정하는 장치로 제공된다.

In order to practice the process having the component connected with a plurality of alternating times it is arranged. A microcomputer is provided to the apparatus, for indicating the time related to each component the apparatus for testing the time related to each component and the apparatus for determining whether the name time related to any kind of component was occurred present or not.

양호하게는, 처리기를 시간주기의 만료후에 현재 처리를 실행하는것을 정지하게 하고 스케쥴된 콜렉션에 처리를 부가시킴에 의해 처리를 재스케쥴하는 상기 시간 주기에 응답하는 장치 및 처리의 실행을 위한 시간주기를 열거하기 위하여 제공된다.

Processing are provided the time period for the execution of the apparatus for answering to the time period which reschedules a processing it adds a processing to the collection which is a processor scheduled the apparatus stop the apparatus practice the process after the expiration of the time period thing is good and processing are listed.

본 발명의 실시예는 첨부된 도면을 참조하여 실시예를 통하여 더욱 명료히 기술될 것이다.

The embodiment of the present invention will be more *** described through the attached embodiment.

이 실예에 기술된 마이크로 컴퓨터는 외부통신을 허용하는 링크와 마찬가지로 RAM의 형태로 프로세서와 메모리 양자를 가지는 단일 실리콘 칩 형태의 집적회로 방식을 포함한다. 마이크로 컴퓨터의 주 소자는 P형의 잘 보상된 MOS 기법(P-well complementary MOS technology)을 사용한 제 1 도에 도시된 단일 실리콘칩(11)이다. 중앙 처리장치(이하 CPU 라 칭함, 12)는 약간의 판독전용 메모리(이하 RAM 이라 칭함 13)

The microcomputer described in the bilocular example provides the integrated circuit type having a processor and bilateral memory like the link allowing the wide area network in the form of RAM of the single silicon chip-type. The addresser of a microcomputer is the single silicon chip (11) shown in Figure 1 using the well compensated MOS technique (P-well complementary MOS technology) of P-type. The central processing unit (12 it is below CPU) is connected to the memory interface (14) which is controlled with the interface control logic (15) while the read only

K2E-PAT


도 제공되며 인터페이스 제어논리(15)에 의해 제어된 메모리 인터페이스(14)에 접속된다. CPU(12)는 산술 논리유니트(이하 ALU로 칭함), 레지스터 및 제 2 도에 좀더 자세히 도시된 데이타 경로와 조합되어있다.

memory (13 it calls because of being below RAM) of a little is provided. The CPU (12) is combined with data path shown in the arithmetic logic unit (it calls below ALU), and the register and Figure 2 in detail.

CPU(12)와 메모리인터페이스(14)는 칩(11)상의 소자들간에 상호접속하는 버스(16)에 접속된다. 마이크로 컴퓨터는 랜덤억세스 메모리(이하 RAM 으로 칭함, 19)나 ROM(20)이 제공되며 칩상의 다량의 메모리는 1K바이트보다 작지 않아서 처리기(12)가 외부메모리 없이도 동작할 수 있다. 양호하게는 칩상의 메모리로 적어도 4K 바이트 이다. 외부 메모리 인터페이스(23)는 임의의 외부 메모리에 접속하기 위한 다수의 핀(24)에 접속되도록 제공된다. 마이크로 컴퓨터라 회로망을 형성하는 다른 컴퓨터에 링크되어지도록 하기 위하여 다수의 일련링크(25)가 각각 입력과 출력관들(26 및 27)로 제공된다. 일련링크의 입출력핀은 자체의 단일선에 의해 제 2 도에 도시된 바와같은 또 다른 마이크로 컴퓨터상의 일련링크의 대응 입출력핀에 분할되지 않는 단일 방향으로 각각 접속되어 있다. 각각의 일련 링크는 처리 스케쥴 논리를 구비한 동기 논리 유니트(10)에 접속된다.

The CPU (12) and memory interface (14) are connected to the bus (16) interconnected between the devices on the chip (11). As to a microcomputer, the processor (12) can operate without the external memory the memory of the large amount of on chip is not smaller than 1K byte the RAM (19 it calls below RAM) or the ROM (20) is provided. It is at least, 4K byte to the memory of on chip is good. The external memory interface (23) is provided the external memory interface (23) is connected to lots of the pin (24) for connecting to the arbitrary external memory. Lots of the series link (25) is provided to the respective input and power tube (26 and 27) it is linked to the dissimilar computer forming C network C it is a microcomputer. The input output pin of the series link is connected to the correspondence input output pin of the series link on another microcomputer like being illustrated with the single-filar of an itself in Figure 2 to the one-way which is not divided. Each series link is connected to the motive logical unit (10) equipped with the processing schedule logic.

본실시예는 유럽특허출원서 제 84307586.2호와 계류중인 PCT 특허출원 제 PCTGB 84/00379호에 기술된 마이크로 컴퓨더의 개량이다. 설명이 반복되는 것을 피하기 위하여, 그 마이크로 컴퓨터의 구조 및 동작에 대한 상세한 설명은 생략되겠지만 상술한 특허 출원서들내의 설명은 본원 발명을 설명하는데 참조하여 기술된다.

This embodiment is the reorganization of the microcomputer which it moors and which is described in the PCT PCTGB 84/00379 A and application EP84307586.2 A. In order that it avoids that a description is recapitulated, the detail description about the structure of the microcomputer and operation be skipped but the above-described description of the Patent Application smell of preilla illustrates the present invention but it refers and it is described.

본 실시예는 개량된 형태의 트랜스퓨터(Transputer 상표 INMOS 국제 PIC)마이크로 컴퓨터가 제공된다. 이는 타이머 제어가 제공되어, 처리들은 실행이 형성되기 전에 특정화된 시간을 대기하는 처리들의 타이머 리스트와 타이머 데이타에 의존하여 실행하게 된다.

Provided is the transputer (transputer trademark INMOS international PIC) microcomputer which this embodiment is improved of a form. As to this, the timer control is provided. It depends on the timer list and timer data of the processings queuing the time which is specified before an execution is formed and processings enforce.

마이크로 컴퓨터에 전체 배열은 일반적으로 상술한 특허출원서들에 기재된것과 비슷하다. 아래 주어지는 설명에는 상술한 특허출원서내의 실시예에 상응하는 부분에는 유사한 명칭으로 주어진다. 메모리는 포인터에 의해 지시될 수 있는 어드레스 가능한 위치를 가지는 다수의 처리 작업 공간이 제공된다. 메세지 통신은 동일 마이크로 컴퓨더상의 통신을 처리하는 처리의 경우에 있어서

The total array is similar in a microcomputer to the thing which is written in above-described Patent Applications generally. In the given with lower part description, it is given in the part corresponding to the embodiment within the above-described Patent Application to the similar name. Provided is lots of the processing work space having the location which can be indicated with a pointer canning be addressed the memory. The message communications can become through the channel having in case of the processing

K2E-PAT


어드레스 가능한 메모리 위치를 구비한 채널을 통하여 될 수 있다. 서로 다른 마이크로 컴퓨터들간의 통신을 처리하는 처리를 하기위해 입, 출력 채널은 일련 링크내에 제공되며, 이러한 채널들은 메모리내에 제공된 소프트 채널에 비슷한방식으로 어드레스 될 수 있다.

processing a communications on the identical microcomputer and includes the memory location canning be addressed. Below harm mouth , and the output channel are the processing processing a communications between the each other dissimilar microcomputer provided within the series link. And this channels can be addressed to the similar one room type in the soft channel provided to memory.

상술한 개량을 수행하기 위하여, 마이크로 컴퓨터의 구조 및 동작에 있어 다양한 변형이 필수적이며, 후술되는 설명은 그러한 견지에서 상기 변형이 그러한 개량을 이루어지게 하기 위하여 상술한 특허출원서에 실예에서와 같이, 기술된 실예의 특정 워드길이는 16비트이지만 8, 16, 24, 32와 같은 다른 워드길이가 사용될수 있다는 것을 인지하게 될 것이다. 더우기 본원의 경우에 있어서, 다른 워드길이 마이크로 컴퓨터는 제 8 도에 도시된 바와 같은 동일 회로망내에 접속될 수 있어 이는 그들은 독립적인 워드길이를 무시하고 서로 통신될 수 있다.

In order that the above-described reorganization is performed, the deformation which is various as to a structure and operation of a microcomputer an essential, the description which will be described later recognizes that the room etiquette special word length described in that point of view in the Patent Application which describes in detail so that the deformation be such reorganization made an instantiation is 16 bit but the other word length like 8, 16, 24, 32 can be used. Besides, it has in case of the present application. The other word length microcomputer can be connected within the identical C network C like being illustrated in Figure 8 and it can ignore the independent word length and this they can be communicated.

각각의 포인터는 단일워드이며 2 개의 보충신호의 값으로 취급된다. 이 뜻은 단일포인터의 MSB 가 1 인 경우 MSB 는 양성의 수를 표시하는 모든 잔여비트로써 음성을 취하게 된다. 만일 MSB 가 인 경우 포인터의 모든 비트는 양성값을 나타내는 바와같이 취해진다. 이는 그들의 수치상에 사용되는 방식으로 표준비교 기능을 포인터의 값에 사용되어지도록 한다.

Each pointer is the single word and it is treated as the value of the supplement signal of 2. The voice is become as all remaining bits indicating the number of MSB is a positivity this meaning MSB of the single pointer is 1s with the withdrawal crab. In case MSB is, as shown the positive value, all bit of a pointers are taken against. This is the standard comparison function used as the mode used for their numericals for the value of a pointer.

확실한 값은 소정의 특이한 작용이 통신채널의 상태에 특별히 요구되는 것을 가리키도록 보존되는 포인터와 같이 사용되지는 않는다.

The certain value is not used like the pointer which is preserved in order to indicate that the predetermined peculiar action is specially required from the state of the communications channel.

아래 주어지는 설명에서의 명칭들은 이러한 값이나 다른 값들을 설명하는데 사용된다. 즉

The names at the given with lower part description illustrate this value or the dissimilar values but the names at the given with lower part description are used. That is

Most Neg : 거의 음성인 값(MSB 가 1 이고 모든 다른 비트는 0)

Most Neg:nearly, the value which is the voice(dissimilar bits is 0 MSB is 1)

Most Pos : 거의 양성인 값(MSB가 0이고 모든 다른 비트는 1)

Most Pos:nearly, bisexual person value(other bits is 1 MSB is 0)

장치 TRUE : 1 Apparatus TRUE: 1.

장치 PALSE : 0 Apparatus PALSE: 0.

비처리 P : Most Neg Nonprocessing P : Most Neg.

구동 P : Most Neg+1 Drive P : Most Neg+1.

대기 P : Most Neg+2 Atmosphere P : Most Neg+2.

K2E-PAT


준비 P : Most Neg+3 Preparation P : Most Neg+3.

시간세트 P : Most Neg+1 Time set P : Most Neg+1.

시간비세트 P : Most Neg+2 Time ratio set P : Most Neg+2.

시간세트 P 및 시간 비세트 P 에 대한 특정값은 구동 P 혹은 대기 P 와 같은 위치내에 결코 사용될 수 없으므로 Most Neg+1 및 Most+2 의 이중사용으로 인한 혼란을 피할 수 있다.

The definite value for the time Bissett P/6 and time set P/6 can avoid a disruption due to the double-spending of the Most Neg+1 and Most+2 since being ever used within a location such as the drive P/6 and atmosphere P/6.

전술한 특허출원서의 실예에서와 같이, 각각의 처리는 처리에 의해 수동조작된 국부변수와 일시적인 값을 유지하는데 사용된 메모리내의 백터 워드로 구성된 작업 공간을 가지게 된다. 작업공간 포인터(이하, WPTR 이라칭함)는 처리 작업공간에 대한 셀위치를 지시하는데 사용된다. 각각의 처리는 LSB 가 처리의 우선권을 지시하고 MS15B 가 처리 작업공간을 식별하는 메모리내의 워드를 지시하는 "처리 설명기"에 의하여 식별될 수 있다. 이러한 경우에 있어서, 각각의 처리는 제 6 도에 도시된 형태의 "처리 설명"에 의해 동일시될 수 있다. LSB 는 처리의 우선권을 지시하고 MSB 15 비트는 처리 작업공간을 동일시하는 메모리의 워드를 지시한다. 본 실예에 있어서, 마이크로 컴퓨터는 각각의 처리에 대하여 2개의 가능 우선권중의 하나를 배당한다. 고우선권 처리는 지정 Pri(designation Pri)=0 이 주어지며 저우선권처리는 지정 Pri=1 을 가진다. 그러므로 각각의 처리 설명기는 작업공간 포인터 WPTR 의 "비트와이즈 OR"(bit wise OR)와 처리 우선권 Pri 를 취하므로써 형성되는 단일워드를 포함한다. 유사하게 작업공간 포인터 WPTR 은 NOT 1 과 처리 설명기의 "비트와이스 AND"를 형성함에 의해 처리 설명기로부터 얻어진다. 처리의 우선권은 1 과 처리설명기의 "비트 와이즈 AND"를 형성함에 의해 얻어진다.

Each processing has the work space consisting of the vector word of in memory maintaining the local variable which is manually operated and the temporary value with a processing but is used the instantiation of the above-described Patent Application. Workspace pointer (hereinafter, the WPTR Lee RaChing box) are used when the cell position about the processing task space is indicated. Each processing can be discriminated with "the processing descriptor" indicating the word of in memory in which LSB indicates the priority of a processing and MS15B distinguishes the processing task space. It is like that. In that case, each processing can be regarded with "the processing description" shown in Figure 6 of a form. LSB indicates the priority of a processing and the MSB 15 bit indicates the word of the memory of regarding in the same light with the processing task space. One of microcomputer as to this instantiation, is the available priority of 2 about each processings are assigned. As to the high priority Keown processing, the base priority processing has the designation Pri=1 while the designation Pri =0 is given. Therefore, each processing descriptor provides the single word formed with "the bitwise OR" (bit wise OR) and processing priority Pri of the workspace pointer WPTR as the as ***. Similarly, the workspace pointer WPTR is obtained from the processing descriptor by forming "the bit wide area information service/server AND" of the NOT 1 and processing descriptor. The priority of a processing is obtained by forming "the bitwise AND" of 1 and processing descriptor.

[CPU데이타 경로 및 레지스터] [The CPU data path and register]

중앙처리 장치(12) 및 그 작동은 제 2 도를 참조하여 더욱 상세히 설명될 것이다. 편의상 이는 제 2a 및 제 2b 도로 분리되었지만 각각은 레지스터 세트 및 데이타 경로를 형성하도록 같이 결합된다는 것을 주지하라.

The central processing unit (12) and operation will be more circumstantially explained with reference to Figure 2. The offset dissimilarity was back separated with the 2a and 2b but each is well-known that each is together combined in order to form the register set and data path.

CPU(12)는 산술 논리 유니트(ALU ; 30)과 X버스, Y 버스, Z 버스 및 양방향성 데이타버스(31)에 접속된 다수의 데이타 레지스터를 가진다. 레지스터들의 작동과 버스들에로의 그들의 상호접속은(32)에서 도식적으로 나

The CPU (12) has the arithmetic logic unit (ALU : 30) and X bus, Y bus, and data register connected to the bidirectional data bus (31) of the multiple and Z bus. Their interconnections (32) of the operation of the registers and buses are controlled with lots of the switches which it

K2E-PAT


타낸 다수의 스위치들에 의해 제어되어 ROM(13)내에 함유된 마이크로 명령어 프로그램으로부터 취출된 신호들에 의해 제어된다. CPU 와 메모리간의 통신은 데이타 버스(31)과 마찬가지로 메모리 인터페이스(14)로 안내하는 단일방향성 어드레스 경로(33)를 통하여 이루어진다.

schematically shows and it is controlled with signals taken out from the micro instruction program contained within the ROM (13). A communications between the memory and CPU are made through the unidirectional route of address (33) guiding to the memory interface (14) like data bus (31).

상술한 특허출원서들에서와 같이, 각각의 명령어는 8 비트로 구성되어 있다. 4 비트는 명령어의 요구된 기능을 나타내고 4 비트는 데이타에 대하여 할당된다. 처리를 위한 프로그램 순차로부터 취출된 각각의 명령어는 명령어 버퍼(34)로 인가되어 2 명령어는 디코더(35)에 의해 디코드된다. 디코더(35)의 출력은 상태 멀티플렉서(36)를 통하여 마이크로 명령어 ROM(13)을 어드레스하기 위하여 사용된 마이크로 명령어 레지스터(37)에 인가된다. 명령어 버퍼(34), 디코더(35), 상태 멀티플렉서(36), MIR(37), 마이크로 명령어 ROM(13) 및 스위치들(32)의 동작은 일반적으로 상술한 특허출원서 및 유럽특허 출원서 제 0110642호내에 기술되어 있다.

Each command is comprised of 8-bit above-described Patent Applications. Four bits is allocated about data four bits expresses the required function of a command. 2 command is decoded with the decoder (35) each command taken out from the program consecutive for a processing is applied to the instruction buffer (34). The output of the decoder (35) is applied in the micro instruction register (37) which is used the output of the decoder (35) addresses the micro instruction ROM (13) through the state multiplexer (36). Generally the operation of the switch (32) and instruction buffer (34), the decoder (35), the state multiplexer (36), the MIR (37), the micro instruction ROM (13) is described within the Patent Application and application EP0110642 A.

본 실시예가 2 세트의 처리들로 취급하는데 배열되므로써, 그러한 우선권 0 과 그러한 우선권 1,2 개의 레지스터 뱅크가 제공된다. 레지스터 뱅크(38)는 우선권 1 처리에 대하여 제공되며 비슷한 레지스터 뱅크(39)는 고우선권 0처리에 대하여 제공된다. 양자의 레지스터 뱅크는 X, Y, Z 및 데이타 버스에 유사하게 접속된 비슷한 세트의 레지스터를 갖는다. 간단히 하기 위하여, 레지스터 및 그들에의 접속은 오직 레지스터 뱅크(38)에 대하여만 자세히 도시되어 있다. 특정 우선권들에게로 할당된 2 개의 레지스터 뱅크에 부가하여, CPU는 콘스탄트 박스(40), 레지스터 뱅크 선택기(41) 및 우선권 0 및 1 처리의 양자에 공통인 제 2a 및 2b 도에 지시된 다수의 다른 레지스터를 포함한다. 그 제리스터들은 아래와 같다.

Provided is such register bank of that priority 0 and 1,2 priorities it is arranged this embodiment handles as the processings of 2 set. As to the register bank (38), while being provided, the similar register bank (39) is provided about the register bank (39). The register bank of both sides has the register of the similar set which similarly is connected to X, Y, and Z and data bus. In order that it simplifies, the register and their connections are only in detail illustrated about the register bank (38). CPU in addition to the register bank allocated to specific priorities of 2 provides the dissimilar register which is indicated in 2b drawing of the multiple and the 2a which is the common in the constant box (40), and both sides of the register bank selector (41) and priority 0 and 1 processing. The Jerry stirs are as follows:.

Image 1 not available 우선권 0 처리들에 대한 레지스터(39)의 뱅크는 우선권 1 처리들에 대하여 전술하였던 것과 같다. 설명에 있어서 써픽스(suffix)[1]은 우선권 1 뱅크에 관한 레지스터를 지시하고 써픽스[0]는 레지스터가 우선권 0 뱅크에 관한 것을 지시한다. 우선권이 알려지지 않는 곳에서, 써픽스[Pri]는 적절한 우선권처리의 레지스터가 사용된다. 레지스터들은 이 경우에 있어서 통상 1 비트 프래그(47,

The bank of the register (39) about priority 0 processings are the same in what it described in the above about priority 1 processings. As to a description, the PICS (suffix) [1] indicates the register about the priority 1 bank and the register the PICS [0] gives the thing about the priority 0 bank an indication. In the place which the priority does not inform, the register of the proper priority processing the PICS [Pri] is employed. In this case, generally, registers are the word length which is 16 bits which become distant from single bit

K2E-PAT


48, 58 및 59)로부터 멀어진 16 비트들인 워드 길이이다. A, B 및 C 레지스터들(54, 55 및 56)은 가장 산술적이고 논리적인 동작에 대한 소스와 목적지이다. 그들은 겹쳐지게 된다.

flags (47, 48, 58 and 59). As to A, and B and C registers (54, 55 and 56), most and it is a source and destination location about the logical operation. They are overlapped.

더우기, 뱅크(38 및 39)의 각각의 레지스터 및 프래그는 유효시간 프래그(84), 차순 시간 레지스터(85) 및 클록 레지스터(81)로부터 입력을 수신하도록 배열된 타이머 논리(86)를 포함한다. 타이머논리(86)는 제 3 도를 참조하여 더욱 상세히 설명될 것이다. 클록레지스터(81)는 처리기 클록(87)으로부터 입력을 수신한다. 레지스터 뱅크 각각에 대한 타이머논리(86)는 제 1 도의 타이머(9)를 구성한다.

Besides, each register and flag of bank (38 and 39) provide the timer logic (86) which is arranged in order to receive an input from the effective time flag (84), and the order time register (85) and clock register (81). The timer logic (86) will be more circumstantially explained with reference to Figure 3. The clock register (81) receives an input from the processor clock (87). The timer logic (86) about the register bank comprises the timer (9) of Figure 1.

레지스터뱅크(38 및 39)양자의 0 레지스터(57)는 디코더(35)에 접속되어 양자의 우선권 처리들에 대하여 0 레지스터내로 인가되는 명령어부분은 디코더가 적절한 마이크로 명령어를 발생하는데 사용되게 한다.

0 register (57) of register bank (38 and 39) both sides are connected to the decoder (35) and it is generated the micro instruction in which a decoder is fit but the command part applied about the priority processings of both sides within 0 register is used.

SNP 프래그(58) 및 양자의 우선권 뱅크의 COPY 프래그(59)는 상태 멀티플렉서(36)에 또한 접속되어 마이크로 명령어는 언제든지 프로세서에 의해 발생될 수 있는 다음 작용을 결정하는데 양자의 우선권 처리에 대한 이러한 프래그의 셋팅을 고려할 수 있게 된다.

The micro instruction considers the setting of this flag about the priority processing of both sides the COPY flag (59) of the priority bank of the SNP flag (58) and both sides determine an action the COPY flag (59) of the priority bank of the SNP flag (58) and both sides can be any time generated with a processor the COPY flag (59) of the priority bank of the SNP flag (58) and both sides are moreover connected to the state multiplexer (36).

작업공간 포인터(WPTR)의 처리가 기초로서 사용되어 그것으로부터 처리의 국부변수가 어드레스 될 수 있으므로써, 때때로 작업공간 포인터에 의해 지시되는 위치로부터의 오프셋 값을 계산하는데 이 처리가 필수적으로 된다. 콘스탄트 박스(40)는 Y 버스에 접속되어 마이크로 명령어 ROM(13)의 제어하에 2 버스 상에 일정한 값이 주어지게 해준다. 이들은 처리 작업공간내의 위치를 오프셀하도록 지시하는데 사용될 수 있다. 레지스터 뱅크들(38 혹은 39)의 하나 혹은 다른 하나의 선택을 하기 위하여, 레지스터 뱅크 선택기(41)는 PRI 프래그(47), 처리 우선권프래그(48) 및 마이크로 명령어 ROM(13)으로부터의 입력들을 가진다. 레지스터 뱅크 선택기로부터의 출력은 상태 멀티플렉서(36), 디코더(35) 및 스위치(32)에 접속된다. 마이크로 명령어 ROM(13)의 출력에 따르면, 선택기는 PRI 프래그(47) 혹은 처리우선권 프래그(48)에 의해 지시된 레지스터 뱅크를 선택할 것이다.

The processing of the workspace pointer (WPTR) is used as the basis and the local variable of a processing can be addressed from that. In that way the offset value from the location from time to time indicated with the workspace pointer is calculated but it becomes obligatorily this processing. The constant box (40) is connected to Y bus and the fixed value is given the micro instruction ROM (13) on 2 bus. These indicate the location of the processing task Gong GanNae with the off-cell river channel lock but the location can be used. It respects to do one of the register bank (38 or 39) or dissimilar one selection. The register bank selector (41) has the PRI flag (47), and an input from the processing priority flag (48) and micro instruction ROM (13). An output from the register bank selector is connected to the state multiplexer (36), and the decoder (35) and switch (32). According to the output of the micro instruction ROM (13), a selector will select the PRI flag (47) or the register bank indicated with the processing priority flag (48).

K2E-PAT


타이머 논리(86)는 레지스터 뱅크의 각각에 대하여 비슷하며 제 3 도에 더욱 상세히 도시된다. 논리유니트(86)는 차순 시간 레지스터로부터 라인(89)상에서 입력을 수신하도록 배열된 감산기(88)를 구비하며 이 시간값은 클록레지스터(81)로부터 라인(90)상에 공급된 시간값으로부터 감산기(88)내에서 감산된다. 다른 MSB 는 논리 AND 게이트(94)에로 라인(93)상에서 신호를 공급하는 인버터(92)에도 라인(91)상에서의 출력상에 제공된다. 게이트(94)는 또한 유효시간프래그(84)로부터 라인(95)상에서 입력을 수신한다.

The timer logic (86) is more circumstantially illustrated about each of the register bank in Figure 3 the timer logic (86) is similar. This temporal value is reduced from the temporal value supplied from the clock register (81) on the line (90) in the subtracter (88) the logical unit (86) includes the subtracter (88) which is arranged the logical unit (86) receives an input from the order time register on the line (89). Dissimilar MSB is provided to the inverter (92) supplying a signal to the logic AND gate (94) on the line (93) on an output on the line (91). The gate (94) moreover receives an input from the effective time flag (84) on the line (95).

AND 게이트(94)는 상태 멀티 플렉서(36)에 인가되는 라인(96)상의 출력을 제공한다. 라인(96)상의 신호는 "타이머 요청" 신호라 불려지며 처리기를 타이머리스트의 상부로부터 처리가 제거되게 하도록 배열되어 이는 실행을 준비하게 된다. 제 3 도에 도시된 논리도는 2 개의 상태가 동시에 만날때 라인(96)상의 "타이머요청" 신호가 오직 출력되도록 배열된다는 것이 인지될 것이다. 첫째로, 유효시간프래그(84)는 값 1 에 세트되어야만 하고 클록 레지스터(81)에 의해 지시된 시간은 차순시간 레지스터(85)에 의해 지시된 시간과 같거나 그 이후에 중의 어느 한 경우이어야만 한다. 감산기(88)는 클록 레지스터(81)에 보유된 값으로부터 차순시간 레지스터(85)내에 포함된 값을 감산하는데 사용되며 만일 그러한 감산의 결과가 음성(-)의 수일경우 MSB 는 상기에서 참조된 바와 같은 2 개의 보충 표시된 값의 사용에 기인하여 1 이 될 것이다. 이러한 이유때문에, 라인(91)은 감산으로부러 기인한 MSB를 출력하는데 배열되며, 감산의 결과가 양성의 결과치를 제공하여 그로 인하여 라인(91)상에 0비트를 초래하는 경우, AND 게이트(94)가 오직 "시간 요청"을 제공하도록 인버터(92)가 요구된다.

[처리 작업공간에 대한 메모리 할당] [The memory allocation about the processing task space]

전술한 특허출원서들내에서 기술한 실시예에서와 같이, 마이크로 컴퓨터는 다수의 처리들간의 그 시간을 다같이 분할하는 다수의 처리들을 수행한다. 다같이 수행되는 처리들은 동시에 발생하는 처리로 불려지며 어떠한 시간에서나 실행되어지는 처리는 전류 처리로 불려진다. 각각의 동시에 발생되는 처리는 처리에 의해 수동 조작되는 국부변수 및 일시적인 값을 보유하기 위한 작업공간으로 불려지는 메모리의 영역을 가진

A microcomputer performs a plurality of processings which altogether divides the time between a plurality of processings the embodiment described in the above-described Patent Application smell of preilla. As to altogether performed processings, at the same time, the processing which is performed in any time while being called as the generated processing is called as the current process. The processing which at the same time, is generated has the domain of the memory of being called as the work space for possessing the local variable which is manually operated and the temporary

K2E-PAT


다. 작업공간의 제 1국부변수의 어드레스는 작업공간 포인터(WPTR)에 의해 지시된다. 이는 제 3 도에서 4 개의 동시에 발생되는 처리들인 처리 L, M, N 및 O 가 작업공간(60, 61, 62 및 63)을 가진다. 작업공간(60)은 더욱 상세히 도시되어 있으며, WPTR 레지스터(51)로 유지된 작업공간 포인터는 이예에서 10000 으로써 지시된 어드레스를 가지는 단일 워드 위치인 O 위치에로 지시된다. 이 처리에 대한 다른 국부변수는 작업공간포인터에 의해 지시된 워드로부러 양성오프셋 어드레스로 어드레스 된다. O위치로부터 작은 음성 오프셋을 가지는 약간의 작업공간 위치는 스케쥴하기 위하고 통신목적을 위하여 사용된다.

value with a processing. The address of the first local variable of the work space is indicated with the workspace pointer (WPTR). As to this, in Figure 3, the processing L/6, which is the processings which at the same time, are generated of 4 M, and N and O have work spaces (60, 61, 62 and 63). The work space (60) is more circumstantially illustrated. And the workspace pointer maintained by the WPTR register (51) is indicated in O location which is the single word location having the address which in this example, is indicated as 10000. As to the other local variable about this processing, to swell with the word furnace, indicated with the workspace pointer it is addressed to the positivity offset address. It respects to schedule and the work space location of the little having the small voice offset from O location is used for the communications purpose.

이러한 실예에 있어서, 3개의 부가 워드 위치들(65, 66, 67, 68 및 69)은 WPTR 에 의해 지시된 O위치들 이하로 각각 1, 2, 3, 4 및 3의 음성의 오프셋을 가지고 도시되어 있다. 이러한 5개의 위치는 아래와 같다 :

As to this instantiation, in word locations (65, 66, 67, 68 and 69), the part of 3 is illustrated having the offset of the voice of the respective 1, 2, 3, 4 and 3 less than O locations indicated with WPTR. A location of 5 these is same as those of the lower part :

Image 2 not available 위치(65)는, 처리가 현재처리될시에 처리에 의해 실행되어진 다음 명령어도 포인터(IPTR)를 보유하도록, 처리가 현재처리가 아닐경우 사용된다. 위치(66)는 실행을 대기하는 처리들의 열 혹은 링크-리스트상의 다음 처리의 작업공간 포인터를 저장하는데 사용된다. 위치(67)는 데이타 블록을 카피하기 위한 포인터로서 혹은 교호입력동작을 수행하는 처리의 상태지시를 포함하는데 통상 사용된다. 위치(68)는 실행을 위해 스케줄 되어지기 전에 예정된 시간을 대기하는 처리들의 링크된 타이머리스트상에 다음 처리의 작업공간 포인터를 기억하는데 사용되며 이는 또한 교호의 타이머 입력작동을 수행하는 처리의 상태를 지시하는데 사용된다. 위치(69)는 시간을 지시하는데 사용되며 이후에 처리가 실행하게 된다.

As to the location (65), in order that command hold the pointer (IPTR) after a processing is performed by a processing in the present processing, a processing is used in case of being not present processing. The location (66) stores the workspace pointer of the next processing on the heat of the processings queuing an execution or the link-list but the heat is used. The location (67) is commonly used to imply the state indication of the processing which or performs the alternating input action as the pointer for copying data block. As to the location (68), while being used to memorize the workspace pointer of the next processing on the linked timer list of the processings queuing the time which is scheduled before being scheduled for an execution, it indicates the state of the processing performing moreover, the timer input operation of an alternating but this is used. While the location (69) indicates the time but the time is used, thereafter a processing practices.

메모리는 또한 통신을 처리하는 처리용의 워드 위치를 제공해주며, 제 3 도는 소프트 채널(70)과 같이 지시된다.

The memory moreover provides the word location of *** processing a communication. And figure the third is indicated like the soft channel (70).

[주해 (Notation)] [Annotation]

마이크로 컴퓨터가 특히 그 기능, 작동 및 진행순서를 참조하여 작동하는 방식의 주어지는 설명에 있어서, 주해가 OCCAM(상표 INMOS 국제 P1C)에 언어에 의해 사용되었다. 이 언어는 1983 년 영국의 INMOS 사에 의해 발행되어 분류된 편량 명칭 "프로그레

As to the given description of the mode in which a microcomputer operates with reference to especially, the function, and an operation and progress sequence, an annotation was used for the OCCAM (trademark INMOS international P1C) by the language. This language is settled in the piece amount name "the programming manual -OCCAM"

K2E-PAT


밍 매뉴얼-OCCAM"에 정립되어 있다. 더우기 사용된 주해는 영국특허 출원서 0110642에 충분히 기술되어 있으며, 본원의 설명을 간편히 하기 위하여 본 명세서에서는 반복 설명 않기로 한다. 그러나 유럽특허 출원서 0110642 내에 기술되어 있는 사용된 주해는 여기에서 참조하여 조합하기로 한다. 상술한 주해에 부가하여, 주어진 설명은 소정의 메모리 엑세스 진행순서에 참조한 것으로 아레와 같이 정의된다.

in which the INMOS corp. of 1983 year United Kingdom issues and which is classified. The used to be hot annotation is enough described in the application GB0110642 A. And it decides to be not in the specification which it respects to conveniently explain the description of the present application the repeted comment. But the used annotation which is described within the application EP0110642 A refers and here it decides to assemble. As to the description that is given in addition to the above-described annotation, with referring in the predetermined memory access progress sequence it is defined like ***.

At 워드(베이스, N, A) A를 N번째 워드 패스트(past)베이스에서 지적하도록 셋트

It sets At word (the base, N, and A) A/6 are pointed out in N number word fast (past) base.

At 바이트(베이스, N, A) A를 N번째 바이트 패스트 베이스에서 지적하도록 셋트

It sets in order to point out At byte (the base, N, and A) A/6 in N number byte fast base.

R 인덱스 워드(베이스, N, X) X를 N번째 워드 패스트 베이스 값으로 셋트

The set with N number word fast base value R index word (the base, N, and X) X/6.

R 인덱스 바이트(베이스, N, X) X를 N번째 바이트 패스트 베이스 값으로 셋트

The set with N number byte fast base value R index byte (the base, N, and X) X/6.

W 인덱스 워드(베이스, N, X) N 번째 워드 패스트 베이스 값을 X로 셋트

The set with X W index word (the base, N, and X) N number word fast base value.

W 인덱스 바이트(베이스, N, X) N번째 바이트 패스트 베이스 값을 X로 셋트

The set with X W index byte (the base, N, and X) N number byte fast base value.

워드 O 오프셋(베이스, X, N) N을 X와 베이스간의 워드수로 셋트.

The set with the word number between X and the base word O offset (the base, X, and N) N/6.

[마이크로 컴퓨터에 의해 사용된 절차] [The procedure which a microcomputer takes]

아래 설명에 있어서, 다양한 다른 진행순서(PROCEDURE)가 참조된다. 아래의 6 개 진행순서는 처리기의 작동설명에 사용된다.

As to the lower part description, the various and dissimilar progress sequence (PROCEDURE) is referred to. The following 6 the progress sequence is used for the operation description of a processor.

Dequeue Dequeue

진행(RUN) Progressing (RUN)

다음처리 개시 Next processing initiation.

진행요청 조작 The progressing request manipulation.

준비요청 조작 The preparation request manipulation.

타이머 요청 조작 The timer request manipulation.

블록카피단계 Block copy step.

삽입단계 Inserting step.

삭제단계 Erase step.

진행순서 "진행요청조작"과 "준비요청조작" 그리고 블록카피단계는 현재 계류중인 PCT를 특허출원서 제 PCT GB 84/00379호와 유

The progress sequence "the progressing request manipulation", "the preparation request manipulation" and block copy step are circumstantially PCT moored described

K2E-PAT


럽특허 출원서 제 84307586.2 호 내에 상세히 기술되어 있다. 이러한 진행순서의 정의는 본 발명에 대하여 변화되지 않으며, 그들이 타이머 제어에 관련되지 않기 때문에 본 특허출원서 상에서는 반복되지 않을 것이다.

within the PCT GB 84/00379 A and application EP84307586.2 A. The definition of this progress sequence is not changed about the present invention. And it has no choice but to be repeated on the Patent Application which they see because of not relating to the timer control.

진행순서, "Dequeue"는 현재 처리를 나열한 우선권 "Pri" 스케줄된 처리의 전단부상에 처리를 만든다. 만일 Pri=1 이면, 처리가 다른 처리들이 실행되어지도록 허용하도록 일시적으로 정지되어져야만 하는 시간으로 시간 슬라이스 레지스터(80)를 세트시킨다. 시간 슬라이스의 길이는 콘스탄트 박스(40)내의 내용중의 하나와 같게 기억된 일정시간 주기에 의해 결정된다.

The progress sequence, and "Dequeue" try to produce a processing on the front-end of the processing scheduled with the priority "Pri" enumerates a processing using. If it is Pri=1. It is determined by the predetermined time cycle which is memorized it is the same as that of one of length of the time slice is the content within the constant boxes (40).

1. PROC Dequeue= 1. PROC Dequeue=

2. 순차 2. Consecutive.

3. Wptr 레지스더[Pri] : =Fptr 레지스터[Pri] 3. wptr *** [Pri]: =Fptr register [Pri].

4. 만일 4. If.

5. Fptr 레지스터 [Pri] =Bptr 레지스터 5. Fptr register [Pri] =Bptr register.

6. Fptr 레지스터[Pri] : =Not처리.P 6. fptr register [Pri]: the =Not processing. P

7. 참(true) 7.Truth(true)

8. R 인덱스 워드(Fptr 레지스터[Pri], 링크.S, Fptr 레지스터[Pri]

8. R index word (Fptr register [Pri], and a link. S, and the Fptr register [Pri].

9. R 인덱스 워드(Wptr 레지스터[Pri], Iptr.S, Iptr 레지스터[Pri]) :

9.R index word (the Wptr register [Pri], the Iptr S, and the Iptr register [Pri]):

10. 만일 10. If.

11. Pri = 1 11. Pri = 1

12. 시간 슬라이스 레지스터 : =클록 레지스터+시간 슬라이스의 길이

12. time slice register: the length of the = clock register + time slice.

13. Pri = 0 13. Pri = 0

14. 도약 14. Curvet.

진행순서, "진행"은 설명기가 처리 설명기 레지스터내에 포함된 처리를 스케줄한다. 이는 우선권, 처리를 즉시 진행을 개시하도록 한다. 아래에서, 모든 라인 시작은 단순히 설명에 의한 것이며 정의의 부분을 형성하지는 않는다.

The progress sequence, and "progressing" schedule the processing in which a descriptor is included within the processing descriptor register. Immediately this discloses a progressing the priority, and a processing. In the lower part, it is a thing by a description and all line beginnings just does not form the part of the definition.

1. PROC 진행= 1. PROC progressing =.


3. 처리 우선권 프래그 : -처리 설명기 레지스터 / ＼ 1

3. processing priority flag: - processing descriptor register / ＼ 1.

K2E-PAT


4. Proc Ptr 레지스터 : =처리 설명기 레지스터 / ＼(1이 아님)

4. proc Ptr register:the = processing descriptor register / ＼(it is not 1)

5. 만일 5. If.

6. (Pri-0) 혹은 ((처리 우선권 프래그=Pri) 그리고 (Wptr 레지스터[Pri]〈〉 비처리.P))

6. (Pri-0) Or ((processing priority flag =Pri) and (Wptr register [Pri] <> nonprocessing. P))

7. 순차-- 처리를 열(queue)로 더한다. 7. The consecutive -- processing is added to the heat (queue).

8. 만일 8. If.

9. Fptr 레지스터 처리 우선권 프래그=비처리.P

9. Fptr register processing priority flag = nonprocessing. P

10. Fptr 레지스터 처리 우선권 프래그=Proc Ptr 레지스터

10. Fptr register processing priority flag =Proc Ptr register.

11. 참 11. Truth.

12. W 인덱스 워드(Bptr 레지스터[처리 우선권 프래그], 링크.S Proc Ptr 레지스터)

12. W index word (Bptr register [processing priority flag], and a link. S Proc Ptr register).

13. Bptr 레지스터 처리 우선권 프래그 : =Ptr 레지스터

13. bptr register processing priority flag: =Ptr register.

14. 참 14. Truth.

15. 순차-- Pri 1을 방해하는 Pri 0나 혹은 Pri 1 그리고 휴지 m/c

15. The Pri 0, obstructing the consecutive -- Pri 1 or, the Pri 1 and pause m / c/6.

16. Pri=Proc Pri 레지스터 16. Pri=Proc Pri register.

17. Wptr 레지스터[Pri] : =Proc Ptr 레지스터 17. wptr register [Pri]: =Proc Ptr register.

18. R 인덱스 워드(Wptr 레지스터[Pri], Iptr.S, Iptr 레지스터[Pri]

18. R index word (Wptr register [Pri], the Iptr S, and the Iptr register [Pri].

19. O 레지스터[Pri] : =0 : 19. o register [Pri]:=0:

진행순서 "다음처리개시"는 현재처리를 디스케줄 하는데 만일 거기에 또 다른 진행 가능한 처리가 있을 경우, 다음의 진행가능한 처리를 선택한다. 이는 만일 진행하는 또다른 우선권 0 처리들이 없을 경우 차단된 우선권 1처리가 재개시되게 한다.

When the progress sequence "next processing initiation" handles the present processing with the di schedule but it has another processing can progress in addition, it selects the processing excelling with the following proceed price. This makes resumed is blocked this does not have another priority 0 processings progressed.

절차 "다음처리개시"는 항상 셋트되어진 프래그의 결과로써 실행된다. 그러므로 이러한 처리의 제 1 의 작용은 그 프래그를 크리어(clear)하는데 있다.

The procedure "next processing initiation" is performed as the result of the always set flag. The first action of such processing the flag the clear.

1. PROC 다음 처리개시= 1. PROC next processing initiation =.


3. SNP 프래그[Pri] : =0--SNP 프래그를 크리어

3. SNP flag [Pri]: a clear the =0--SNP flag.

4. 만일 4. If.

5. Fptr 레지스터[Pri]〈〉 비처리. P 5. Fptr register [Pri] <> nonprocessing. P

K2E-PAT


6. Dequeue 6. Dequeue

7. Pri = 0 7. Pri = 0


9. Pri : =1 9. Pri : =1

10. 만일 10. If.

11. (Wptr 레지스터[Pri]=비처리. P) 그리고 11.( Wptr register [Pri] = nonprocessing. P) And.

12. (Fptr 레지스터[Pri]〈〉 비처리.P) 12.( Fptr register [Pri] <> nonprocessing. P)

13. Dequeue 13. Dequeue

14. 참 14. Truth.

15. 도약(SKIP) 15.Curvet(SKIP)

16. Pri=1 16. Pri=1

17. Wptr 레지스터[Pri] : =비처리. P : 17. wptr register [Pri]: = nonprocessing. P :

진행순서 "진행요청 조작"은 프로세서에 대해 "진행요청"을 만드는 링크의 결과로써 실행된다.

The progress sequence "the progressing request manipulation" is performed about a processor as the result of the link making "progressing request".

진행순서 "타이머 요청 조작"은 타이머 논리유니트(86)중의 하나로부터 라인(96)상의 타이머 요청의 결과로써 실행된다. 요청이 우선권 0 처리에 대하여 있다면, 타이머 요청 0 신호는 발생될 것이며 처리기는 처리우선권 레지스터를 1 로 세트할 것이다. 진행순서는 적절한 TPTR 워드의 성분으로부터 준비하게 되는 처리를 식별한다. 진행순서는 적절한 경우 처리를 스케줄하고 TPTR 워드, 차순시간 레지스터 및 관련 우선권 레벨에 대한 유효시간 프래그를 새롭게 한다.

It is performed from one of progress sequence "the timer request manipulation" is the timer logical units (86) as the result of the timer request on the line (96). It has a request about the priority 0 processing. A processor will set the processing priority register to 1 while the timer request 0 signal will be generated. The progress sequence distinguishes the processing prepared from the component of the proper TPTR word. As to the progress sequence, in case of being appropriate, it schedules a processing and it makes the TPTR word, and the effective time flag for the related priority level and order time register new.

PROC 타이머 요청 조작= The PROC timer request manipulation =.


2.--Procptr 레지스터를 리스트상의 제 1 의 처리에 세트

2.-- The set in the first processing on a list the Procptr register.

3. R 인덱스 워드(Tptr Loc0, 처리 우선권, 일시레지스터)

3.R index word(the Tptr Loc0, the processing priority, and the temporary register)

4. Proc Ptr 레지스터 : =일시레지스터 4. proc Ptr register: = temporary register.

5. --일시레지스터를 제 1 의 처리의 T 링크 위치에 세트

5.-- The set in T link position of the first processing the temporary register.

6. R 인덱스 워드(Proc Ptr 레지스터, T링크. S, 일시레지스터)

6. R index word (Proc Ptr register, and T link. S, and the temporary register).

7. W 인덱스 워드(Proc Ptr 레지스터, T 링크.S, 시간세트. P)

7. W index word (Proc Ptr register, and T link. S, and the time set. P)

K2E-PAT


8. --타이머 포인터워드를 새롭게 한다. 8.-- It makes the timer pointer word new.

9. W 인덱스 워드(Tptr Loc0, 처리 우선권, 일시레지스터)

9.W index word(the Tptr Loc0, the processing priority, and the temporary register)

10. --리스트가 현재 공백인가? 10.-- A list is the blank.

11. 만일 11. If.

12. 일시레지스터 = 비처리. P 12. Temporary register = nonprocessing. P

13. - - 예. 13. -- Example.

14. 유효시간 프래그[처리 우선권] : =0 14. the effective time flag [processing priority]: =0.

15. 일시레지스터〈〉 비처리.P 15. Temporary register <> nonprocessing. P

16. -아니오 : 차순시간 레지스터를 세트 16.- it is not: the set the order time register.

17. R 인덱스 워드(일시레지스터, 시간.S, 차순시간 레지스터[처리 우선권])

17. R index word (temporary register, and the time. S, and the order time register [processing priority]).

18. --처리의 상태위치를 검사 18.-- An inspection the status position of a processing.

19. R 인덱스 워드(Proc Ptr 레지스터, 상태.S, 일시레지스터)

19. R index word (Proc Ptr register, and the state. S, and the temporary register).

20. 만일 20. If.

21. 일시레지스터 =준비.P 21. Temporary register = preparation. P


23. 일시레지스터 = 대기. P 23. The temporary register = atmosphere. P


25. W 인덱스 워드(Proc Ptr 레지스터, 상태.S, 준비.P)

25. W index word (Proc Ptr register, and the state. S, and a preparation. P)

26. 처리 설명기 레지스터 : =Proc Ptr 레지스터 처리 우선권

26. processing descriptor register: =Proc Ptr register processing priority.

27. 진행 : 27.Progressing:

상기 정의에 있어서, Tptr Loc0에 참조된다. 여기에는 2 개의 Tptr 위치가 있는데, 하나는 우선권 1 에 대한 것이고 다른 하나는 우선권 0 에 관한 것이라는 것이 인지될 것이다. 그들은 인접 메모리 위치를 사용하며 우선권 0 에 대한 위치는 어드레스 Tptr Loc0 를 가진다. 이러한 방법에 있어서, 위치들의 어느하나는 관련 우선권에 의존한 Tptr Loc0로부터 0 혹은 1의 오프셋에 의해 어드레스 될 수 있다. "삽입단계" 과정은 삽입프래그 [Pri]가 고정되고 난 후에 수행된다. 이러한 과정의 반복된 실행은 올바른 위치안에 전류 우선권 레벨을 위하여 전류 처리를 타이머 리스트안으로 삽입한다. B 레지스터[Pri] 및 C 레지스터[Pri]는 올바른 위치를 위한 추적이 지금까지 도달된 점이

As to the definition, it is referred to the Tptr Loc0, it here in has the Tptr location of 2. It will be recognized to one be the priority 1 a thing and the other one be the thing about the priority 0. As to they, the priority 0 a location has the address Tptr Loc0 while using the adjaceny memory location. As to this method, one of the locations can be addressed from the Tptr Loc0 depending on the related priority with the offset of 0 or 1. "The inserting step" The process is performed after the insertion flag [Pri] is fixed. The repeated execution of this process inserts the current process into the right inside of position for the current priority level to the timer list inside. B register [Pri] and C register [Pri] are the same the hunting for the right location so far reaches that.

K2E-PAT


같다.

삽입이 행해질때, 과정은 삽입프래그 [Pri]을 제거하며, 타이머 레지스터를 적당히 정정하고 다음 처리가 수행되도록 한다.

When an insertion is performed, the process removes the insertion flag [Pri].

처리 삽입단계= The processing inserting step =.

--A 레지스터[Pri]는 이 처리와 연관된 시간을 포함한다.

-- A register [Pri] provides the time related to this processing.

--B 레지스터[Pri]는 포인터에서 다음 처리의 포인터까지 사용된다.

-- In a pointer, B register [Pri] is used to the pointer of the next processing.

--C 레지스터[Pri]는 포인터에서 다음 처리까지 사용된다.

-- In a pointer, C register [Pri] is used to the next processing.


2. 만약 2. If.

3. C 레지스터[Pri]〈〉 비처리.P 3. C register [Pri] <> nonprocessing. P

4. --다음 처리와 연관된 시간을 포착하라. 4.-- The time related to the next processing is seized.

5. R 인덱스 워드(C 레지스터[Pri],시간.S,T 레지스터[Pri])

5. R index word (C register [Pri], and the time. S,T register [Pri]).

6. C 레지스터[Pri] -비처리.P 6. C register [Pri] - nonprocessing. P


8. 만약 8. If.

9. (C 레지스터[Pri]〈〉 비처리.P) 그리고 (T 레지스터[Pri] 초과 A 레지스터[Pri])

9.( C register [Pri] <> nonprocessing. P)And(t register [Pri] Amomi tsao-ko Fructus A register [Pri])


11. --하나의 처리상으로 이동 11.-- A movement on one processing.

12. 워드에서(C 레지스터[Pri].T 링크,S,B 레지스터[Pri])

12.In the word(c register [Pri] T. link S, B, and the register [Pri])

13. R 인덱스 워드(B 레지스터[Pri],O,C 레지스터[Pri])

13.R index word(b register [Pri] ,O,C register [Pri])

14. 참 14. Truth.


16. --삽입할 장소 발견 16.-- The place discovery inserted.

17. 삽입프래그[Pri] =0 17. Insertion flag [Pri] =0.

18. --이 처리안에 링크 18.-- The link in this treatment method.

19. W 인덱스 워드(B 레지스터[Pri],O,Wptr 레지스터[Pri])

19.W index word(b register [Pri] ,O,Wptr register [Pri])

20. W 인덱스 워드(Wptr 레지스터[Pri],T 링크.S,C 레지스터[Pri])

20. W index word (Wptr register [Pri] ,T link. S,C register [Pri]).

21. --다음시간 레지스터를 고정 21.-- A fixing the next second register.

K2E-PAT


22. R 인덱스 워드(Tptr Loc0,Pri,T 레지스터[Pri])

22.R index word(tptr Loc0,Pri,T register [Pri])

23. R 인덱스 워드(T 레지스터[Pri],시간.S,다음시간 레지스터[Pri])

23. R index word (T register [Pri], and the time. S, and the next second register [Pri]).

24. 유효시간 프래그[Pri]=1 24. Effective time flag [Pri] =1.

25. W 인덱스 워드 Wptr 레지스터[Pri],Iptr.S,Iptr 레지스터[Pri])

25. W index word Wptr register [Pri] ,Iptr S. Iptr, and the register [Pri]).

26. SNP 프레그[Pri]=1 26. SNP flag [Pri] =1.

"삭제단계" 과정은 삭제프래그[Pri] 고정되고 난 후에 수행된다. 이러한 과정의 실행의 반복은 전류 우선권 레벨을 위하어 타이머 리스트로부터 전류 처리를 삭제한다.

"Erase step" The process is performed after being fixed with the deletion flag [Pri]. The repetition of the execution of this process respects the current priority level and it deletes the current process from the timer list.

B 레지스터[Pri] 및 C 레지스터[Pri]는 전류 처리를 위한 추적이 지금까지 도달한 점을 동일시 한다. 삭제가 행해지게 된때, 과정은 삭제프레그 [Pri]를 제거하고, 타이머 레지스터를 적당하게 정정한다.

B register [Pri] and C register [Pri] regard in the same light that the hunting for the current process so far reaches. When the deletion is performed, the process removes the deletion flag [Pri]. The timer register is befittingly corrected.

[처리 삭제단계] [Processing erase step]

1. 만약 1. If.

2. C 레지스터〈〉 Wptr 레지스터[Pri] 2. C register <> Wptr register [Pri].


4. --현재 처리가 아직 발견되지 않았다 : 단계상에서

4.-- presently, a processing was not yet discovered: on a step.

5. 워드에서(C 레지스터[Pri],T 링크.S,B 레지스터[Pri])

5. The C( register [Pri] ,T link in the word. S,B register [Pri]).

6. R 인덱스 워드(B 레지스터[Pri],O,C 레지스터[Pri])

6.R index word(b register [Pri] ,O,C register [Pri])

7. C 레지스터 [Pri] =Wptr 레지스터 [Pri] 7. C register [Pri] =Wptr register [Pri].

8. 순차--처리가 발견됐다 : 리스트로부터 삭제

8. the consecutive -- processing was discovered: the deletion from a list.

9. 삭제프래그[Pri] =0 9. Deletion flag [Pri] =0.

10. R 인덱스 워드(Wptr 레지스터[Pri],T 링크.S,C 레지스터[Pri])

10. R index word (Wptr register [Pri] ,T link. S,C register [Pri]).

11. W 인덱스 워드(B 레지스터[Pri],O,C 레지스터[Pri])

11.W index word(b register [Pri] ,O,C register [Pri])

12. --만약 queue 상에 어떤 처리가 남아 있다면 체크.

12.-- A check any kind of processing remains on a queue.

13. R 인덱스 워드(Tptr Loc0,Pri,B 레지스터[Pri])

13.R index word(tptr Loc0,Pri,B register [Pri])

14. 만약 14. If.

K2E-PAT


15. B 레지스터[Pri]=비처리.P 15. B register [Pri] = nonprocessing. P

16. --처리가 남아 있지 않았다. 16.-- A processing did not remain.

17. 유효시간 프래그[Pri]=0 17. Effective time flag [Pri] =0.

18. B 레지스터[Pri]〈〉 비처리.P 18. B register [Pri] <> nonprocessing. P

19. --제 1처리로부터 시간을 얻는다. 19.-- The time is obtained from the first processing.

20. R 인덱스 워드(B 레지스터[Pri],시간.S,다음시간 레지스터[Pri])

20. R index word (B register [Pri], and the time. S, and the next second register [Pri]).

21. W 인덱스 워드(Wptr 레지스터[Pri],T 링크.S,시간 비처리.P) :

21. W index word (Wptr register [Pri] ,T link. S, and the time nonprocessing. P) :

연속 링크를 대신하여 처리기에 의해 실행되는 동작은 "조정수행 요청"과 "조정준비 요청"이며, 이것들은 앞서 언급된 계류중인 특허출원에 모두 설명되어 있다. 타이머(9)를 대신하여 처리기에 의해 실행되는 동작은 앞에서 정의된 것처럼, "조정타이머 요청" 과정에서 설명된다.

"control performance request" and "control preparation request" these are altogether explained in the patent application which is before mentioned and which the operation of being performed instead of the continuous link with a processor moors. As the operation of being performed instead of the timer (9) with a processor is defined in the front. The operation of being performed instead of the timer (9) with a processor is explained in "the control timer request" process.

각각이 이러한 동작은 순차적인 미소 명령어를 수반한다. 이러한 동작을 구성하는 순차중에서 마지막 미소 명령어는 "다음 동작"이다. 이것은 처리로 하여금 실행되는 다음 동작을 선택하게 한다.

The operation in which each is like that accompanies the successive micro command. The final micro command is "the next operation" among the consecutive comprising this operation. This selects an operation after being performed to a processing.

"다음 동작"미소 명령어가 수행될 시간 다음에 동작이 실행되는 것을 처리기가 결정하는 방법은 다음과같다. 동기제어논리(10)는 언제나 기껏해야 하나의 "수행 요청" 혹은 "준비 요청"에서 처리기로 나아간다. 만약 우선권 0요청이 있다면 우선권 1요청으로 나아가지 않는다. 이것은 상태 멀티플렉서(36)로 입력되는 두개의 신호를 가져오며 하나는 요청의 존재를 지시하고, 또 하나는 그 요청의 우선권을 지시한다. 두개의 신호 "타이머 요청 0" 및 "타이머 요청 1"은 현재 선택된 SNP 프래그(58), 삭제프래그(83), 삽입프래그(82) 및 카피프래그(59)로부터 신호와 연결된 상태 멀티플렉서(36)로 연결된다. 그러므로 아래서 설명된 것처럼 선택될 수 있다. 처리기는 만약 SNP 프래그[Pri]가 세트된다면 "시작후 처리" 과정을 실행한다. 반면에 실행될 수 있는 것이 하나 있다면 처리기는 우선권 1동작을 선택한다. 반면에 처리될 수 있는 것이 하나 있다면 우선권 0동작을 선택한다. 반면에, 타이머 혹은 통신채널로부터 요청이 있을 때까지 처리기는 대기한다.

"Next operation" The method in which a processor determines that an operation is performed in the time next in which the micro command is performed is the next department equal. The synchronization control logic (10) always moves to a processor in one "performance request" or "preparation request" at most. It does not move to the priority 1 request if it has the priority 0 request. One indicates the presence of a request while bringing about the signal of a cranium inputted with this is the state multiplexer (36). And one indicates the priority of the request. Two signal "the timer request 0"s and "the timer request 1" are connected to the state multiplexer (36) connected to a signal from the SNP flag (58), which is currently selected the deletion flag (83), and the insertion flag (82) and copy flag (59). Therefore, it can be selected as it is explained in the lower part. As to a processor, it performs the process if the SNP flag [Pri] is set "A processing after a beginning". On the other hand, if it has with one to be performed, the priority 1 operation is selected a processor. On the other hand, if it has with one, the priority 0 operation is selected to be processed. On the other hand, a processor queues until it has a request from the timer or the communications channel.

K2E-PAT


처리기는 다음에 규칙에 의하여 특별한 우선권 레벨 Pri 에서 동작을 선택한다. 처리기는 만약 삭제프레그[Pri]가 고정된다면 "삭제단계"를 실행한다. 반면에 처리기는 만약 삽입프래그[Pri]가 고정된다면 "삽입단계"가 실행된다. 반면에 처리기는 어떠한 우선권 Pri 채널요청을 조정한다. 반면에 처리기는 어떠한 우선권 Pri 타이머 요청을 조정한다. 반면에 카피프래그[Pri]가 고정된다면, 처리기는 "블록카피단계" 과정을 실행한다. 반면에 만약 우선권 Pri 의 현재처리가 있다면, 처리기는 명령어를 끌어내고 해독하며 실행한다.

Next a processor selects an operation in the special priority level Pri than with a regulation. As to a processor, it enforces "the erase step" the deletion flag [Pri] is fixed. On the other hand, as to a processor, "the inserting step" is performed the insertion flag [Pri] is fixed. On the other hand, a processor controls any priority Pri channel request. On the other hand, a processor controls any priority Pri timer request. On the other hand, the copy flag [Pri] is fixed. If it is the case, a processor performs "the block copy step" process. On the other hand, it has the present processing of the priority Pri.

유럽특허 제 0110642호에 기재된 것처럼 명령어는 취출되고, 해독되며, 실행된다.

A command is taken out as it is written in EP0110642. A command is decoded. And a command is performed.

이어지는 기능의 기술은 추가되는 네개의 과정에 대해 언급한다.

The technology of the function of being connected mentions to four processes of being added.

시간슬라이스 Time slice.

타이머리스트 내 삽입 Timer list my insertion.

타이머리스트로부터 삭제 The deletion from the timer list.

선택된 처리인가 It is the selected processing.

이러한 과정에 대한 다음 정의에서 참조는 상대시간을 행한다. 클록 레지스터(81)는 규칙적으로 1에 의해 증가하고, 가장 작은 음의 값으로부터 증가하는 연속싸이클을 통과하여 가장 큰 양의 값까지 지나간다. 가장 큰 양성의 값을 초과한 다음의 증가는 가장 큰 음의 값보다 뒤에 있는 레지스터를 갖는다. 다음의 기술에서 표현(Y초과X) 수단(X)은 시간(Y)보다 더 늦다. (X+1)과 (X+가장 큰 양의 값)사이의 모든 시간을 X 초과가 되도록 규정된다.(클록 레지스터+1)과 (클록 레지스터+가장 큰 양의 값)사이의 모든 시간은 점차 인식되며,(클록 레지수터와 (-1)) 및 (클록 레지스터+가장 적은 음의 값)사이의 모든 시간은 과거에 인식된다.

In the next definition about this process, a reference performs the relative time. The clock register (81) regulary increases with 1. It passes through the series cycle increasing from the most small negative value and it passes to the most big positive value. The following increment which is over the value of the most big positivity has the register who is in a behind with the most big negative value. In the following technology, the expression (Y Amomi tsao-ko Fructus X/6) means (X) is more late than the time (Y). (X+1) It is prescribed so that X Amomi tsao-ko Fructus become every the times between (the most big with X+ positive value). (The clock register +1) Every the times between (the positive value which the clock register + is most big) are gradually acknowleged. And every the time between (the negative value which the clock register + most writes) and (the clock ledge Sutter and (-1)) are acknowleged in a past.

그 이외의 과정에 대한 정의는 다음과 같다.

The definition toward the process of the except is as follows.

1. PROC 시간슬라이스= 1. PROC time slice =.

2. 만약 2. If.

3. (Pri=1) 그리고 ((시간슬라이스 레지스터 초과 클록 레지스터) 혹은 (클록 레지스터=시간슬라이스))

3. (Pri=1)And((Time slice register Amomi tsao-ko Fructus clock register)Or(clock register = time slice))


K2E-PAT


5. 처리 설명 레지스터 : =Wptr＼ /Pri 5. processing description register: =Wptr＼ /Pri.

6. 런 6. .

7. SNP[Pri] : =1 7. SNP[Pri] : =1

8. 참 8. Truth.


1. PROC 타이머 리스트내 삽입= 1. The insertion = within the PROC timer list.

2. --이것은 레지스터와 삽입 프래그가 세트업하므로 삽입 Sep의 반복 수행은 A레지스터[Pri]안에 규정된 시간에서 시간 리스트 안으로 삽입되는 이러한 처리를 가져오며, 그 다음에 디스케쥴된다.

2.-- As to this, since the register and insertion flag set up, the repeating performance of the insertion Sep brings this processing inserted by the time list from the prescribed time in A register [Pri]. And it is and then de-scheduled.

--B 레지스터[Pri]는 포인터에서 다음처리의 포인터까지 사용된다.

-- In a pointer, B register [Pri] is used to the pointer of the next processing.

--C 레지스터[Pri]는 포인터에서 다음처리까지 사용된다.

-- In a pointer, C register [Pri] is used to the next processing.


3. W인덱스워드(Wptr 레지스터[Pri], 시간, S, A레지스터[Pri])

3.W index word(the wptr register [Pri], time, S, a register [Pri])

4. 삽입프래그[Pri] : =1 4. insertion flag [Pri]: =1.

5. 워드에서(Tptr Loc O, Pri, B레지스터[Pri]) 5.In the word(the Tptr Loc O/6, Pri, and B register [Pri])

6. R인덱스워드(B레지스터[Pri], O, C레지스터[Pri]) :

6.R index word (B register [Pri], O, and C register [Pri]):

1. PROC 타이머 리스트로부터 삭제 1. The deletion from the PROC timer list.

2. --이것은 현재 처리가 적당한 타이머리스트로부터 삭제되게 하며, 시간 비 세트가 T링크 위치에 기록되게 한다. 이것은 레지스터의 회복에 의해 관성되며, 그 다음에 삭제단계가 반복되어 실행한다.

2.-- This is deleted from the timer list in which a processing is appropriate. And the time ratio set is recorded in T link position. As to this, and then, the erase step is repeated the inertia measure and it enforces with the recover of the register.

--A레지스터는 사용되지 않는다. -- A register is not used.

--B 레지스터는 포인터에서 다음 처리의 포인터까지 사용된다.

-- In a pointer, B register is used to the pointer of the next processing.

--C 레지스터는 포인터에서 다음 처리까지 사용된다.

-- In a pointer, C register is used to the next processing.


3. 삭제프래그[Pri] : =1 3. deletion flag [Pri]: =1.

4. 워드에서(Tptr Loc O, Pri, B레지스터[Pri]) 4.In the word(the Tptr Loc O/6, Pri, and B register [Pri])

5. R인덱스워드(B레지스터 [Pri], O, C레지스터 [Pri])

5.R index word(b register [Pri], O, and C register [Pri])

1. PROC 선택된 처리인가= 1. The chosen with PROC processing approval =.

K2E-PAT


2. --이것은 모든 비구동 명령어에 의해 사용된다.

2.-- This is used with all deactivate commands.


4. R인덱스워드(Wptr 레지스터[Pri], O, O레지스터[Pri])

4.R index word(the Wptr register [Pri], O, and O register [Pri])

5. 만약 5. If.

6. O레지스터 [Pri] =(-1) 6.O register [Pri] =(-1)


8. W인덱스워드(Wptr 레지스터[Pri], O, A레지스터[Pri])

8.W index word(the Wptr register [Pri], O, and A register [Pri])

9. A레지스터[Pri] : =장치 참 9. a register [Pri]: the = apparatus, truth.

10. O레지스터[Pri] 〈〉 (-1) 10.O register [Pri] < >(-1)

11. A레지스터[Pri] : =장치 거짓 11. a register [Pri]: = apparatus false.

[기능셋트] [Function set]

유럽특허 명세서 0110642 에 기재된 바와 같이, 마이크로 컴퓨터에 대한 각각의 명령어는 기능셋트로부터 선택된 기능소자를 포함한다. 마이크로 컴퓨더에 의해 실행되는 기능을 직접기능, 프리픽싱(prefixing)기능 pfix 및 nfix, 그리고 오퍼란드 레지스터인 O 레지스터를 사용하여 한 셋트의 동작중 하나를 선택하는 간접기능 opr 을 포함한다. 상술한 특허 명세서에서와 같이, O레지스터[Pri]는 PFIX 및 NFIX 를 제외한 모든 명령어를 실행후에 크리어 된다.

As described in EP0110642 A, each command about a microcomputer provides the functional device selected from the function set. The direct function the function of being performed, and the indirect function opr are included with a microcomputer. The indirect function opr selects one out of the operation of one set by using O register who is the prefixing function pfix, a nfix and *** register. O register [Pri] is cleared PFIX and NFIX all commands the above-described patent specification after an execution.

직접가능의 개량된 셋트와 본원의 작동은 아래와 같다.

The operation of the present application and the improved set of the direct available are same as those of the lower part.

[직접기능] [Direct function]

코드번호 약어 명칭 Code number abbreviation name.

0 Idl 국부부하 0 Idl part load.

1 stl 국부기억 1 stl local storage.

2 ldlP 국부포인터부하 2 ldlP part pointer load.

3 ldnl 비-국부부하 3 ldnl specific- part load.

4 stnl 비-국부기억 4 stnl specific- local storage.

5 ldnlp 비-국부포인터부하 5 ldnlp specific- part pointer load.

6 egc 상수(constant)일정 6 egc constant constant.

7 ldc 상수부하 7 ldc constant load.

8 adc 상수부가 8 adc equilibrium part.

9 j 점프 9 j jump.

K2E-PAT


10 cj 조건적 점프 10 cj facultative jump.

11 call 호출 11 call call.

12 ajw 작업공간조절 12 ajw work space adjustment.

13 opr 작동 13 opr operation.

14 pfix 프리픽스(prefix) 14 pfix prefix (prefix)

15 nfix 네가티브 프리픽스 15 nfix negative prefix.

(Negative prefix) (Negative prefix)

[동작] [Operation]

코드번호 No. 약어 명 칭 Code number No. abbreviation name.

0 rev 역전 0 rev inversion.

1 ret 복귀 1 ret return.

2 gcall 일반호출 2 gcall general call.

3 gajw 일반조절작업공간 3 gajw general control work space.

4 ldpi 포인터를 명령어에 부하 The load in a command 4 ldpi pointer.

5 bsud 바이트가입(subscript) 5 bsud byte subscription (subscript)

6 wsub 워드가입 6 wsub word subscription.

7 bcnt 바이트계수 7 bcnt byte count.

8 wcnt 워드계수 8 wcnt word system number.

9 lend 루프종결 9 lend loop termination.

10 lb 바이트부하 10 lb byte load.

11 sb 바이트기억 11 sb byte memory.

12 copy 메세지카피 12 copy message copy.

13 gt 보다큰 13 gt ***.

14 add 부가 14 add part.

15 sub 감산 15 sub subtraction.

16 mint 최저정수 16 mint lowest fixed number.

17 startp 처리개시 17 startp processing initiation.

18 endp 처리종결 18 endp processing termination.

19 runp 처리진행 19 runp process progress.

20 stopp 처리정지 20 stopp processing pause.

21 ldpri 우선권부하 21 ldpri priority load.

22 in 메세지입력 22 in message input.

23 out 메세지출력 23 out message output.

24 alt 개시 24 alt initiation.

K2E-PAT


25 alwt 대기 25 alwt atmosphere.

26 altend 종결 26 altend termination.

27 enbs 구동도약 27 enbs drive curvet.

28 diss 비구동 도약 28 diss deactivate curvet.

29 enbc 구동채널 29 enbc drive channel.

30 disc 비구동채널 30 disc deactivate channel.

31 ld타이머 부하타이머 31 ld timer load timer.

32 tin 타이머입력 32 tin timer input.

33 talt 타이머교대시작 33 talt timer alternation beginning.

34 taltwt 타이머교대대기 34 taltwt timer alternation atmosphere.

35 enbt 구동타이머 35 enbt drive timer.

36 dist 비구동타이머 36 dist deactivate timer.

코드번호(31 내지 36)의 작용을 제외한 앞서 기록된 모든 기능과 작용은 앞서 언급된 계류중인 특허출원에서 이미 명백히 나타나 있어 이 명세서에서는 재 언급되지 않는다. 그러나 "점프"기능과 "루프끝"작용은 타이머(9)를 사용하게 하도록 재규정되었고, 이것은 다음과 같이 규정된다.

The action of the code number (31 through 36) all the functions and the before recorded action already clearly show up in the patent application which is before mentioned mooring and it measures in this specification and it is not mentioned. But "A jump" function and "the loop end" action were re-regulated in order to use the timer (9). This is prescribed like a next.

[점프] [Jump]

정의 : 순차 Definition: consecutive.

바이트에서(Iptr 레지스터 [Pri], O 레지스터 [Pri], Iptr레지스터 [Pri])

In a byte (the Iptr register [Pri], O register [Pri], and the Iptr register [Pri])

[시간슬라이스] [Time slice]

목적 : 역방향 혹은 순방향 제어가 루프로부터 루프와 출구를 준비하기 위해 전송되고, 만약 할당된 시간슬라이스가 경과한다면, 처리가 재스캐줄되도록 하기 위해서

Purpose: it is transmitted so that the reverse direction or the forword control prepare for a loop and exit from a loop. The allocated time slice passes. If it is the case, it becomes a processing with *** line.

[루프 끝] [Loop end]


R인덱스워드(B레지스터 [Pri],1, C레지스터 [Pri])

R index word (b register [Pri] ,1, and C register [Pri])

C레지스터[Pri] : =C레지스터 [Pri] -1 C register [Pri]: =C register [Pri] -1.

W인덱스워드(B레지스터 [Pri],1, C레지스터 [Pri])

W index word (b register [Pri] ,1, and C register [Pri])

만약 If.

C레지스터 [Pri] 〉O C register [Pri] >O.

[순차] [Consecutive]

K2E-PAT


R인덱스워드(B레지스터 [Pri],0, C레지스터 [Pri])

R index word (b register [Pri] ,0, and C register [Pri])

C레지스터 [Pri] : =C레지스터 [Pri] +1 C register [Pri]: =C register [Pri] +1.

W 인덱스워드(B레지스터[Pri], O, C레지스터 [Pri])

W index word (b register [Pri], O, and C register [Pri])

바이트에서 (Iptr 레지스터 [Pri], -A 레지스터 [Pri], Iptr레지스터 [Pri] )

In a byte (the Iptr register [Pri], -A register [Pri], and the Iptr register [Pri])

참 Truth.

도악 Cultellus.

[시간 슬라이스] [Time slice]

목적 : 응답에 도움을 주며, 만약 할당된 시간 슬라이스가 경과한다면, 처리를 재스케쥴되게 하기 위해서 이 이외의 작동 및 "altend"는 다음과 같다.

Purpose: an operation and "altend" of this except it makes a processing rescheduled a dome is decreased in a response, and the allocated time slice passes are as follows.

[타이머 입력용 작동] [The operation for the timer input]

부하 타이머 Load timer.


C레지스터[Pri] : =B레지스터[Pri] C register [Pri]: =B register [Pri].

B레지스터[Pri] : =A레지스터[Pri] B register [Pri]: =A register [Pri].

A레지스터[Pri] : =클록 레지스터 A register [Pri]: = clock register.

목적 : 타이머의 전류값을 A 레지스터안으로 부하하기 위해

Purpose: the current value of a timer is carried a load of by A register.

[타이어 입력] [Tire input]

정의 : Definition :

1. 만약 1. If.

2. A레지스터[Pri] 경과 클록 레지스터 2. A register [Pri] stalk and clock register.


4. 참 4. Truth.


6. W인덱스워드(Wptr레지스터 [Pri], 상태, S, 대기.P)

6. W index word (Wptr register [Pri], state, S, atmosphere. P)

7. A레지스터 [Pri] : =A레지스터 [Pri] +1 7. a register [Pri]: =A register [Pri] +1.

8. 타이머리스트내에 삽입 8. The insertion within the timer list.

목적 : 일정한 시간이 경화한 후 처리를 스케쥴하기 위해

Purpose: a processing is scheduled the fixed time hardens.

[교대 타이머 입력용 작동] [The operation for the alternation timer input]

타이머 교대 입력 Timer alternation input.

K2E-PAT




2. W인덱스워드(Wptr레지스터 [Pri], 상대.S, 구동.P)

2. W index word (Wptr register [Pri], and the opposite side. S, and a drive. P)

3. W인덱스워드(Wptr레지스터[Pri], T링크.S, 시간 비 세트.P)

3. W index word (Wptr register [Pri], and T link. S, and the time ratio set. P)

목적 : 구동 교대 입력 및 타이머에 앞서 처리상태 및 타이머 상태를 개시화하기 위해

Purpose: the process state and timer state are respected before the drive alternation input and timer with the initiation below.

[타이머 교대대기] [Timer alternation atmosphere]



2. W인덱스워드(Wptr레지스터 [Pri],O-1) 2.W index word(wptr register [Pri] ,O-1)

3. R인덱스워드(Wptr레지스터, T링크.S, B레지스터 [Pri])

3. R index word (Wptr register, and T link. S, and B register [Pri]).

4. R인덱스워드(Wptr레지스터 [Pri], 시간.S, A레지스터 [Pri])

4. R index word (Wptr register [Pri], and the time. S, and A register [Pri]).

5. 만약 5. If.

6. (B레지스터 [Pri] =시간세트) AND(A레지스터 [Pri]초과 클록 레지스터)

6. (B register [Pri] = time set)AND(a register [Pri] Amomi tsao-ko Fructus clock register)

7. 순차--클록은 처리 시작을 만든다. 7. The consecutive -- clock makes the processing start.

8. W 인덱스워드(Wptr 레지스터[Pri] 상대.S, 시작.P)

8. W index word (Wptr register [Pri] opposite side. S, and a beginning. P)

9. W 인덱스워드(Wptr 레지스터[Pri], 시간.S, 클록 레지스터)

9. W index word (Wptr register [Pri], and the time. S, and the clock register).

10. 참 10. Truth.

11. 순차--클록은 처리 시작을 만들지 않는다.

11. The consecutive -- clock does not make the processing start.

12. R인덱스워드(Wptr레지스터 [Pri], 상태.S, C레지스터 [Pri])

12. R index word (Wptr register [Pri], and the state. S, and C register [Pri]).

13. 만약 13. If.

14. C레지스터 [Pri] = 시작. P 14. C register [Pri] = beginning. P

15. W인덱스워드(Wrtr레지스터[Pri], 시간.S, 클록 레지스터)

15. W index word (Wrtr register [Pri], and the time. S, and the clock register).

16. C레지스터 [Pri] =구동.P 16. C register [Pri] = drive. P


18. W 인덱스워드(Wptr 레지스터[Pri], 상태.S, 대기.P)

18. W index word (Wptr register [Pri], and the state. S, and an atmosphere. P)

19. 만약 19. If.

K2E-PAT


20. B레지스터 [Pri] =시간세트. P 20. B register [Pri] = time set. P


22. A레지스터 [Pri] : =A레지스터 [Pri] +1 22. a register [Pri]: =A register [Pri] +1.

23. 타이머리스트내 삽입 23. The insertion within the timer list.

24. B레지스터[Pri]=시간비 세트.P 24. B register [Pri] = time ratio set. P


26. W 인덱스워드(Wptr 레지스터[Pri], Iptr.S,Iptr 레지스터[Pri])

26.W index word(the Wptr register [Pri], the Iptr S. Iptr, and the register [Pri])

27. SNP 프래그[Pri]+1 27. SNP flag [Pri] +1.

목적 : 구동된 다수의 입력중 하나와 타이머 입력되는 몇개를 대기하기 위해

Purpose: a several is queued inputted to one and timer among a plurality of inputs runing.

[구동 타이머] [Drive timer]



2. 만약 2. If.

3. A레지스터[Pri]=처리기 거짓 3. A register [Pri] = processor false.


5. A레지스터[Pri] 처리기 거짓 5. A register [Pri] processor false.


7. R 인덱스워드(Wptr 레지스터[Pri], T 링크.S,O레지스터[Pri])

7. R index word (Wptr register [Pri], and T link. S,O register [Pri]).

8. 만약 8. If.

9. O레지스터[Pri]=시간 비 세트.P 9. O register [Pri] = time ratio set. P


11. W 인덱스워드(Wptr 레지스터[Pri], T 링크.S, 시간세트.P)

11. W index word (Wptr register [Pri], and T link. S, and the time set. P)

12. W 인덱스워드(Wptr 레지스터[Pri], 시간.S, B레지스터[Pri])

12. W index word (Wptr register [Pri], and the time. S, and B register [Pri]).

13. O레지스터 [Pri] =시간세트. P 13. O register [Pri] = time set. P


15. R 인덱스워드(Wptr 레지스터[Pri], 시간 : S, O레지스터[Pri])

15.R index word(the Wptr register [Pri], and the time: s, and O register [Pri])

16. 만약 16. If.

17. B레지스터 [Pri] 초과 O레지스터 [Pri] 17. B register [Pri] Amomi tsao-ko Fructus O register [Pri].

18. W 인덱스워드(Wptr 레지스터[Pri], 시간.S, B레지스터[Pri])

18. W index word (Wptr register [Pri], and the time. S, and B register [Pri]).

19. 참 19. Truth.

K2E-PAT



21. B레지스터 [Pri] : =C레지스터 [Pri] 21. b register [Pri]: =C register [Pri].

목적 : 타이머 입력을 구동하기 위해 Purpose: the timer input is operated.

[비구동 타이머] [Deactivate timer]

용법 : 입구상에서 : A 레지스터=코드 오프셋,

Usage: on an entrance: a register = code offset, B register =Boolean monitoring, and C register = time.

B레지스터 =Boolean 감시, C레지스터=시간 출구상에서 : A 레지스터=만약 이것이 성분을 선택솬다면 처리기 참

On an exit: a register =, if, this is *** many sides processor a component, truth.

A레지스터=그외에는 처리기 거짓 The processor false in A register = ***.


1. 만약 1. If.

2. B레지스터[Pri]=처리기 거짓 2. B register [Pri] = processor false.

3. A레지스터[Pri] : =처리기 거짓 3. a register [Pri]: = processor false.

4. B 레지스터[Pri] 〈〉 처리기 거짓 4. B register [Pri] < > processor false.


6. R 인덱스워드(Wptr 레지스터[Pri], T 링크.S, 0레지스터[Pri])

6. R index word (Wptr register [Pri], and T link. S, and 0 register [Pri]).

7. 만약 7. If.

8. 0 레지스터[Pri]=시간 비세트. P 8. 0 register [Pri] = time Bissett. P

9. A 레지스터[Pri]=처리기 거짓 9. A register [Pri] = processor false.

10. 0 레지스터[Pri]=시간 세트. P 10. 0 register [Pri] = time set. P


12. R 인덱스워드(Wptr 레지스터[Pri], 시간.S, 0 레지스터[Pri])

12. R index word (Wptr register [Pri], and the time. S, and 0 register [Pri]).

13. 만약 13. If.

14. C 레지스터[Pri] 초과 0 레지스터[Pri] 14. C register [Pri] Amomi tsao-ko Fructus 0 register [Pri].

15. 선택된 처리인가 15. It is the selected processing.

16. 참 16. Truth.

17. A 레지스터[Pri] : =처리기 거짓 17. a register [Pri]: = processor false.

18. 참 18. Truth.


20. A 레지스터[Pri] : =처리기 거짓 20. a register [Pri]: = processor false.

21. 타이머 리스트로부터 삭제 21. The deletion from the timer list.

목적 : 다수의 교대 타이머 입력중 하나를 Purpose: the timer input runing for selecting one out is

K2E-PAT


선택하기 위한 구동된 타이머 입력을 비구동하기 위해

respected among lots of the alternation timer input with the deactivate below.

[교대 끝] [Alternation end]


1. R 인덱스워드(Wptr 레지스터[Pri], 0, 0 레지스터[Pri])

1.R index word(the Wptr register [Pri], 0, and 0 register [Pri])

2. 바이트에서 (Iptr 레지스터 [Pri], 0 레지스터 [Pri], Iptr 레지스터 [Pri])

2.In a byte(the Iptr register [Pri], 0 register [Pri], and the Iptr register [Pri])

목적 : 교대 처리의 선택된 성분의 수행을 시작하기 위하여

Purpose: the performance of the selected component of a stagger is started.

처리기가 ROM13 에서 유출된 미소 명령의 결과로서 상기 어느 작용이라도 수행됨으로써, 미소 명령 ROM13 은 상기 모든 기록된 기능과 작용과 일치하는 미소 명령을 포함하는 것으로 이해된다.

For the result of the micro command in which a processor is flowed out of ROM13 a action is performed. In that way.

[스케쥴링] [Scheduling]

처리기는 두개의 상이한 우선권 레벨(0 및 1)에서 실행하는 다수의 병행 처리들 사이의 시간을 공유한다. 만일 양쪽 다 실행할 수 있다면, 우선권 0 처리는 항상 우선권 1 처리에 우선하여 실행된다. 언제든지 처리들중의 오직 하나만이 실제로 처리되며, 현재 처리되는 이러한 처리는 WPTR 레지스터(51)안에 작업 공간 포인터를 갖고 있으며, IPTR 레지스터(51)안의 명령 포인터는 특수한 처리에 관계있는 프로그램에서 명령어 순차로부터 실행되는 다음의 명령어를 지시한다. 현재 처리되지도 않고 실행을 기다리지도 않는 처리는 디스케쥴 된다. 처리가 스케쥴될때, 현재 처리가 되거나, 리스트에 가해지거나, 혹은 실행을 기다리는 처리 queue 된다. 그러한 작성된 리스트는 작업 공간의 링크위치(66)안에 포인터를 갖고 있는 리스트상에서 상기 리스트의 다음 처리의 작업 공간까지 각각의 처리를 갖는 링크된 리스트처럼 구성된다. 리스트상의 어느 처리의 명령어 포인터는 제 4 도에 도시된 바와 같이 작업 공간의 IPTR 위치(65)안에 기억된다.

A processor shares the time between a plurality of overlap processings practiced in two different priority levels (0 and 1). It both sides all can practice. The priority 0 processing is always performed the priority 1 processing. Alpha-antitrypsin, it is only processed among processings only one in fact. And processed this processing has the workspace pointer in the WPTR register (51). And the command pointer in the IPTR register (51) indicates the performed following command in the program ***ing in the special processing from the command consecutive. Presently, it becomes the processing which processed does not wait for an execution with the di schedule. When a processing is scheduled, a processing is processed, or it is applied in a list, or it is the processing queue. Or waits for an execution. The prepared list is comprised like the linked list having each processing on the list having a pointer in the link position (66) of the work space to the work space of the next processing of a list. As shown in the instruction pointer of a processing on a list is Figure 4, it is memorized in the IPTR location (65) of the work space.

이러한 경우에, 처리기는 각각의 우선권 레벨중의 하나를 실행하기 위하여, 기다리는 작성된 처리들중의 두개의 리스트들을 유지한다. 게다가, 각각의 우선권에 준비되어 있는 하나의 타이머 리스트를 작성하기 전에 특별한 시간들을 기다리는 작성되지 않은 처리들중의 두개의 타이머 리스트를 유지한다. 제 5 도가 우선권 0 처리가 제 4 도에

In order that one of processor is each priority level it is like thats are enforced, two lists among the prepared processing waited is maintained. Moreover, two timer lists among the prepared processing waiting for special times before preparing prepared one timer list in each priority is maintained. Figure 5 shows the list in which the low priority Keown 1 the priority 0 processing is prepared in Figure 4 of the time when being processed like being illustrated, on the

K2E-PAT


서 도시된 바와 같은 현재 처리될 때의 시간에 저우선권 1 작성된 리스트를 도시하는 반면에 제 4 도는 고우선권 0 작성된 리스트를 나타낸다. 이러한 경우 현재 처리 고우선권 0 처리일때, 레지스터 뱅크선택기(41)는 처리기에 의하여 사용하기 위한 뱅크(39)내에 레지스터를 선택한다. 따라서 WPTR 레지스터[0]는 제 4 도에서 도시된 바와 같이 현재 처리(L)의 작업 공간의 0의 위치상에서 포인터를 보유한다. IPTR 레지스터 0 메모리에 기억된 프로그램 순서에서 다음 명령까지 포인터를 포함한다. 제 4 도에 도시된 레지스터(54, 55, 56 및 57)는 현재 처리(L)가 실행되는 동안 사용된 다른 값을 포함한다. 실행을 기다리는 우선권 0 처리들의 작성된 리스트는 작업 공간이 61, 62 및 63 에 도시적으로 표시된 세개의 처리들(M, N 및 0)에 의해 제 4 도에 표시된다. 각각의 이러한 공간들은 일반적으로 처리(L)에 표시된 것과 비슷하다. 53에 기록된 FPTR 레지스터 0 는 이러한 리스트의 앞에서 처리되고 있는 처리(M)의 작업 공간에서 포인터를 포함한다. 처리(M)의 작업 공간은 처리(M)이 현재 처리될때 실행되어질 프로그램 연속내의 다음명령에 대한 포인터를 IPTR 위치(65)안에 포함한다. 처리(M)의 링크 위치(66)는 리스트상의 다음 처리가있는 처리(N)의 작업 공간에 포인터를 포함한다. 지시된 리스트상의 마지막 처리는 63에서 지된 작업 공간을 갖는 처리(0)이다. 52에 기록된 BPTR 레지스터[0]는 이러한 마지막 처리(0)의 작업 공간에 포인터를 포함한다. 이러한 처리 0 의 작업 공간(63)은 이전의 처리(N)의 링크 위치(66)에 의해 지시되지만, 처리(0)의 링크위치와 차례로 처리(0)의 링크처리(M)의 경우에는 이러한 것이 리스트상의 마지막 리스트상의 마지막 처리같이 어떤 포인터에 포함되지 않는다.

other hands, figure the fourth shows the list which the high priority Keown 0 is made. In case of being like that, the register bank selector (41) selects the register upon the processing high priority Keown 0 processing date within the bank (39) for using with a processor. Therefore, in Figure 4, as shown in the figure, the WPTR register [0] holds a pointer on the location of 0 of the work space of the processing (L). In the program order memorized in the IPTR register 0 memory, a pointer is included to the next command. Registers (54, 55, 56 and 57) shown in Figure 4 provide the dissimilar value which is used the processing (L) is performed. The prepared list of priority 0 processings waiting for an execution are indicated with three processing (M, and N and 0) in which the work space is indicated on 61, 62 and 63 as an illustration on Figure 4. Generally each this spaces are similar to the thing indicated on the processing (L). The FPTR register 0 recorded in 53 provides the pointer in the work space of the processing (M) processed at the front of such list. The work space of the processing (M) includes the pointer about the next command within the program series which is performed when the processing (M) is handled in the IPTR location (65). The link position (66) of the processing (M) provides the pointer in the work space of the processing (N) having with the next processing edge on a list. In 63, the last processing on the indicated list is the processing (0) having *** work space. The BPTR register (0) recorded in 52 provides the pointer in the work space of such last processing (0). The work space (63) of this processing 0 is indicated with the link position (66) of the processing (N) of the previous. However, is not successively included in any kind of pointer with the link position of the processing (0) in case of the link processing (M) of the processing (0) like the last processing on the tail list on a list. What Lees ReoHa.

또 다른 처리가 또 다른 처리의 작업 공간에 대해 포인터를 리스트에 가해질때 BPTR 레지스터(52)에 배치되며, 처리(0)의 링크 위치는 리스트에 가해지는 또 다른 처리의 작업 공간에 대해 포인터를 포함한다. 리스트에 작성된 우선권(1)은 일반적으로 유사하며, 이것은 제 5 도에 도시되어 있다. 이러한 경우에, 작성되어 있고 수행을 기다리는 우선권 1 처리의 리스트는 처리(P,Q 및 R)로 구성된다. S 로 기록된 또 다른우선권 1 처리는 도시되어 있지만, 이것은 현재 비작성 상태이고 링크된 리스트의 일부분으로 구성되어 있지않다. FPTR 레지스터[1]는 수

And the link position of the processing (0) the dissimilar processing is a pointer imposed about the work space of another processing in a list provides the pointer about the work space of another processing applied in a list. Generally the priority (1) prepared of a list is similar. And this is illustrated in Figure 5. In case it is like that, it is comprised of the list of the priority 1 processing which prepared is in wait for a performance of processing (P,Q and R). *** priority 1 processing recorded in S is illustrated. However, it is the ratio preparation state and this is not comprised of a portion of the linked list. The FPTR register [1] provides the pointer about the work space of the processing (P) comprising the first processing on the list which is in wait for a performance. Next

K2E-PAT


행을 기다리는 리스트상에서 제 1 처리를 구성하는 처리(P)의 작업 공간에대해 포인터를 포함한다. 각각이 처리(P,Q 및 R)는 상기 처리가 현재 처리될때에 다음에 명령이 들어오게 될때부터 프로그램 단계에 대해 지시하는 IPTR 위치내에 IPTR 을 갖는다. 스케쥴된 리스트상의 마지막 처리와는 별개의 각각의 처리중의 링크 위치는 리스트상에 있는 다음 처리의 작업 공간에 대해 포인터를 포함한다.

since command come to one's ears when a processing is handled, each processing (P,Q and R) has IPTR within the IPTR location indicated on the program phase. The link position of the last processing on the scheduled list and distinct each in-process provide the pointer about the work space of a processing it has on a list.

처리는 이미 확정된 "디큐(dequeue)" 과정에 의해 실행을 위한 리스트 상부로부터 행해진다.

A processing is performed with the process of being already settled "dequeue" from the list top for an execution.

현재 처리는 이미 확정된 "처리후 시작" 과정에 의해 디스케쥴된다.

Presently, a processing is de-scheduled with the process of being already settled "post treatment beginning".

제 4 도 및 도에서 도시된 바와 같이 두개의 스케쥴된 처리 리스트를 작동하는 방식은 앞서 언급된 출원에서 설명되었고 더이상 되풀이 하지 않겠다.

In Figure 4 and drawing, as shown in the figure, the mode will operating two scheduled processing lists any more will notrepeat the mode was explained in the before mentioned application.

그러나 현재 실시예는 타임 슬라이싱 설비를 준비하므로, 만약 현재 처리가 저우선권 처리이라면 현재 처리는 "타임 슬라이스"라 명명된 주기 후에 정지되며, 실행되는 스케쥴된 리스트상에서 다른 처리를 위한 기회를 주기 위하여 제 5 도에서 도시된 마지막 queue 에서 재스케쥴된다. 저우선권 처리가 제 5 도에서 도시된 형태의 스케쥴된 리스트의 상부를 약하게 했을때, 처리기는 dequeue 과정을 실행하며, 상기 과정의 정의에서의 라인(11, 12)에서 볼 수 있을때, 만약 처리가 라인(12)에 따라(저우선권 처리를 위한 경우에서) 우선권 1 처리이라면 시간 슬라이스 레지스터(80)는 "시간 슬라이스의 길이"가 요구된 시간과 함께 클록 레지스터(81)에 의해 지시된 현재 총 시간의 값을 가지고 부하된다. 타임 슬라이스 길이는 적당한 시간 간격에 적합하도록 선택되며, 이같은 경우에 1000 명령이 실행하는데 필요한 시간을 가질 수 있다. 이러한 시간 슬라이스는 콘스탄트 박스(40)에 기억된다. 저우선권 처리가 "점프" 기능 혹은 "루프끝" 작동을 실행할때, 처리기는 점프 기능과 루프끝 작동의 정의의 단부로부터 볼 수 있는 것처럼 "시간 슬라이스" 과정을 실행한다. 앞에서 정의된 "시간 슬라이스" 과정에 따라서 처리기는 현재 처리의 우선권 1 이고, 클록 레지스터에 의해 지시된 시간이 시간 슬라이스 레지스터(80)에 의해 지시된 시간과 같거나 경과하는 경우에 그 순차는 실행되는데 그 순차내에서 현재처리의 작업 공

But presently, the embodiment prepares for the time slicing facility. Therefore, if a processing is the low priority Keown processing, a processing is stopped in after period of time named at "time slice". And it respects to give the opportunity for the other processing on the performed and scheduled list and it is rescheduled in the final queue illustrated in Figure 5. When the low priority Keown processing made the top of the illustrated and scheduled list of a form weak in Figure 5, a processor performs the dequeue process. And when it can look in lines (11, 12) at the definition of process, if a processing is the priority 1 processing according to the line (12) (in the case for the low priority Keown processing), the time slice register (80) is loaded having the value of the total duration indicated with the clock register (81) with the time when "the length of the time slice" is required. The time slice length is selected in order to be suitable for the appropriate the time interval. And 1000 command practices in this case but the time slice length can have the necessary time. This time slice is memorized in the constant box (40). When the low priority Keown processing enforces "A jump" function or "the loop end" operation, a processor performs the process as it can look from the end part of the definition of the jump function and loop end operation "the time slice". A processor is the priority 1 of a processing according to the process of being defined "the time slice" in front of. In case the indicated with the clock register time is the same as that of the time indicated with the time slice register (80) or the time passes, the consecutive is performed but the workspace pointer and priority of the present processing are loaded in the consecutive by the processing descriptor register (46). And "***" process is performed. It inspects that a processing is

K2E-PAT


간 포인터 및 우선권이 처리 설명기 레지스터(46)안으로 부하되며, "런" 과정이 실행되어, 리스트가 작성된 우선권 1의 단부에 처리를 부가함으로써 처리가 재스케쥴되도록 실행되는 것을 검사한다. 또한 과정이 SNP 프래그(58)를 값 1 로 고정시켜 처리기가 현재 처리의 실행을 멈추고 처리기에 의해 작동을 원하는 어떤 처리나 고우선권의 요구가 있지 않는 한 리스트가 스케쥴된 우신권 1 의 상부로부터 또다른 처리를 실행하기 시작한다.

performed so that a processing be rescheduled by adding a processing to the end part in which a list is prepared of the priority 1. Moreover, as long as it does not have the demand of any kind of processing in which the process fixes the SNP flag (58) with the value 1 and in which a processor stops the execution of a processing and desiring an operation with a processor or the high priority Keown, the another process begins to be practiced from the top in which a list is scheduled of the usin Keown 1.

또한 현재 실시예는 제 6 및 7 도에 도시된 형태의 타이머 리스트를 위한 설비를 작성한다. 제 6 도가 우선권 0 처리의 링크된 타이머 리스트를 도시한 것에 비해 제 7 도는 고우선권 1 처리의 유사한 링크된 리스트를 도시한다. 제 6 도에서 저우선권 처리가 문자 T, U 및 V 로 표시한데 비해 제 7 도에서는 고우선권 처리를 W, X 및 Y 로 표시한다. 두개의 리스트는 거의 유사하여, 제 6 도의 리스트만을 상세히 설명했다. 리스트내에 각각의 처리를 위한 작업 공간(60)은 제 6 도에 도시되어 있다. 타이머 리스트의 정면은 TPTR 이라 명명된 포인터 값을 갖는 단일 워드기억위치(90)에 의해 지속된다. 특별한 우선권의 타이머 리스트상에 처리들이 없을때, 우선권을 위한 TPTR 은 특수치 "비처리.P"에 고정된다. 반면에, TPTR 은 기억위치 90 점내에 타이머 리트스상에 제 1 처리의 작업 공간(60)의 "변수 0"위치(또한, 0 위치라 명명)로 가진다. 이것은 제 6 도에 도시되어 있다. 타이머 리스트내의 처리는 시간순서된 방식안에 모두 링크된다. 각각의 처리 작업공간은 처리가 스케쥴된 시간을 지시하는 시간 위치(69)내에 한 값을 포함한다. 각각의 처리 작업 공간의 T 링크 위치(68)는 타이머 리스트상에 다음 처리의 작업 공간의 0 위치로 포인터를 포함한다. 리스트상에 각각의 처리 작업 공간의 위치(65)는 처리가 스케쥴되고 현재 처리가 될때 사용을 위하여 프로그램순차(181)에서 다음의 명령으로 포인터를 기억한다. 유효시간 프래그(84)는 타이머 리스트상에 처리가 있고, 타이머 리스트상에 처리가 없을시 0 값으로 될때 1 값으로 고정된다. 차순 시간 레지스터(85)는 타이머 리스트 전면에서 처리의 위치(69)로부터 받는 시간을 포함한다. 이러한 면에서, 레지스터(85)는 연관된 타이머상에 어떠한 처리가 스케쥴되어야 하는 가장 빠른 시간의 지시를 포함한다. 어떤 레지스터이든지간에 리

Moreover, presently, the embodiment prepares the facility shown in the sixth and figure 7 for the timer list of a form. Figure 6 shows the linked timer list of the priority 0 processing. And figure 7 shows the similar and linked list of the high priority Keown 1 processing. In Figure 6, the high priority Keown processing is indicated in Figure 7 by W, and X and Y the low priority Keown processing indicates by the character T/6, and U and V. Two lists was nearly similar. It circumstantially illustrated only the list of Figure 6. The work space (60) for each processing is illustrated within a list in Figure 6. The front side of the timer list is continued by the single word storage position (90) having the point value which is named the front side of the timer list is TPTR. TPTR for the priority is the speciality value " nonprocessing it does not have processings on the timer list of the special priority. It is fixed to P". On the other hand, TPTR has within the storage position 90 point on the timer *** to "the variable 0" location (it moreover names it is 0 location) of the work space (60) of the first processing. This is illustrated in Figure 6. The processing within the timer list is altogether linked in *** mode. Each processing task space provides the single-value within the temporal position (69) indicating the time when a processing is scheduled. T link position (68) of each processing work space provides a pointer with 0 location of the work space of the next processing on the timer list. The location (65) of each processing work space memorizes a pointer on a list for use in the program consecutive (181) as the following command a processing is processed a processing is scheduled. The effective time flag (84) has a processing on the timer list. The order time register (85) provides the time to receive from the location (69) of a processing in the timer list front side. The register (85) in this side provides the indication of the most fast time in which any processing has to be scheduled on the timer related with. It is prepared for the timer list indicated in the backplane of a list it is any kind of register. The work space of the last processing on the timer list is the speciality value " nonprocessing in the bit link position (68) of the work space. It has P". Rather the front side of a list is indicated with the use of the memory location (90) than the register. The front side of a list is

K2E-PAT


스트의 후면에 지시된 타이머 리스트를 위하여 준비된다. 타이머 리스트상에 마지막 처리의 작업 공간은 작업 공간의 트링크 위치(68)안에 특수치 "비처리.P"를 갖는다. 리스트의 전면은 레지스터보다 오히려 메모리 위치(90)의 사용에 의해 지시된다. 이러한 식으로 리스트의 전면은 리스트상의 모든 중간 엔트리가 동일시되는것 같이 메모리 위치의 사용에 의해 동일시되며, 이것은 순차적인 시간 순서된 방식에서 타이머 리스트상에 또다른 처리를 삽입하거나 삭제하는데 필요한 작용을 간소화한다. 처리는 타이머 리스트상에서 제 1 처리가 나타나기 전에 처리를 삽입시키는데 필요하게 되거나, 삽입될 처리가 스케쥴되는 시간에 의존하는 리스트를 지나 처리를 부분통로로 삽입시키는데 필요하게 됨으로써 동일시된다.

together regarded to this type with the use of the memory location with thing. And all in-between entries on a list are regarded. As to a processing, before the first processing shows up on the timer list, it inserts a processing but it is necessary to have, or.

제 3 도에서 도시된 타이머 논리의 상기 서술에서 볼 수 있는것 처럼, 유효시간 프래그(84)중의 하나가 적당한 우선권 타이머 리스트상에 처리가 있다는 것을 지시하는 값 1로 고정된다면, 제 3 도에서 도시된 타이머 논리는 클록 레지스터(81)에 의해 지시된 시간을 갖는 차순시간 레지스터(85)(리스트상에서 어떤 처리를 스케쥴하기 위한 제 1시간을 지시하는)에서 도시된 시간들을 비교하며, 제 1 처리를 스케쥴하기 위한 시간이 도달했다면, 타이머 논리는 적당한 요청 신호를 상태 멀티플렉서(36)로 준비한다. 처리기는 적당한 타이머리스트로부터 제 1처리를 제거하고, 적당한 유효시간 프래그, 차순시간 레지스터 및 TPTR 위치(90)를 새롭게 함으로써 그러한 요청 신호를 응답한다. 그 다음에 이것은 타이머 리스트의 새로운 상태에 영향을 미친다. "시간 세트.P" 값은 처리가 더이상 타이머 리스트상에 있지 않다는 것을 지시할 목적으로 처리 작업공간을 위하여 T 링크 위치(68)안으로 기록된다. 처리가 현재 처리를 아직 안하거나, 스케쥴된 리스트상에 벌써 했다면, 처리는 제 4 혹은 5 도에서 보여준 형태의 스케쥴된 리스트에 가해지게 되거나, 혹은 현재처리가 스케쥴 리스트 없는 것이 된다. 타이머 리스트의 상부에서 처리를 제거하는데의 처리기 작용은 앞서 정의한 "타이머 요청조작"에 설명된다.

In Figure 3, it was fixed to the value 1 which indicated that it had a processing on the priority timer list in which one of effective time flag (84) like the thing, can look in the narration of the timer logic of being illustrateds were appropriate. If it is the case, the timer logic of being illustrated in Figure 3 compared illustrated times in the order time register (85) (the period for scheduling any kind of processing is indicated on a list) having the time indicated with the clock register (81). And the time for scheduling the first processing reached. The timer logic prepares for the fit request signal in the state multiplexer (36). A processor removes the first processing from the fit timer list. It answers that request signal by making the fit effective time flag, and the order time register and TPTR location (90) new. And then, this has an effect on the new state of the timer list. " The time set. The P" value is recorded as the purpose of indicating that it any more does not have a processing on the timer list for the processing task space as T link position (68) inside. A processing yet did not processing, or it already did on the scheduled list. A processing is imposed in the scheduled list shown in the fourth or figure 5 of a form, or or a processing do not have the present processing with the schedule list. In the top of the timer list, the processor action of the stem removing a processing is explained in "the timer request manipulation" which it before defines.

[타이머 입력 명령어] [Timer input command]

처리가 A 레지스터(54)안으로 재스케쥴되고, "타이머 입력" 작동을 실행하는 시간 후에 부하함으로써 처리는 "타이머 입력"을

A processing is rescheduled by A register (54). By carrying a load after the time to enforce "timer input" operation a processing executes the command including "timer input".

K2E-PAT


포함한 명령어를 실행한다. 제일 먼저 처리기는, 클록 레지스터에 의해 지시된 현재시간이 A 레지스터에 의해 지시된 시간 이후에 나타나는 지의 여부를 검사하고, 만약 나타난다면 어떠한 작용도 발생하지 않도록 처리는 스케쥴된 상태로 남아 있다. 그러나 만약 이러한 상태에 직면하지 않는다면, "타이머 입력"의 정의에 규정된 순차는 특수치 "대기.P"가 처리 작업 공간의 상태 위치(67)안에 기록되면서 발생한다. 처리가 재스케쥴되는 시간은 A 레지스터안에 도시된 시간후에 존재하며, 따라서 A 레지스터에 지시된 시간은 처리가 재스케쥴되는 시간을 지시하기 위한 1 에 의해 증가한다. 처리기는 처리가 재스케쥴되는 시간에 처리 작업 공간의 시간 위치안으로 기록되는 "타이머 리스트 내부 삽입" 과정을 실행하며, 처리기는 처리가 시간 순서된 순차에 따르게 하기 위해 처리를 리스트내의 한 위치에서 적당한 타이머리스트 안에 꼭 맞게 한다. 또한 처리기는 SNP 프래그를 처리기가 다른 처리를 실행하게 시작할 수 있도록 1 값에 고정한다. "타이머 입력" 명령어로 실행된 처리는 적당한 시간이 지나갔을때 재스케쥴된다.

First of all, a processor inspects whether or not of the paper in which the current time indicated with the clock register shows up after the time indicated with A register. A processing remains as the scheduled state so that any action be generated if it shows up. But the consecutive which is not confronted with such state, and if it is the case, is prescribed in the definition of "the timer input". Is the speciality value " atmosphere. It is generated while P" is recorded in the status position (67) of the processing work space. The time when a processing is rescheduled exists after the time illustrated in A register. And therefore the time indicated in A register increases the time when a processing is rescheduled with 1 for indicating. A processor performs the process of being recorded as the time inside of position of the processing work space "the timer list interpolation" in the time when a processing is rescheduled. And in order to a processing makes follow the time *** consecutive the time surely fits a processing a processor in one location within a list in the appropriate the timer list. Moreover, as to a processor, in order to start the SNP flag so that a processor enforce the other processing it fixes on 1 value. "The timer input" As to the processing performed to a command, it is rescheduled when the appropriate the time passed.

[교대 타이머 입력 명령어] [Alternation timer input command]

위에서 언급된 현안인 특허출원에서, 교대 처리가 설명되어 있다. 그러한 교대 처리는 실행을 위한 다수의 교대 성분의 하나를 선택한다. 교대식의 각각의 성분은 입력이나, 유사한 처리에 의해 뒤따르는 도약 구성한다. 본 예는 실행을 위해 다수의 교대 성분중의 하나를 선택하는 타이머 교대 처리를 실행할 수 있다. 교대 타이머의 각각이 성분은 메세지 채널 입력(내부 혹은 외부 채널중 하나로부터), 도약 혹은 유사한 처리에 의해 뒤따르는 타이머 압력을 구성한다. 만약 채널이 준비되며, 상기 언급된 현안의 특허출원에서 설명된것처럼 도약 성분이 항상 선택된다면, 메세지 채널 입력 성분은 선택된다. 타이머 입력 성분은 클록 레지스터내의 값이 타이머 입력에 규정된 시간을 초과할때 선택되어진다. 본 예는 이미 언급된 현안의 특허출원에서 설명되며, 이 명세서에서는 되풀이 하지 않는 것과 같은 방식으로 정확하게 타이머 입력에 종속하지않는 교대 처리를 실행한다. 현재 처리가 다수의 교대 성분을 가질때, 각각의 성분은 만약 하나 이상의 성분이 선택될 수 있다면, 결정하도록 심사된다. 만약 어떠한 성분도 선택될 수 없다면, 처리는 성분중 하나가 선

위에서 언급된 현안인 특허출원에서, 교대 처리가 설명되어 있다. 그러한 교대 처리는 실행을 위한 다수의 교대 성분의 하나를 선택한다. 교대식의 각각의 성분은 입력이나, 유사한 처리에 의해 뒤따르는 도약 구성한다. 본 예는 실행을 위해 다수의 교대 성분중의 하나를 선택하는 타이머 교대 처리를 실행할 수 있다. 교대 타이머의 각각이 성분은 메세지 채널 입력(내부 혹은 외부 채널중 하나로부터), 도약 혹은 유사한 처리에 의해 뒤따르는 타이머 압력을 구성한다. 만약 채널이 준비되며, 상기 언급된 현안의 특허출원에서 설명된것처럼 도약 성분이 항상 선택된다면, 메세지 채널 입력 성분은 선택된다. 타이머 입력 성분은 클록 레지스터내의 값이 타이머 입력에 규정된 시간을 초과할때 선택되어진다. 본 예는 이미 언급된 현안의 특허출원에서 설명되며, 이 명세서에서는 되풀이 하지 않는 것과 같은 방식으로 정확하게 타이머 입력에 종속하지않는 교대 처리를 실행한다. 현재 처리가 다수의 교대 성분을 가질때, 각각의 성분은 만약 하나 이상의 성분이 선택될 수 있다면, 결정하도록 심사된다. 만약 어떠한 성분도 선택될 수 없다면, 처리는 성분중 하나가 선택될 수 있을때까지 재스케쥴된다. 그 다음에 처리는 재스케쥴되고, 성분은 재심사되며, 그들중의 하나는 선택된다. 메세지 채널 입력 성분과 도약성분의 심사는 앞서 언급한 바와 같이 실행된다. 모든 성분이 심사됐을때, 처리 작업 공간의 상태 위치(67)는 두개의

K2E-PAT


택될 수 있을때까지 재스케쥴된다. 그 다음에 처리는 재스케쥴되고, 성분은 재심사되며, 그들중의 하나는 선택된다. 메세지 채널 입력 성분과 도약성분의 심사는 앞서 언급한 바와 같이 실행된다. 모든 성분이 심사됐을때, 처리 작업 공간의 상태 위치(67)는 두개의 특수치 "구동.P"나 "준비.P"중 하나를 포함한다. 만약 상태 위치(67)이 "준비.P"만을 포함한다면 이 성분 처리중의 하나는 선택될 수 있다. 타이머 입력 성분의 심사가 진행되는 동안, T 링크 S(68) 및 시간 위치(69)는 제각기 특수목적으로 사용된다. T 링크 위치(68)는 두개의 특수치 "시간 세트.P" 혹은 "시간 비세트.P"중 하나를 갖는다. 아직 어떤 타이머 입력도 심사되지 않았고, 제 1타이머 입력이 심사될때, "시간 세트.P"로 변한다는 것을 지시하는 "시간 비세트.P"로 초기화 된다. 제 1 타이머 입력이 심사될때, 타이머 위치(69)는 규정된 시간으로 초기화된다. 다음에, 각각의 타이머 입력이 심사될때, 시간 위치는, 만약 시간 위치(69)에 기록된 시간보다 더 빠르다면, 규정된시간으로 갱신된다. 따라서 모든 성분이 심사됐을때, 시간 위치(69)는 어떤 타이머 입력에 의해 규정된 가장 빠른 시간을 갖는다. 교대 처리는 만약 T 링크 위치(68)가 "시간 세트.P" 값과 클록 레지스터의 값만을 포함한다면 시간 위치(69)에서 시간을 초과한다.

특수치 "구동.P"나 "준비.P"중 하나를 포함한다. 만약 상태 위치(67)이 "준비.P"만을 포함한다면 이 성분 처리중의 하나는 선택될 수 있다. 타이머 입력 성분의 심사가 진행되는 동안, T 링크 S(68) 및 시간 위치(69)는 제각기 특수목적으로 사용된다. T 링크 위치(68)는 두개의 특수치 "시간 세트.P" 혹은 "시간 비세트.P"중 하나를 갖는다. 아직 어떤 타이머 입력도 심사되지 않았고, 제 1타이머 입력이 심사될때, "시간 세트.P"로 변한다는 것을 지시하는 "시간 비세트.P"로 초기화 된다. 제 1타이머 입력이 심사될때, 타이머 위치(69)는 규정된 시간으로 초기화된다. 다음에, 각각의 타이머 입력이 심사될때, 시간 위치는, 만약 시간 위치(69)에 기록된 시간보다 더 빠르다면, 규정된시간으로 갱신된다. 따라서 모든 성분이 심사됐을때, 시간 위치(69)는 어떤 타이머 입력에 의해 규정된 가장 빠른 시간을 갖는다. 교대 처리는 만약 T 링크 위치(68)가 "시간 세트.P" 값과 클록 레지스터의 값만을 포함한다면 시간 위치(69)에서 시간을 초과한다.

모든 성분이 심사됐을때, 타이머 교대 처리는, 만약 어떤 성분이 상태(67)와 T 링크(68) 및 시간 위치(69)를 사용해 선택될 수 있다면, 결정된다. 만약 어떤 성분도 선택될 수 없다면, 처리는 디스케쥴되며, 어떤 타이머 입력 성분이 심사됐을때, 처리는 적당한 타이머 리스트 상에 위치한다. 적어도 하나의 성분이 선택될 수 있을때, 각각의 성분은 재심사되며 제 1 선택 성분은 선택된다. 앞서 언급된 현안의 특허출원에서 설명된 것처럼, 처리 작업 공간(60)의 0 위치는 만약 어떤 성분이 선택되었을때의 기록으로 사용된다. 채널입력 성분과 도약성분의 재심사는 앞서 언급된 현안의 특허출원처럼 실행된다. 다음과 같이 타이머 입력성분의 재심사는 T 링크(68) 및 시간 위치(69)를 사용한다. 만약, 제 1 타이머 입력 성분이 재심사될때, 타이머 교대 처리가 타이머상에 없다면 처리중의 하나는 타이머 리스트상에 위치해 있었고 다음에 처리는 제거되었으며, 전혀 타이머 리스트상에는 존재하지 않았다. 전자 경우에 시간 위치(69)는 매우 빠

When all components were examined, the timer stagger any kind of component can be selected by using the state (67), T link (68) and temporal position (69). It is determined. Any kind of component could not be selected. A processing was de-scheduled. And when any kind of timer input component was examined, a processing is located on surface the fit timer list. At least, when one component can be selected, each component is reexamined and the first selection component is selected. As it is explained in the patent application of the before mentioned pending problem. 0 location of the processing work space (60) is used as the register when any kind of component was selected. The re-examination of the curvet component and channel entry component is performed like the patent application of the before mentioned pending problem. T link (68) and temporal position (69) are used the re-examination of the timer input component like a next. When the first timer input component was if reexamined, if it did not have the timer stagger on a timer, one of the in-process was positioned on the timer list and next a processing was removed. And it did not exist in the timer list at all. The temporal position (69) in the electronics case provides the time when the very fast timer input component

K2E-PAT


른 타이머 입력 성분이 선택하게 될때의 시간을 포함한다. 후자 경우에 시간 위치(69)는 성분 처리의 심사후 즉시 "클록레지스터" 값을 포함한다. 시간 위치는 동일한 타이머 입력 성분의 모든 재심사값을 보유한다. 타이머 입력성분은 만약 시간 위치(69)의 내용이 규정된 시간일때에만 선택된다. 제 1 타이머 입력 성분이 재심사될때, 타이머 교대 처리가 아직 타이머 상에 있다면, 선택 타이머 입력 성분은 없어지나, 선택 채널 입력 성분은 있게 된다. 이러한 경우에 타이머 입력 성분의 제 1 재심사는 타이머 리스트로부터 처리를 제거하며, 어떤 타이머 입력 성분의 선택을 방지하는 "시간 비세트.P" 값으로 T 링크 위치(68)를 설정한다. 이러한 경우에 무엇을 사용하여도 시간 위치(69)를 만들 수 없다.

selects. The temporal position (69) in the latter case provides the examination of the component processing, realtime, "the clock register" value. The temporal position holds all re-examination values of the same timer input component. The timer input component is selected in the time task time when the content of the temporal position (69) is prescribed. When the first timer input component is reexamined, it yet has the timer stagger on a timer. The selection timer input component is removed. But it has the selector channel input component. " time Bissett which the first re-examination of the timer input component removes a processing from the timer list in case of being like that, and prevents the selection of any kind of timer input component. T link position (68) is set up as the P" value. Even if a what is used in case of being like that, the temporal position (69) cannot be made.

이행 타이머 교대 처리가 "타이머 교대 시작"인 명령어는 각각의 타이머 성분을 위하여 "구동 타이머"에 의해 뒤따른다. 만약 처리기가 교대 명령어에 결합된다면, 처리기는 또한 각각의 모든 메세지 채널을 위하여 "구동 채널"을 실행할 것이다. 그다음 "타이머 교대 대기"와 각각의 타이머 압력을 위한 "비구동 타이머" 및 채널 입력을 위한 "구동 채널"이 계속하여 뒤따른다. 뒤이어 "교대끝" 작용이 뒤따른다.

The command in which the transition timer stagger is "timer alternation beginning" is followed for each timer component with "drive timer". A processor is combined in the alternation command. If it is the case, a processor will enforce "the drive channel" for moreover, each all message channels. Next, and then, "the drive channel" for "the deactivate timer" for "the timer alternation atmosphere" and each timer pressure and channel entry are followed. ***, "the alternation end" action is followed.

타이머 교대 처리에 의해 실행된 제 1 명령어는 "타이머 교대 시작" 동작이며, 이 작용의 정의에서 볼 수 있었던 것처럼, 라인(2)에 따라 특수치 "구동 P"는 처리를 위하여 상태위치(67)에 기록되고, 라인(3)에 따라 특수치 "시간 비처리.P"는 처리 작업 공간을 위하여 T 링크 위치(68)에 기록된다.

The speciality value " time nonprocessing according to the line (3) the first command performed by the timer stagger the speciality value "drive P/6" is recorded in the status position (67) could look in the definition of "timer alternation beginning" operation, this action according to the line (2) for a processing. P" is recorded in T link position (68) for the processing work space.

어떠한 채널 입력 성분 및 도약 성분은 앞서 언급된 현안의 특허출원에서 처럼 "구동 채널" 및 "구동 도약"에 의해 심사된다. 어떠한 타이머 입력 성분은 A 레지스터안으로 감시값을 부하하고, B 레지스터안으로 타이머 성분을 위하여 규정된 시간을 부하하며, "구동 타이머" 동작을 실행함으로서 성사된다. 이 작용의 정의에 따라, 라인(2,3)은 A 레지스터안의 감사기차 거짓인지 아닌지를 검사한다. 만약 거짓이라면, 타이머 입력 성분은 무시되며, 명령어는 다른 영향을 받지 않는다. 감사치가 거짓이 아니라면, 정의의 라인(5)에 따라, 처리기는 정의의 라인(7)에서 시작하는 순차를 수행한다. 이것은 T 링크 위치(68)로부터 얻은값을 0 레지스터로 부하하고, 라인(8)의 값이 라인(9)에

The channel entry component and any curvet component are examined like the patent application of the before mentioned pending problem with "the drive channel" and "drive curvet". Any timer input component carries a load of the monitoring value by A register. It carries a load of the time prescribed by B register for the timer component. According to the definition of this action, lines (2,3) inspect it is not it is the inspection article difference false in A register. It is the false. If it is the case, the timer input component is ignored. And a command is not influenced. Dissimilar. It is not inspection value the false. If it is the case, a processor performs the consecutive started in the line (7) of the definition according to the line (5) of the definition. The value of the line (8) is " time Bissett according to the line (9) this carries a load of the obtained value with 0 register from T link position (68). P "according to the line (9)" time set. The examination which

K2E-PAT


따라 "시간 비세트.P"인지, 라인(9)에 따라 "시간세트.P"인지를 테스트 하기 위한 심사를 가져온다. 만약 값이 "시간 비세트.P"인 것이 발견된다면, "시간세트.P" 값은 라인(11)에 따라 T 링크 위치안에 기록되며, B 레지스터내에 지시된 시간은 정의의 라인(12)에 의해 요구된 것처럼 처리 작업 공간을 위하여 시간 위치(69)안에 기록된다. 이것은 처리에 의해 심사된 제 1 타이머 입력 성분을 위하여 발생한다. 라인(13)의 조건이 심사되는 연속 타이머 입력은 라인(14)을 뒤따르는 순차가 발생할 경우와 부합된다. 라인(15)는 처리를 위하여 시간 위치(69)안에 기록된 시간값 0 레지스터(57)안으로 부하되며, 이러한 시간값은 이것의 정의의 라인(17)의 조건과 부합되는지를 보기위해 테스트된다. 만약 상기 시간이 B 레지스터내에 지시된 시간 이후이라면, B 레지스터내에 시간은 처리를 위하여 시간 위치(69)안으로 기륵된다. 라인(19,20)은, 만약 0 레지스터에 지시된 시간이 B 레지스터에 지시된 시간 이후가 아니라면 어떠한 작동도 일어나지 않는다는 것을 지시한다. 마지막으로 B 레지스터는 정의의 라인(21)에 의해 요구된 것처럼 C 레지스터로부터의 값으로 부하된다. 이러한 면에서 처리는 각각의 가능성이 있는 타이머 입력을 심사하며, 처리의 시간 위치(69)는 새롭게 하여, 심사후에 가장 빠른 타이머 성분의 시간을 포함한다. 이 때문에 각각의 타이머 성분을 위하여 연속된 "구동 타이머" 동작은 효과적으로 가장 빠른 시간성분을 결정하고, 심사된 성분의 가장 빠른 시간을 가진 시간 위치(69)는 더욱더 새롭게 하는 것을 볼 수 있다.

respects it does with test it is P" is brought about. If, a value is " time Bissett. P "the thing is discovered" time set. According to the line (11), the P" value is recorded in T link position. This is generated for the first timer input component examined with a processing. The series timer input in which the condition of the line (13) is examined corresponds with the case that the consecutive following the line (14) around is generated. The line (15) is loaded by the temporal value 0 register (57) recorded for a processing in the temporal position (69). It is the time next in which the time is indicated within B register. If it is the case, the time is *** within B register for a processing to the temporal position (69) inside. Lines (19,20) indicates that the time indicated in 0 register the operation *** if it is not time next indicated in B register does not occur. Finally, B register is loaded in a value from C register B register is required with the line (21) of the definition. The processing in this side provides the time of the timer component examining the timer input in which it has each possibility, and makes new, and is most fast after an examination. For this reason, the operation continued for each timer component "the drive timer" determines the effectually,effectivelymost fast time factor.

그 다음에 처리는 "타이머 교대 대기" 동작을 설행한다. 규정의 라인(2)에 따라, 이것은 처리 작업 공간의 0 위치를 -1 값으로 초기화하며, 만약 교대 처리의 어떤 성분이 이미 선택되었다면, 결정하기 위해 테스트한다. 정의의 라인(3, 4)에 따라, 그것은 T 링크 위치(68)로부터의 값을 B 레지스터안으로 판독하며, 시간 위치(69)로부터의 값을 A 레지스터안으로 판독한다. 라인(5, 6)은, 만약 처리가 "시간 세트.P" 값을 가졌고, 클록 레지스터가 처리의 시간 위치(69)내에 지시된 시간 이후의 시간을 나타낸다면, 라인(8, 9)에 정의된 순차는 발생한다는 것을 보여준다. 특수치 "준비.P"는 처리를 위하여 상태위치(67)안으로 기록되며, 클록 레지스터에 의해 지시된 현재 시간은 처리를 위하여 시간 위치(69) 안으로 기록된다. 처리는

And then, a processing tells "timer alternation atmosphere" operation about the theory row. According to the line (2) of the rules, this initialized 0 location of the processing work space as -1 value. And any kind of component of a stagger was already selected. It tests in order to determine. According to lines (3, 4) of the definition, that reads a value from T link position (68) by B register. And a value from the temporal position (69) is read by A register. Lines (5, 6), if, a processing is " time set. It had the P" value. The clock register shows the time of the indicated time next within the temporal position (69) of a processing. If it is the case, the consecutive defined in lines (8, 9) shows being generated. The speciality value " preparation. P" is recorded for a processing by the status position (67). And the current time indicated with the clock register is recorded for a processing by the temporal position (69). It is not de-scheduled and a processing moves the next command. But it is not condition of the line (6) of the

K2E-PAT


디스케쥴되지 않고 다음 명령어를 이동한다. 그러나 만약 정의의 라인(6)의 조건이 참이 아니라면, 처리는 정의라인(12)으로 이동한다. 처리를 C 레지스터로 부하함으로써 처리를 위하여 상태위치(67)의 내용을 테스트하며, 라인(14)은 처리가 "준비.P" 값을 포함하였는지를 테스트한다. 만약 그렇다면, 라인(16)에 따라 클록 레지스터에 의해 지시된 현재 시간이 처리를 위하여 시간 위치(69)안으로 기록되고, 처리는 디스케쥴되지 않는다. 그것은 또다른 교대 입력때문에 준비되며, 처리는 다음 명령어로 이동한다. 그러나 만약 정의의 라인(16)에 따라 특수치 "구동.P"가 처리의 상태위치로부터 발견되었다면, 이것은 어떠한 교대성분도 아직 준비하지 않았고, 라인(17)에서 시작하는 순차가 발생하는 것을 지시할 것이다. 특수치 "대기.P"는 처리를 위하여 상태위치(67)안으로 기록되며, 라인(19, 20)은 만약 처리가 타이머 성분을 기다린다면 테스트한다. 만약 라인(20)에 의해 처리가 "시간 세트.P" 값을 갖는다면, A 레지스터의 내용은 처리가 스케줄됐을때 시간을 지시할 목적으로 1 에 의해 증가되며 라인(23)에 의해 "타이머 리스트내 삽입" 과정이 실행된다. 이것은 적당한 우선권 타이머 리스트상으로 처리가 위치하는 효과를 가지게 하기 위해 처리가 재스케쥴 되지만, 이때의 시간의 지시를 포함한다. 정의의 라인(24)에 따라 B 레지스터는 만약 처리가 어떠한 타이머 성분을 기다리지 않는다면, B 레지스터는 "시간 비세트.P" 값을 갖고, 이것은 처리가 아직 타이머 입력보다 오히려 채널 입력을 기다리는 곳에서 나타난다. 이런 상황에서 라인(25)을 뒤따르는 순차는 발생하고, 처리를 위한 명령어 포인터는 처리의 IPTR 위치(5)내에 기억되어 있으며, SNP 프래그는 값 1 로 설정되므로 처리는 디스케쥴된다. 정의에서 라인(6 내지 9)은 처리가 타이머 입력때문에 준비되는지 테스트한다. 라인(13,14)는, 만약 처리가 비타이머 입력, 예를들어 채널 입력 때문에 시작한다면, 테스트한다. 상향성의 라인(16)은 처리가 준비하지 않는 곳에서 사용된다.

definition a truth. If it is the case, a processing moves to the definition line (12). In the line (14), a processing " preparation a processing is carried a load of C register. It tests whether the P" value was included or not. Then the current time indicated with the clock register is recorded in the temporal position (69) inside according to the line (16) for a processing. A processing is not de-scheduled. That is prepared due to the another alternation input. And a processing moves to the next command. But if, the speciality value " drive according to the line (16) of the definition. A thing generated around the consecutive in which P" was discovered from the status position of a processing, and in which this any alternation component yet did not prepare, and starting in the line (17) will be indicated. The speciality value " atmosphere. P" is recorded for a processing by the status position (67). And lines (19, 20) test if a processing waits for the timer component. If, a processing by the line (20) is " time set. The insertion " process is performed within P "using the line (23) it has a price the content of A register is increased to the purpose of indicating the time with 1" timer list. This provides the indication of the time at this time it has the effect that a processing is positioned to the appropriate the priority timer list phase. B register is " time Bissett the timer component in which a processing is is not waited B register according to the line (24) of the definition. It has the P" value. This shows up in the place rather where a processing yet waits for the channel entry than the timer input. In such situation, the consecutive following the line (25) around is generated. The instruction pointer for a processing is memorized within the IPTR location (5) of a processing. And a processing is de-scheduled since the SNP flag is set up as the value 1. In the definition, whether a processing is prepared due to the timer input or not the line (6 through 9) tests. As to lines (13,14), a processing therefore starts with the ratio timer input, for example, the channel entry. If it is the case, it tests. The line (16) of the upper direction is used in the place which a processing does not prepare.

만약 디스케쥴되지 않고, 다음에 재스케쥴될때, 처리에 의해 실행된 다음 명령어는 각각의 타이머 성분을 위한 "비구동 타이머"와, 어떠한 도약 성분을 위한 "비구동 도약" 및 어떠한 채널성분을 위한 "비구동 채널" 작동어 효과가 있다. 채널 입력성분 및 도약 성분은 위에서 언급된 현안의 특허출

Is not if de-scheduled. Next when it is rescheduled, "the deactivate channel" operation effect for "deactivate curvet" for "deactivate timer" for each timer component and any curvet component and any channel element have as to a command, after being performed by a processing. As the channel entry component and curvet component are explained in the patent application of the pending problem mentioned by

K2E-PAT


원에서 설명된 것처럼, "비구동 채널" 및 "비구동 도약"동작에 의해 재심사된다. 타이머 교대 처리는 "비구동 타이머" 동작의 정의에 따라 타이머 입력 성분을 재심사한다. 처음에 A 레지스터는 교대 성분이 처리에 의해 선택되어야하는 연속 프로그램 명령어를 위치할 수 있도록 하기 위해 프로그램 순차에서 필요한 오프셋 지시하는 코드오프셋을 가지고 부하된다. 감시값은 B 레지스터안으로 부하되고, C 레지스터는 처리가 스케쥴되는 시간과 함께 부하된다. 정의의 라인(2)은 감시값이 거짓인지와, 그렇다면 이 성분은 선택될 수 없는지, 또한 A 레지스터가 선택기 거짓값을 가지고 부하되는지를 검사한다. 감시가 거짓이 아니라면, 처리는 처리를 위한 T 링크 위치(68)의 내용을 심사한다. 세가지 생각을 할 수 있다. 첫째로, T 링크 위치는, 만약 시간 위치(69)내의 시간이 C 레지스터내에 규정된 시간을 초과한다면, 성분이 선택될 이러한 경우에 정의의 라인(10)에 따라서 "시간 세트.P"값을 포함한다. 이것은 정의의 라인(14)에서 조건이며, 만약 부합된다면, 처리는 "선택된 처리인가" 과정을 실행한다. 상기 과정의 정의에 대한 라인(5, 6)에 따라, 처리 작업 공간의 0 위치가 -1 값을 포함하는지 안하는지를 검사한다. 만약 포함한다면 이 성분은 선택되며, 정의의 라인(8)에 따라 작업 공간의 0 위치는 A 레지스터로부터의 코드 오프셋을 가지고 부하된다. 만약 작업 공간의 0 위치가 과정이 정의된 라인(10)에 따라 -1 값을 갖기 않는다면, 성분 처리는 이미 선택되어, 현재는 선택될 수 없다. 만약 "비구동 타이머" 동작이, 처리의 T 링크위치(68)가 "시간 세트.P" 혹은 "시간 비세트.P"과는 다른 값을 포함한 것을 발견한다면, 이것은 "비구동 타이머" 정의의 라인(18)내의 상황을 수반한다. 이것은 처리가 아직 타이머 리스트상에 있어 T 링그 위치(68)가 리스트상의 또 다른 처리로 포인터를 포함할때 나타난다. 그러므로 처리가 아직 타이머 리스트상에 대기하고, 처리가 "타이머 리스트상의 제거" 과정에 의해 타이머 리스트로부터 제거될때, 타이머 성분은 선택되지 않는다. 이것은 "시간 비세트.P" 값을 처리를 위하여 T 링크 위치(68)안으로 기록되게 한다.

the upper part. It is reexamined with "the deactivate channel" and "deactivate curvet" operation. According to the definition of "the deactivate timer" operation, the timer stagger reexamines the timer input component. First, a register is loaded in order to be the series program instruction in which the alternation component has to be selected with a processing positioned, having the code offset indicated in the program consecutive with offset necessary. The monitoring value is loaded by B register. C register is loaded with the time when a processing is scheduled. As to the line (2) of the definition, the monitoring value is the false, then a binary cannot be selected, whether it inspects whether moreover, A register has the selector false value and it is loaded. It is not monitoring the false. If it is the case, a processing screens the content of T link position (68) for a processing. It can think of the man of influence paper. Firstly, " time set according to the line (10) of the definition T link position the time within the temporal position (69) exceeds the time prescribed within C register, and if it is the case, that a component is selected. The P" value is included. In the line (14) of the definition, this corresponds a condition. If it is the case, a processing performs "the selected processing approval" process. According to lines (5, 6) about the definition of process, it inspects whether whether 0 location of the processing work space includes -1 value or not does not perform or not. A binary is selected if it includes. And 0 location of the work space is loaded according to the line (8) of the definition having the code offset from A register. Is not to have -1 value according to the line (10) in which the process of 0 location of the work space is defined. If it is the case, the component processing is already selected. Presently -1 value cannot be selected. If, "the deactivate timer" operation, T link position (68) of a processing is " time set. P "or" time Bissett. The situation within the line (18) of P "this the it includes the other value thing is discovered" deactivate timer " definition is accompanied. A processing yet shows up as to the timer list phase when T link location (68) includes a pointer to a list, and, the other processing. Therefore, a processing yet queues on the timer list. When a processing is removed using "A removal on the timer list" process from the timer list, the timer component is not selected. This is " time Bissett. It is the P" value recorded for a processing as T link position (68) inside.

"비구동 타이머" 동작은 T 링크 위치가 정의의 라인(8)에 따라 "시간 비세트.P" 값을 포함하는 것을 발견한다. 이러한 경우에 T 링크 위치(68)는 이 값을 처리가 타이머 리스트 상이 있었을 동안 실행되었던 이전의

"Deactivate timer" In an operation, T link position " time Bissett according to the line (8) of the definition. It discovers to include the P" value. In case of being like that, it was set up by "deactivate timer" operation of the previous which was this value performed while the timer list phase had a processing

K2E-PAT


"비구동 타이머" 동작에 의해 설정되고 이전의 "비구동 타이머" 동작에 의해 설정되었고, 그렇게 해서 이 성분은 선택되지 않는다. 따라서, A 레지스터는 정의의 라인(9)에 따라 선택기 거짓값이 설정된다.

and T link position (68) was set up by "deactivate timer" operation of the previous. It makes so and a binary is not selected. Therefore, as to a register, according to the line (9) of the definition, the selector false value is set up.

모든 교대 성분이 재심사되었을때, 처리는 "교대끝" 동작을 실행하며, 상기 정의에 따라 처리 작업 공간의 0 위치내에 기억되었던 코드 오프셋을 처음에 0 레지스터안으로 부하하며, 0 레지스터에 지시된 오프셋에 의해 IPTR 레지스터안으로 포인터 값을 조정한다. 이것은 처리로 하여금 선택된 교대 처리에 적합한 오프셋을 가진 프로그램 순서내의 다음 명령어를 선택하게 된다. 처리에 대한 여러 실시예가 설명될 것이다.

When all alternation components were reexamined, a processing enforces "alternation end" operation. And the code offset memorized according to the definition within 0 location of the processing work space is carried a load of by 0 register at first time. And the point value is controlled with the offset indicated in 0 register by the IPTR register. This selects the next command within the program order having the offset which is suitable for the selected stagger to a processing. The different embodiment about a processing will be explained.

[실시예 1] [Embodiment 1]

제일 먼저 처리가 디스케쥴 없는 상황에서 "타이머 입력" 명령어를 우선권 1처리가 실행하도록 고찰한다. 예를들어, A 레지스터는 클록 레지스터가 14 이후의 값을 포함할때 처리가 계속되기를 바라는 것을 지시하는 실시예 14 를 의한 값을 갖고 부하된다. 클록 레지스터가 값 20 을 포함할때, 만약 명령어가 실행된다면, 처리기는 클록 레지스터내의 값이 A 레지스터에서 지시된 값을 초과할때에 "타이머 입력" 체크의 정의에 대한 제 1두개의 라인에 따른다. 이러한 실시예에서 상기 조건은 적용되고, 그래서 처리는 처리의 디스케쥴없이 계속된다.

First of all, in the situation where it does not have a processing with the di schedule, it inquires so that the priority 1 processing execute "timer input" command, it has the price which is the embodiment 14 which indicates that it hopes in their heart that a processing is continued when the clock register includes the value of 14 next according to and for example, A register is loaded. When the clock register includes the value 20, a command is executed. If it is the case, when the value within the clock register exceeds the price "the timer input" indicated in A register, it follows a processor into the line of the first cranium about the definition of a check. In this embodiment, a condition is applied to. So a processing is continued without the di schedule of a processing.


이것은 디스케쥴되는 처리에 의해 "타이머 입력"의 동작이며 제 9a 내지 9d 도에 도시되어 있다. 이것들은 처리(X)의 작업 공간을 위한 여러 워드 위치 변화를 나타낸다. 제 9a 도는 "타이머 입력" 명령어의 실행비로 이전의 위치를 보여준다. A 레지스터는 처리가 클록 레지스터(81)내의 시간이 30 을 초과할때만 스케쥴 되길 원하는 것을 지시하는 값(30)을 포함한다. 일반적으로 클록 레지스터는 신간 값(20)을 포함하며, 유효시간 프래그(84)는 우선권 1 타이머 리스트 상에 처리가 없는 것을 지시하는 0 이 설정된다. "타이머 입력" 동작이 실행될때, 클록 레지스터의 내용은 A 레지스터의 내용과 비교한다. 클록 레지스터 내의 값이 A 레지스터내의 값을 초과하지 않을때, 처리는 디스케쥴된다. 정의된 "타이머 입력"의 상향으로 라인 5 로부터 시작될 때처럼, 특수치 "대기.P"는 처리(X)의 상태 위치(67)안으로

This is illustrated with the de-scheduled processing in the operation of "timer input" the 9a or 9d drawing. These show the different word location change for the work space of the processing (X). Figure 9a shows the location of a before with the execution ratio of "the timer input" command. A register provides the value (30) which indicates that a processing desires to be scheduled only when the time within the clock register (81) exceeds 30. Generally, the clock register includes the stature value (20). "The timer input" When an operation is performed, it compares the content of the clock register with the content of A register. When the value within the clock register does not exceed the value within A register, a processing is de-scheduled. The speciality value " atmosphere like the time upwards initiated from the line 5 of defined "the timer input". P" provides the time when it is recorded as the status position (67) inside of the processing (X), and the value within A register is increased and a processing is scheduled. And then, a processing inserts by the timer list. And the location is illustrated in Figure 9b. The effective time flag

K2E-PAT


기록되며, A 레지스터내의 값은 증가되어 처리가 스케쥴되는 시간을 포함하도록 한다. 그 다음에 처리는 타이머 리스트 안으로 삽입시키며, 그 위치는 제 9b 도에 도시된다. 유효시간 프래그(84)는 지금 타이머 리스트 상에 적어도 하나의 처리가 있는 것을 지시하는 값 1 을 설정한다. 다음 시간 레지스터(85)는 타이머 상의 제 1 처리가 스케쥴되는 시간이 있는 값(31)을 포함하며, TPTR 위치(9)은 제 1 이 되는 처리(X)와 타이머 리스트 상에 처리뿐인 작업 공간 포인터를 포함한다. 처리(X)의 작업 공간은 위치(65)내의 명령 포인터(IPTR)와, 위치(67)내에 특수치"대기 P"와, 타이머 리스트 상에서 마지막 처리인 것을 지시하는 위치(68)내의 특수치 "비처리.P" 및, 처리가 재스케쥴될 수 있는 시간을 지시하는 위치(69)내의 값(31)을 포함한다.

(84) now sets up the value 1 which indicates the thing has one processing thing on the timer list at least. The next time register (85) provides the processing (X) in which in the TPTR location (9), the first is it includes the value (31) in which it has the time when the first processing on a timer is scheduled and the workspace pointer which is on the timer list a processing. The work space of the processing (X) is the speciality value " nonprocessing within the command pointer (IPTR), within the location (65) and the location (68) which indicates the speciality value "the atmosphere P/6", and the to be the last processing on the timer list thing within the location (67). P", and the value (31) within the location (69) indicating the time when a processing can be rescheduled are included.

충분한 시간이 지나가고, 클록 레지스터가 값(31)을 증가할때, 위치는 제 9c 도에 도시된 바와 같다. 클록레지스터의 값이 지금 다음 시간 레지스터의 값과 동일하고, 유효 시간 프래그가 값 1 을 설정할때, 타이머논리는 처리기에서 시간 요청을 발생시킨다. 이것은 처리기를 값 1 을 갖는 처리 우선권 레지스터를 부하하게 하고, "시간 조작 요청" 과정을 실행하게 한다. 이것은 처리(X)를 스케쥴되게 하고, 유효 시간 프래그를 아무것도 없게 하며, TPTR 위치(90)를 "비처리.P"로 설정되게 하며, 이것은 제 9d 도에 도시된 위치이다.

The enough time is passed. When the clock register increases the value (31), a location is similar like the bar shown in Figure 9c. The value of the clock register is now identical with the value of the next time register. When the effective time flag sets up the value 1, the timer logic generates the time request in a processor. This carries a load of the processing priority register having the value 1 a processor. It performs "time manipulation request" process. " nonprocessing the TPTR location (90) the effective time flag is done not have nothing it makes the processing (X) this scheduled. It is set up as P". And this is the location shown in Figure 9d.


이러한 실시예는 삽입 프래그(82)가 시간 순서된 순차의 올바른 위치에서 처리를 어떻게 타이머 리스트안으로 삽입되는데 익숙한 가를 보여준다. 처리(P)는 처리가 디스케쥴되게 하는 타이머 입력 동작을 실행한다. 처리(P)는 우선권 1처리이고 오직 실행하는 처리뿐이라는 것이 추측된다. 우선권 1타이머 리스트상에 대기하는 세개의 다른 처리들이 있다고 추측될 수 있는데, 이들은 타이머(25)를 위해 대기하는 처리(X)와, 타이머(26)를 위해 대기하는 처리(Y) 및, 타이머(29)를 위해 대기하는 처리(Z)들이다. 제 10a 도는 타이머 입력 명령어가 실행되기 바로전의 위치를 도시한 것이다. 처리(P)는 실행하고 있고, A 레지스터는 시간(27)을 포함한다. 클록 레지스터는 시간(20)을 포함한다. 유효시간 프래그는 타이머 리스트가 사용중인것을 지시하는 값 1 에 설정되고, 다

In the insertion flag (82) is the right location of the time *** consecutive, this embodiment shows whether it is familiar to be how a processing inserted to the timer list inside or not, the processing (P) enforces the timer input operation in which a processing is de-scheduled, a thing called the processing in which the processing (P) is the priority 1 processing and which it only enforces is presummed. Because it has three other processings queued on the priority 1 timer list, it can be presummed. It employs these with the processing (X), and the processing (Y), and the processing (Z). It queues for the timer (29) it queues for the timer (26) it queues for the timer (25). Figure 10a shows the location of the immediately former the timer input command is executed. The processing (P) provides a register is the time (27) it practices. The clock register provides the time (20). The effective time flag provides the value 25 which is set up in the value 1 which indicates that the timer list is a busy, and the next time register the time related to the processing which is most fast

K2E-PAT


음 시간 레지스터는 타이머 리스트 상에서 가장 빠른 처리와 연관된 시간은 25 인 것을 지시하는 값 25 를 포함한다. 타이머 리스트 상에는 세개의 처리가 있다는 것을 볼 수 있게된다. TPTR 위치(90)는 처리(X)가 있는 첫번째 처리에 포인터를 포함한다. 처리(X)의 T 링크 위치(68)은 두번째 처리(Y)에 포인터를 포함하고, 잇달아 세번째 처리(Z)에 포인터를 포함한다.

on the timer list indicates to be 25. It looks on the timer list that it has three processings. The TPTR location (90) provides the pointer in the first processing in which it has the processing (X). T link position (68) of the processing (X) provides ***, the pointer in the third processing (Z) a pointer is included in the second processing (Y).

처리(Z)의 T링크 위치(68)은 처리(Z)가 타이머 리스트 상에서 마지막 처리인 것을 지시하는 특수값 "비구동.P"를 포함한다. 타이머 리스트는 가장 빠른 제 1 처리와 제일 늦은 마지막 처리로 배열된 것을 볼 수있다. 처리 P가 타이머 입력 명령어를 실행할때, 클록 레지스터 및 A 레지스터는 비교되어, 클록 레지스터가 아직 A 레지스터를 초과하지 않을때, 특수값 "대기.P"는 처리 P 의 상태위치(67) 안으로 기록되고, A 레지스터는 1 에 의해 증가되며, "타이머 리스트 내의 삽입"과정은 실행된다. 이것은 A 레지스터내의 값이 처리(P)의 작업 공간의 시간 위치(69)안으로 기록되게 하고, 삽입 프래그가 값 1로 설정되며, B 레지스터가 TPTR 위치(90)에서 포인트로 설정되며, C 레지스터가 TPTR 위치(90)의 내용으로 설정된다. 그 다음에 타이머 입력 명령어는 끝나고, 그 상태는 제 10b 도에 도시된다.

The special value " deactivate which T link position (68) of the processing (Z) indicates that the processing (Z) is the last processing on the timer list. P" is included. The timer list can look at to be arranged with the most fast first processing to the great late last processing. The special value " atmosphere the clock register yet does not exceed A register when the processing P/6 executes the timer input command, the clock register and A register are compared. The insertion " process within P "it is recorded by the status position (67) of the processing P/6. A register is increased with 1" timer list is performed. This makes registered as the temporal position (69) inside of the work space of the processing (P). The insertion flag is set up as the value 1. And B register is set up in the TPTR location (90) as the point. And C register is set up as the content of the TPTR location (90). And then, the timer input command is finished. The state is illustrated in Figure 10b.

삽입 프래그가 값 1 로 설정될때, 처리기에 의해 실행된 다른 작용은 "삽입 단계"과정이다. 이러한 과정에서 볼때, 이것은 T 레지스터(49)를 처리(X)(즉 25)와 연관된 시간과 함께 부하되어지며, 처리(P)(즉 28)과 연관된 시간과 비교된다. 28이 25를 초과하기 때문에 처리기는 타이머 리스트 안으로 처리(P)를 삽입하기 위한 알맞는 장소를 발견하지 못했고, "삽입 단계"과정은 B 레지스터를 T 링크 위치(68)로의 포인터를 설정되도록 하고, C 레지스터는 상기 위치의 내용에 설정된다. 그 다음에 과정은 삽입 프래그 세트에 남겨두고 끝난다. 결과적인 상황은 제 10c 도에 도시되어 있다. 처리의 다음 작용은 다시 "삽입 단계"과정을 실행하게 되는 것이다. 이것은 앞서 설명했던 방식과 비슷하며 제 10d 도에 도시된 상황으로 끝난다.

When the insertion flag is set up as the value 1, the other action performed by a processor is "inserting step" process. When it looks at in this process, this is loaded with the time which is T register (49) related to the processing (X) (that is, 25). And the time is compared with the time related to the processing (P) (that is, 28). Because 28 exceeded 25, a processor was unable to discover the suitable place for inserting the processing (P) by the timer list. "inserting step" process is the pointer of T link position (68) B register set up. C register is set up in the content of a location. And then, the process leaves in the insertion flag set and the process is finished. The resultant situation is illustrated in Figure 10c. The next action of a processing again performs "the inserting step" process. This is finished in the situation which is similar to the mode which before illustrated and is illustrated in Figure 10d.

다시 한번 처리기의 다음 작용이 "삽입 단계"과정을 실행하게 된다. 그러나 이번에는, 처리(Z)(즉, 29)와 연관된 시간은 처리(P)(즉, 28)과 연관된 시간을 초과하여, 처리기는

Again, the next action of a processor performs "inserting step" process. But the time which this time, is related to the processing (Z) (that is, 29) makes the insertion flag a processor empty in excess of the time related to the

K2E-PAT


삽입 프래그를 텅비게 하며, 처리(Y)의 T링크 위치(68)안으로 처리(P)의 작업 공간 포인터를 기록하고, 처리(P)의 T링크 위치(68)안으로 처리(Z)의 작업공간 포인터를 기록함으로써 처리(Y 및 Z) 사이에 타이머 리스트 안으로 처리(P)를 삽입시킨다. 그 다음에 처리는 다음 시간 레지스터(85)를 타이머 리스트 상의 제 1 처리와 연관된 시간으로 리세트하고 유효시간 프래그를 값 1 로 설정한다. 마지막으로 처리기는 처리(P)의 IPTR 위치(65)안으로 처리(P)의 명령어 포인터를 기록하며, 처리(P)가 처리기의 다음 작용에 따라 디스케쥴 되도록 SNP 프래그(58)을 값 1 로 설정한다. 결과적인 상황은 제 10e 도에 도시된다.

processing (P) (that is, 28). And it records the workspace pointer of the processing (P) by T link position (68) of the processing (Y). And then, a processing sets up the effective time flag as the value 1 a processing resets the next time register (85) to the time related to the first processing on the timer list. Finally, a processor records the instruction pointer of the processing (P) by the IPTR location (65) of the processing (P). And the processing (P) sets up the SNP flag (58) as the value 1 according to the next action of a processor as as possible. The resultant situation is illustrated in Figure 10e.


이것은 두개의 타이머 입력 성분을 지닌 타이머 교대 처리(X)이다. 처리(X)는 단지 수행 처리이고, 처리(X)는 우선권 1 이며, 제 1 타이머 입력 성분내에 규정된 시간은 26이며, 제 2 타이머 입력 성분은 25 인데, 이는 제 11a 내지 11c 도에 도시되어 있다. 이것들은 처리 작업 공간(60)의 작업공간 위치(67 내지 69)를 위한 연속상태를 나타낸다. 제 11a 도는 "타이머 교대시작"명령어를 실행하는 바로 직후에 위치를 나타낸다. 상태 위치(67)는 특수값 "구동.P"를 포함하고, T 링크 위치(68)은 특수치 "시간 비세트"을 포함한다. 제 1"구동 타이머"명령어 실행되기 바로전, A 레지스터는 기계 거짓값을 포함하고, B 레지스터는 26이 있는 타이머 입력과 연관된 시간을 포함한다. 구동 타이머 명령어가 실행될때, 처리기는 T링크 위치(68)을 판독하고, 처리기가 어떠한 타이머 입력 성분이전에 심사되지 않은 것을 지시하는 "시간비세트.P"값을 포함하는 것을 발견한다. 그러므로 처리기는 T 링크 위치(68)을 특수값 "시간세트.P"으로 설정한다. 이것은 제 11b 도에 도시된 위치이다.

This is the timer stagger (X) carrying two timer input components. The processing (X) is the performance processing. The processing (X) the priority 1, the time prescribed within the first timer input component 26, the second timer input component is 25. This is only illustrated in the 11a or 11c drawing. These show the continuous state for the work space location (67 through 69) of the processing work space (60). As to the 11a drawing, with executing "the timer alternation beginning" command it shows a location for the immediately after. The status position (67) is the special value " drive. P "T link position (68) is the speciality value it implies" time Bissett " is included. The immediately former, and A register the first "the drive timer" command is executed provide the time including the instrument false value, and B register is related to the timer input in which it has 26. " time ratio set in which when the drive timer command is executed, a processor reads T link position (68), and a processor indicates not to be examined before any timer input component. It discovers to include the P" value. Therefore, a processor is the special value " time set T link position (68). It sets up as P". This is the location shown in Figure 11b.

제 2 "구동 타이머"명령어가 실행되기 바로 직전에 A 레지스터는 기계 거짓값을 포함하고, B 레지스터는 2 타이머 입력 성분과 연관된 시간인 값 25 를 포함한다. 구동 타이머가 실행될때, 처리는 T 링크 위치(68)을 판독하며, 시간 위치가 이전의 타이머 입력 성분과 연관된 제일 빠른 시간을 포함하는 것을 지시하는 값"시간세트.P"를 포함하는 것을 발견한다. 그러므로 처리기는 시간 위치(69)를 판독하며, 25 인 이러한 성분을 위하여 규정된 시간이 값 26 을 포함한 시간

Immediately, A register in the just before the second "drive timer" command is executed provides the value 25 including the instrument false value, and B register is the time related to 2 timer input component. The value " time set which when the drive timer is performed, a processing reads T link position (68), and indicates to include the great fast time when the temporal position is related to the timer input component of the previous. The it includes P" thing is discovered. Therefore, a processor reads the temporal position (69). Therefore, a processor records the new value (25) as the time inside of position. And a location is illustrated in Figure 11c.

K2E-PAT


위치로부터의 시간 판독 보다 더 빠르다는 것을 결정한다. 그러므로 처리기는 시간 위치안으로 새로운 값(25)을 기록하며, 위치는 제 11c 도에 도시된다.


제 12a 내지 12c 도에 도시된 이 실시예는 처리(P)가 디스케쥴안된 두개의 타이머 입력 성분을 지닌 타이머 교대 처리(P)를 예시한다. 수행(P)이 오직 수행처리뿐이고, 그것은 우선권 1처리이며, 제 1타이머 입력성분에 규정된 시간이 26이며, 제 2타이머 입력 성분 시간이 25인 것을 추측할 수 있다. "타이머 교대 시작"명령어의 수행과 타이머 입력 성분의 심사는 이전의 실시예 4 에서 설명되었고, "타이머 교대 대기"명령어를 실행하기 바로 직전의 상황은 제 11c 도에 도시되었다. "타이머 교대 대기"의 제 1동작은 처리(P)의 작업 공간(60)의 0 위치안으로 값 -1 을 기록한다. 이것은 다수의 교대로부터 성분을 선택하는데 사용된 위치이다. 다음에 처리기는, 클록 레지스터내의 시간이 시간 위치(69)내의 시간을 초과할때 디스케쥴 없이 처리(P)가 계속할 수 있는 것을 결정한다.

This embodiment shown in the 12a or 12c drawing exemplifies the timer stagger (P) in which the processing (P) carries two timer input components which are not good with the di schedule. The priority 1 processing lice, the time prescribed in the first timer input component of the performance (P) as to a that, only can guess 26, the that the second timer input component time is 25 thing the performance processing. "The timer alternation beginning" The performance of a command and examination of the timer input component were explained in the embodiment 4 of the previous. Immediately, the situation of the just before was illustrated in Figure 11c to execute "the timer alternation atmosphere" command. "The timer alternation atmosphere" The first operation records the value -1 as 0 inside of position of the work space (60) of the processing (P). This is the location selecting a component from a plurality of alternations but is used. Next, as to a processor, when the time within the clock register exceeds the time within the temporal position (69), it determines that the processing (P) can continue without the di schedule.

그러므로 처리기는 상태 위치안으로 특수값 "준비.P"를 기록한다. 이것은 비록 클록 레지스터가 값 31 을 나아가게 하더라도 제 12a 도에 도시된 위치를 나타낸다. 제 1 "비구동 타이머"명령어 바로전의 위치는 제 12b 도에 도시되어 있다. A 레지스터는 "교대 끝"명령어로부터의 오프셋이 제 1 타이머 입력 성분과 연관된 프로그램내의 순차 명령어로 포함하고, B 레지스터는 값 "기계참"에 포함하고 C 레지스터는 26 인 타이머성분과 연관된 시간을 포함한다. 그 다음에 처리는 T 링크 위치(68)를 판독하고, 값 "시간세트.P"을 포함하는 "비구동 타이머"명령어를 실행한다. 따라서 처리는 시간으로부터 값(30)을 판독하고, 30이 26을 초과할때 이 타이머 입력 성분은 선택된다. 그 다음에 처리기는 처리 작업 공간의 위치가 아직 값 -1 을 포함할때 이러한 성분을 선택하는 "이는 선택된 처리인가?"과정을 실행한다. 결과적인 상황이 제 12c 도에 도시된다. 제 2 타이머 입력 성분은 지금 선택될 수 없으며, 교대 끝 명령어가 실행될때 처리(P)를 위한 작업 공간은 아직 제 12c 도에 도시된 것처럼 남아있다.

Therefore, a processor is the special value " preparation with the state inside of position. P" is recorded. Although the clock register moves the value 31, this shows the location shown in Figure 12a. The location of the first "the deactivate timer" command immediately former is illustrated in Figure 12b. A register provides the time which includes to the sequential instruction within the program in which an offset from "the alternation end" command is related to the first timer input component, and included and which B register C register is related to 26 persons the timer component to the value "the instrument truth". And then, the value " time set a processing reads T link position (68). P "it implies" deactivate timer " command is executed. Therefore, a processing reads the value (30) from the time. This timer input component is selected when 30 exceeds 26. And then, a processor performs the process of selecting such component "this is the selected processing" when the location of the processing work space yet includes the value -1. The resultant situation is illustrated in Figure 12c. The second timer input component cannot be now selected. And when the alternation end command is executed, as it is yet illustrated in Figure 12c, the work space for the processing (P) remains.

K2E-PAT



제 13a 내지 13f 도에 도시된 이 실시예는 처리(P)가 디스케쥴된 두개의 타이머 입력 성분을 지닌 타이머교대 처리(P)를 나타낸다. 처리(P)는 오직 실행처리이고, 처리는 우선권이며, 제 1 타이머 입력 성분내의 규정된 시간은 26이며, 제 2 타이머 입력내의 규정된 시간은 25이며, 타이머 리스트 상에는 처리가 없다는 것이 추측된다. "타이머 교대 시작 "명령어의 실행과 "타이머 입력 성분"의 심사는 실시예 4에서 설명되었고, "타이머 교대 대기 "명령어를 실행하기 바로 전의 위치는 제 11c 도에 도시되었다. "타이머 교대 대기 "명령어의 제 1 동작은 값 -1을 처리(P)의 작업공간의 0위치안으로 기록하는 것이다. 처리기는 시간 위치(69)내의 값을 클록 레지스터의 값과 비교하며, 처리가 타이머 입력 때문에 처리할 수 없다는 것을 발견하는 것은 처리의 상태 위치(67)을 검사한다. 이것이 "구동.P"를 포함할때 처리는 다이어 리스트 상에 위치되며, 디스케쥴된다. 이것은 제 13a 도에 도시된 위치이다. 유효시간 프래그는 타이머 리스트가 텅비지 않은 것을 지시하는 값(1)으로 실정된다. 다음시간 레지스터는 처리(P)가 실행하기로 준비되는 시간에 있는 값(26)을 포함한다. TPTR 위치(90)는 포인터를 처리(P)의 작업 공간으로 포함하며, 처리(P)의 T 링크 위치(68)는 처리가 리스트 상에서 마지막 처리인 것을 지시하는 특수값 "비처리.P"를 포함한다. 충분한 시간이 지나갔을 때, 타이머는 "타이머 요청"신호를 실시예 2에서 설명된 처리기에서 발생한다. 신호가 발생될때 상황은 제 13b 도에 도시된다. 처리가 리스케쥴되었을 때, 위치는 제 13c 도에 도시된다.

This embodiment shown in the 13a or 13f drawing shows the timer stagger (P) carrying two timer input components in which the processing (P) is de-scheduled. The processing (P) is an execution. A processing the prescribed time within a priority, the first timer input component the prescribed time within 26, the second timer input is only presummed on 25, the timer list that it does not have a processing. "The timer alternation beginning" The execution of a command and examination of "the timer input component" were explained in the embodiment 4. Immediately, the concentration of mind location was illustrated in Figure 11c to execute "the timer alternation atmosphere" command. "The timer alternation atmosphere" The first operation of a command records the value -1 as 0 inside of position of the work space of the processing (P). A processor compares the value within the temporal position (69) with the value of the clock register. And it inspects the status position (67) of a processing to discover that a processing therefore cannot process with timer input. This is " drive. Is located on a processing is the diamond list when including P". And it is de-scheduled. This is the location shown in Figure 13a. The effective time flag consists of the value (1) which indicates that the timer list is not empty with actual condition. The next second register provides the value (26) which is in the time to be prepared that the processing (P) practices. The special value " nonprocessing in which the TPTR location (90) includes a pointer to the work space of the processing (P), and T link position (68) of the processing (P) a processing indicates on a list to be the last processing. P" is included. When enough time was passed, a timer is generated "the timer request" signal in the processor explained in the embodiment 2. A situation is illustrated in Figure 13b when a signal is generated. When it became a processing with reschedule, a location is illustrated in Figure 13c.

제 1 "비구동 타이머"명령어를 실행하는 바로 전의 상황은 제 13d 도에 도시되어 진다. 타이머 명령어가 실행될때, T 링크 위치(68)는 판독되며, "시간 세트.P" 포함하는 것이 발견된다. 그다음에 처리기는 26인 시간 성분과 연관된 시간을 또한 이 시간이 26이 되는 시간 위치(69)내에 지시된 시간과 비교한다. 26 이 26 을 초과하지 않을때 이 성분은 선택되지 않는다. 그러므로 처리기는 A 레지스러 안으로 기계 거짓값을 부하하고, 명령어는 끝난다. 처리(P)가 제 2 "비구동 타이머" 명령어를 실행하기 바로 직전의 상황은 제 13e 도에 도시된다. 이 명령어의 실행은 이 성분이 제 13f 도에 도시된

The situation of a former is illustrated in Figure 13d the first "deactivate timer" command is executed. " time set T link position (68) is read the timer command is executed. The it implies with P" thing is discovered. And then, as to a processor, moreover, this time compares the time related to 26 persons the time factor within the temporal position (69) in which 26 becomes with the indicated time. A binary is not selected 26 does not exceed 26. Therefore, a processor carries a load of the instrument false value by A Regis. A command concludes. Immediately, the situation of the just before is illustrated in Figure 13e the processing (P) executes the second "the deactivate timer" command. The execution of this command is selected it brings a situation a binary is illustrated in Figure 13f.

K2E-PAT


것처럼 상황을 가져오면서 선택되게 한다.


이것은 하나의 타이머 입력 성분 및 하나의 메세지 채널 입력 성분을 지닌 타이머 교대 처리(P)를 설명한 것이다. 처리(P)는 오직 구동 처리이고 처리는 우선권 1 을 가지며, 규정된 시간(40)을 가지는 것으로 추측된다. 타이머 리스트 상에 처리가 없으며, 채널 입력 성분에 의해 언급된 채널은 처음에 "준비"이며, 타이머 입력 성분은 선택되지 않는다. 이 실시예는 제 14a 내지 14d 도에 도시되어 있다. 처리(P)는 "타이머 교대 시작" 명령어를 실행하고, 적당히 레지스터를 부하하며, "구동 타이머" 명령어를 실행한다. 그다음에 처리는 "구동 채널" 명령어를 위해 준비중 레지스터를 부하한다. 이것은 제 14a 도에 도시된 상황을 나타낸다. 채널이 "준비"일때, "구동 채널" 명령어의 실행후 상황은 제 14b 도에 도시되어 있다. 그다음에 처리는"타이머 교대 대기" 명령어를 실행한다. 클록 레지스터내의 시간은 처리(P)를 위하여 시간 위치(69)내에 지시된 시간(40)을 초과하지 않는 값이다. 그러므로 처리기는 값 "대기.P"를 포함하는 상태 위치(67)를 검사하며, 따라서 클록 레지스터내의 시간 값이 시간위치(69)안으로 기록된다. "타이머 교대 대기" 명령어의 완료의 상황이 제 14c 도에 도시되어 있다. "비구동 타어머" 명령어가 실행되기 직전의 상황은 제 14d 도에 도시되어 있다. 타이머 입력 성분은 시간 위치(69)내의 시간 값(12)가 성분과 연관된 시간을 초과하지 않기 때문에 선택되지 않는다. 그다음에 처리는 채널 입력 성분을 선택할 "비구동 채널" 명령어를 실행한다. 처리의시간 처리(69)에 기억된 시간을 "비구동 타이머" 명령어가 실행할때, 비구동 타이머 명령어가 효력있는 모든타이머 입력을 위하여 정수로 남은 표준 시간을 상기 예에서 볼 수 있다. 이것은 연속 "비구동 타이머" 명령어가 달성될때 시간의 통행때문에 가변 시간과 비교되는 상이한 타이머 입력을 피한다.

This illustrates the timer stagger (P) carrying one timer input component and one message channel entry component. The processing (P) is the drive process and a processing only has the priority 1. And with having the prescribed time (40) it is presummed. It does not have a processing on the timer list. And the channel mentioned by the channel entry component "A preparation", the timer input component is not selected at first time. This embodiment is illustrated in the 14a or 14d drawing. The processing (P) executes "the timer alternation beginning" command. It befittingly carries a load of the register. And it executes "the drive timer" command. And then, a processing carries a load of the register for "the drive channel" command among a preparation. This shows the situation shown in Figure 14a. When a channel is "A preparation", a situation is illustrated after the execution of "the drive channel" command in Figure 14b. And then, the processing "the timer alternation atmosphere" executes a command. The time within the clock register is the value which does not exceed the indicated time (40) for the processing (P) within the temporal position (69). Therefore, a processor is the value " atmosphere. The status position (67) including P" is inspected. And therefore the temporal value within the clock register is recorded by the temporal position (69). "The timer alternation atmosphere" The situation of the completion of a command is illustrated in Figure 14c. "The deactivate timer" The situation of the just before is illustrated in Figure 14d that a command is executed. As to the timer input component, because the temporal value (12) within the temporal position (69) does not exceed the time related to a component, the time is not selected. And then, a processing executes the command selecting the channel entry component "the deactivate channel". When "the deactivate timer" command enforces the time memorized between the processing *** in the processing (69), the deactivate timer command can look at the normal time to remain in an example for all timer inputs having with effect as the fixed number. As to this, when the series "the deactivate timer" command is achieved, it avoids the different timer input which is compared with the variable time due to the passage of the time.


이것은 40 의 시간을 규정하는 하나의 타어머 입력 성분 및 채널(70)을 통과하는 하나의 채널 입력 성분을 갖는 타이머 교대 처리의 처리(P)를 나타낸다. 이 실시예는 초기에 타이머 리스트 상에 두개의 처리가 있어, 34 및 36의 시간을 규정하는 이 두개의 처리를 가정한다. 메세지 채널은 초기에 "

이것은 40의 시간을 규정하는 하나의 타어머 입력 성분 및 채널(70)을 통과하는 하나의 채널 입력 성분을 갖는 타이머 교대 처리의 처리(P)를 나타낸다. 이 실시예는 초기에 타이머 리스트 상에 두개의 처리가 있어, 34 및 36의 시간을 규정하는 이 두개의 처리를 가정한다. 메세지 채널은 초기에 "준비"가 아니라, 타이머 리스트 상의 제 1처리가 준비되기 전에 "준비"가 된

K2E-PAT


준비"가 아니라, 타이머 리스트 상의 제 1처리가 준비되기 전에 "준비"가 된다. 타이머 교대 처리를 실행하기 위한 목적으로, 처리기는 먼저 "타이머 교대 시작" 명령어와, 하나의 타이머 입력 성분을 위한 "구동 타이머" 동작 및 채널(70)상에서 "구동 채널" 동작을 실행한다. 위치는 제 15a 도에 도시되어 있다. 처리(P)는 아직 디스케쥴이 아니며, "상태" 위치(67)는 처리가 교대 입력을 실행하는 것을 지시하기 위한 "구동.P"를 초기화하였다. T링크위치(68)은 타이머 입력이 심사되었던 것을 지시하는 값 "시간 세트.P"를 설정하였다. "시간"위치(69)는 이 경우에 심사된 오직 타이머 입력인 40 을 시험하는 어떤 타이머 입력의 제일 빠른 시간을 설정하였다. 타이머 리스트는 제각기 35 및 55 의 스케쥴하는 시간을 지닌 두개의 디스케쥴된 처리(X, Y)를 갖는다.

다. 타이머 교대 처리를 실행하기 위한 목적으로, 처리기는 먼저 "타이머 교대 시작" 명령어와, 하나의 타이머 입력 성분을 위한 "구동 타이머" 동작 및 채널(70)상에서 "구동 채널" 동작을 실행한다. 위치는 제 15a 도에 도시되어 있다. 처리(P)는 아직 디스케쥴이 아니며, "상태" 위치(67)는 처리가 교대 입력을 실행하는 것을 지시하기 위한 "구동.P"를 초기화하였다. T링크위치(68)은 타이머 입력이 심사되었던 것을 지시하는 값 "시간 세트.P"를 설정하였다. "시간"위치(69)는 이 경우에 심사된 오직 타이머 입력인 40을 시험하는 어떤 타이머 입력의 제일 빠른 시간을 설정하였다. 타이머 리스트는 제각기 35 및 55의 스케쥴하는 시간을 지닌 두개의 디스케쥴된 처리(X, Y)를 갖는다.

그다음에 처리기는 처리(P)를 위하여 "타이머 교대 대기" 명령어를 실행한다. 이것은 "준비"되었던 채널입력이 없는 처리(P)의 "상태"위치에서 발견되며, 클록 레지스터가 제 15a 도내의 시간(11)에 포함할때, 시간은 타이머 입력을 계속하도록 처리(P)를 위하여 아직 도달하지 않고, 겨로가로서 처리(P)는 타이머 리스트 안으로 삽입되며, 디스케쥴된다. 이것은 제 15b 도에 도시된 위치를 가져온다. 링크된 타이머 리스트는 지금 시간 순서된 순차내에 모두 세개의 처리(X, P 및 Y)을 갖는다. 약간의 시간이 지나 채널(70)은 상기채널을 통과하여 출력으로 가려는 출력형 처리 때문에 "준비"된다. 채널이 처리(P)의 처리 기술어를 포함할때, 처리(P)는 스케쥴되며, 제 15c 도에 도시된 상황을 초래하는 "비구동 타이머"명령어를 실행하기에 앞서 레지스터를 부하한다. 그다음 처리는 "비구동 타이머"동작을 실행하며, 이것은, 처리(P)를 위하여 "T 링크 위치"(68)을 판독하고, 처리가 작업공간 포인터를 타이머 리스트 상에 다음 처리로 포함할때, 처리는 아직 타이머 리스트 상에 있는 것을, 결정한다. 처리(P)가 아직 리스트 상에 있을때, 상기 타이머 입력 성분을 위한 시간은 아직 도달하지 않고, 결과적으로 타이머 성분은 선택되지 않는다. 그러므로 A 레지스터는 기계거짓을 설정하며 "타이머 리스트로부터 삭제"과정은 수행된다. 이것은 삭제 프래그를 값(1)으로 설정하고, B 레지스터에 TPTR 위치(90)로의 포인터를 부하하며, C 레지스터에 TPTR 위치(90)를 부하한다.

And then, a processor executes "timer alternation atmosphere" command for the processing (P). This is discovered in "the state" location of the processing (P) without the channel entry which became with "A preparation". And when the clock register includes in the time (11) of the 15a inside of a province, the time yet does not reach for the processing (P) in order to continue the timer input. It stands with the chaff furnace and this is inserted by the processing (P) is the timer list. And it is de-scheduled. This brings about the location shown in Figure 15b. The linked timer list now altogether has three processing (X, and P and Y) within the time *** consecutive. The time of a little is over and it passes through a channel and the channel (70) therefore the output type processing to run on an output "A preparation". When a channel includes the processing descriptor of the processing (P), the processing (P) is scheduled. And before executing the command leading to the situation "the deactivate timer" shown in Figure 15c, the register is carried a load of. Next, a processing enforces "the deactivate timer" operation. And this reads "T link position" (68) for the processing (P). When a processing includes the workspace pointer on the timer list to the next processing, a processing yet determines to have on the timer list. When it yet has the processing (P) on a list, the time for the timer input component yet does not reach. Consequently the timer component is not selected. Therefore, as to a register, the process is performed while setting up the instrument false "the deletion from the timer list". This sets up the deletion flag as the value (1). It carries a load of the pointer of the TPTR location (90) to B register. And it carries a load of the TPTR location (90) to C register.

K2E-PAT


그다음에 명령어는 제 15d 도에 도시된 것처럼 위치를 떠나면서 끝난다. 삭제 프래그가 값 1에 설정될때, 처리기의 다음 동작은 "삭제 단계"과정을 수행하는데 있다. TPTR 위치가 처리(X)의 작업 공간 포인터를 포함할때, TPTR 위치는 C 레지스터로 먼저 부하되는 처리(X)의 작업 공간 포인터가 되며, 그 결과로"삭제 단계"과정을 수행하는데 있어서, 정의된 "삭제 단계"의 라인 2 의 조건은 C 레지스터가 처리(P)의 작업 공간 포인터를 포함하지 않는다는 점에서 적용된다. 그러므로, 정의된 "삭제 단계"의 라인(5,6)에 따라, 처리는 처리(X)의 T 링크 위치로의 포인터를 B 레지스터에 부하하고, B 레지스터에 의해 지시된 위치의 내용을 C 레지스터에 부하함으로써, 타이머 리스트 내의 다음의 처리 위에서 행해지며, 그것은 처리(P)의 작업 공간으로의 포인터이다. 이것은 제 15e 도에 도시된 상황이다. 그다음에, "삭제 단계"과정은 끝나며, 삭제 프래그가 아직 설정됐을때, 처리기의 다음 동작은 다시 "삭제 단계"과정을 수행한다. "삭제 단계"과정의 라인(7)의 조건은 C 레지스터가 처리(P)인 전류 처리의 작업 공간 포인터를 포함하는 것이 지금 발견되고 있다.

And then, as to a command, while leaving a location as it is illustrated in Figure 15d, it is finished. When the deletion flag is set up in the value 1, the next operation of a processor performs "the erase step" process. When the TPTR location includes the workspace pointer of the processing (X), the workspace pointer of the processing (X) which firstly is loaded in C register becomes the TPTR location. And the process is performed to the result "the erase step". The defined condition of the line 2 of "the erase step" is applied to that C register does not include the workspace pointer of the processing (P). Therefore, according to lines (5,6) of defined "the erase step", a processing carries a load of the pointer of T link position of the processing (X) to B register. The content of the location indicated by B register is carried a load of to C register. In that way a processing is performed in the following processing within the timer list. And that is the pointer of the work space of the processing (P). This is the situation shown in Figure 15e. And then, "the erase step" process was finished. And when the deletion flag was yet set up, the next operation of a processor again performs "the erase step" process. "The erase step" The condition of the line (7) of the process is now discovered to include the workspace pointer of the current process in which C register is the processing (P).

이것은 리스트로부터 삭제되는 처리가 지금 발견되는 것을 지시하며, 정의된 "삭제 단계"의 라인(9)에 따라 삭제 프레그는 0 으로 된다. 이것은 타이머 리스트를 통과하여 또다른 삭제 단계를 방지한다. 정의된 "삭제 단계"의 라인(11, 12)에 따라서, 처리(P)는 처리(P)를 위하여 T 링크 위치(68)내에 일반적으로 가지고 있는 값을 C 레지스터 안으로 부하하고 그것은 처리(Y)의 작업 공간 포인터로 향하는 포인터이다. 처리(X)를 위하여 T 링크 위치가 있는 B 레지스터에 의해 지시된 위치안으로 향하는 C 레지스터의 값을 기록함으로써, 타이머 리스트로부더 제거된다. 바꾸어말하면, 처리(P)의 T 링크 위치의 내용이 처리(P)의 작업공간으로 향하는 포인터를 처리(Y)의 작업 공간으로 향하는 포인터에 의해 교체함으로써 변화가 된다.

This indicates that the processing deleted from a list is now discovered. And the deletion flag is according to the line (9) of defined "erase step" to 0. This passes through the timer list and it prevents the another erase step. According to lines (11, 12) of defined "the erase step", the processing (P) carries a load of the value which generally it has for the processing (P) within T link position (68) by C register and that is the pointer facing to the workspace pointer of the processing (Y). The value of C register facing to the inside of position indicated with B register in which has T link position for the processing (X) is recorded. In that way it removes with the timer leaes trough part and the value is removed. ***, by replacing the pointer in which the content of T link position of the processing (P) faces to the work space of the processing (P) with the pointer facing to the work space of the processing (Y) it is changed.

그다음에 처리기는 B 레지스터가 TPTR 위치의 내용이 부하되는 "삭제 단계"과정의 라인(13)을 따라감으로써 타이머 queue 상에서 떠난 처리가 있는지를 검사한다. 정의의 라인(15)에 따라서, 이것이 값 "비처리.P"를 갖는다면, 리스트 상에서 떠난 처리가 없다. 그다음에 배리드 시간 프래그는

And then, a processor inspects whether the where the content of the TPTR location is loaded "erase step" process has the processing left on the timer queue since B register chases the line (13) of the process or not. This according to the line (15), of the definition is the value " nonprocessing. It has P". If it is the case, it does not have the processing left on a list. And then, according to the line (17), the buried time flag is set up

K2E-PAT


라인(17)에 따라서 0로 설정된다. as 0.

반면에, "비처리.P"보다 다른 값이 정의의 라인(18)에 따라 발견된다면, 타이머 리스트 상에 또다른 처리가 있고, 다음 시간 레지스터는 정의의 라인(20)에 따라서 B 레지스터에 의해 지시된 처리의 시간 위치(69)로부터의 시간을 얻음으로써 새롭게 된다. 마지막으로 타이머 리스트로부터 처리(P)를 삭제한 후, 값"시간비세트.P"는 정의된 "삭제 단계"과정의 라인(21)에 따라 처리(P)의 T 링크 위치(68)안으로 기록된다. 이것은 제 15f 도에서 도시된 위치를 나타낸다.

On the other hand, " nonprocessing. The value which is different than P" is found out according to the line (18) of the definition. If it is the case, the value has the another processing on the timer list. The next time register is new by getting the time from the temporal position (69) of the processing indicated according to the line (20) of the definition by B register. Finally, the value " time ratio set the processing (P) is deleted from the timer list. According to the line (21) of P "it is defined" erase step " process, it is recorded by T link position (68) of the processing (P). This shows the illustrated location in Figure 15f.

처리(P)는 더이상 타이머 상에 있을 수 없으나, 아직 전류 스케쥴된 처리가 있다. 그러므로 그것은 "비처리 채널"인 다음 명령어를 실행한다. 이것은 처리(P)의 작업공간 위치내에 값 -1 을 찾아내며, 그 결과로 채널(70)은 처리의 입력을 위하여 선택된다. 적당한 코드 오프셋은 부하(P)를 위하여 작업 공간의 0 위치 안으로 부하되어 다음의 명령어 "교대 끝"을 완성할때, 코드 오프셋이 처리(P)를 위하여 명령어 포인터에 가해지므로, 처리는 채널 입력의 선택에 따라 프로그램의 올바른 부분이 이동한다.

The processing (P) any more cannot have on a timer. But it has processing yet scheduled with current. Therefore, that executes a command after being "the nonprocessing channel". This seeks out the value -1 within the work space location of the processing (P). And the channel (70) is selected as the result for the input of a processing. When the appropriate the code offset is loaded for the load (P) by 0 location of the work space and it completes the following command "the alternation end", the code offset is applied for the processing (P) in the instruction pointer. Therefore, as to a processing, the right part of the program moves according to the selection of the channel entry.

메세지 채널 혹은 타이머로부터 교대 입력을 실행하는 처리는 위한 프로그램

The program which the processing executing the alternation input from the message channel or the timer respects.

[실시예] [Embodiment]

이 실시예 프로그램은 회전속도 조절바퀴에 의해 매초당 수회전을 계산하기 위해 준비된다. 처리는 하나는 "회전"이라 명명되고, 다른 하나는 매초당 회전을 표시하는 "rps"라 명명된 두개의 채널을 통과하여 전달하도록 준비된다. 처리는 회전속도 조절바퀴가 회전을 행할때마다 "회전"채널로부터 입력이 준비된다. 처리는 또한 타이머 입력을 받아서 처리가 예정된 시간의 발생에 대해 대답하도록 한다.

This embodiment program is prepared in order to calculate the several occasions former per every second with the rotary speed control wheel. As to a processing, one is named because of being "A rotation". In order to pass through two channels which are named because of indicating a rotation per every second "rps" and it delivers the other one is prepared. As to a processing, an input is prepared from a channel whenever the rotary speed control wheel performs a rotation "A rotation". A processing receives the timer input and it moreover accounts for the generation of the time in which a processing is scheduled.

이 실시예에서 예정된 시간은 1 초 기간의 연속 통과이다. 처리는 1 초 동안 발생했던 다수의 회전의 채널자"rps"를 통과하여 각각의 매초동안 배출되도록 준비한다. 프로그램에서 다음의 추가적인 주해가 사용된다.

In this preferred embodiment, the scheduled time is the continuity passage of 1 second period. As to a processing, in order to pass through the channel person "rps" of the rotation generated for 1 second of the multiple and it is ejected for each every second it prepares. In the program, the additional annotation is used.

처리기 클록의 전류값은 NOW 로 표시된다. occam 처리는

The current value of the processor clock is indicated as NOW. The occam processing is a variable:presently(now)

변수 : 현재 (now)

K2E-PAT


처리기클록의 전류값을 변수로 지정한다. "타이머"입력은 t 이후 대기로 표시한다. 처리기 클록이 시간 t 를 초과한 시간을 가질때까지 처리가 진행되지 않는다는 것을 이 입력은 규정한다.

The current value of the processor clock is designated as a variable. "Timer" An input indicates after a t by an atmosphere. This input prescribes that a processing does not go on until it has the time when the processor clock exceeds the time t/6.

이 처리의 프로그램은 다음과 같다. The program of this processing is as follows.

1. VAR 앤드 of 주기, 회전 : 1.VAR and of cycle, and a rotation:


3. 회전 : =0 3. rotation: =0.

4. 주기의 단부 : 현재 4. the end part of a cycle: presently

5. 주기의 단부 : 주기의 단부+10000 5. the end part of a cycle: the end part +10000 of a cycle.

6. 참일때 6. It is a truth.

7. ALT 7. ALT

8. 회전? 어느정도 8. The rotation ?, to some extent.

9. 회전 : 회전+1 9. rotation: rotation +1.

10. 주기의 단부 이후 대기 10. The end part of a cycle, next, an atmosphere.


12. rsp : 회전 12. rsp: rotation.

13. 회전 : =0 13. rotation: =0.

14. 주기의 단부 : =주기의 단부+10000 14. the end part of a cycle: the end part +10000 of the = cycle.

프로그램의 라인(1)에서, 처리는 두개의 변수를 사용하는데 그중 하나는 일초 주기내에 발생하는 다수의 회전을 세는데 사용하는 "회전"이라 명명된 것이고, 다른 하나는 일초간의 전류 주기의 종료를 지시하는 처리기의 클록값을 기록하기 위해 사용되는 "주기의 단부"인 것을 규정한다. 라인 (2)은 순차가 라인(3 내지 6)에서 시작되는 것으로 규정한다. 라인(3)에서 회전수의 계산은 0 에서 시작된다. 라인(4)에서 처리기 클록의 전류값이 판독되어, 라인(5)은 일초 주기의 말미를 위하여 처리기의 클로값을 계산할 수 있다. 라인(5)에 사용된 값 10000 은 일초 이내에 처리기 클록의 배수이다. 라인 6은 라인(7, 14) 사이를 뒤따르는 교대 처리가 연속적으로 되풀이되는 것을 지시한다. 라인(7)은 타이머 교대 처리로서 처리와 동일하게 된다. 라인(8, 10)은 두개의 교대 입력을 설정한다. 라인 8 은 만약 회전 속도 조절 바퀴가 회전을 끝냈다면 "회전"채널로부터 신호를 입력한다. 만약 이 입력이 선택된다면, 라인(9)상에서 병행 처리는 회전수의 증가로 하여금 일초 주기의 전류로 계산하는 것이 실행된다. 라인(10)의 타이머

In the line (1) of the program, it uses two variables to count the rotation of the multiple generated around the middle one is one second cycle it use "rotation"s a processing is named. Dissimilar one prescribes that one is used "the end part of a cycle" in order to record the clock value of the processor indicating the termination of the current cycle between one second. As to the line (2), it prescribes that a consecutive is commenced in the line (3 through 6). In the line (3), the calculation of the number of rotation is initiated in 0. In the line (4), the current value of the processor clock is read. The line (5) can calculate the claw value of a processor for the end of one second cycle. The value 10000 used for the line (5) is the drainage of the processor clock within one second. The line 6 indicates that the stagger following the line (7, 14) interval around is consecutively,sequentially,serially repeated. The line (7) is identical with a processing as the timer stagger. Lines (8, 10) set up two alternation inputs. As to the line 8, the rotary speed control wheel inputs a signal from a channel if it completed a rotation "A rotation". This input is selected. If it is the case, the overlap processing is performed on the line (9) to calculate as the current of one second cycle to the increment of the number of rotation. As to the timer input of the line (10), the current can be selected when the current of one second cycle was completed. This timer inputted with if,

K2E-PAT


입력은 일초 주기의 전류가 완료되었을때 선택될 수 있다. 만약 처리로 입력되는 이 타이머가 선택된다면, 라인(12, 13 및 14)상의 병행 처리는 실행된다. 라인(12)은 일초내에 발생하는 회전수의 계산을 지시하는 "rsp"채널을 통과하여 출력을 준비한다. 라인(13)은 회전 카운터를 0 으로 리셋하고, 라인(14)은 다음 일초 주기의 끝시간을 계산한다.

a processing is selected. If it is the case, the overlap processing on lines (12, 13 and 14) is performed. The channel indicating the calculation of the number of rotation generated around one second "rsp" is passed through and an output is prepared for. The line (13) resets a rev-counter to 0. The line (14) calculates the end time of the next one second cycle.

이러한 프로그램을 이행하는 명령어 편차는 다음과 같다.

The command deviation fulfilling this program is as follows.

Image 3 not available Image 4 not available 이 명령어 순차에 도시된 것처럼 라인(1, 2)은 회전수 계산을 0 으로 초기화한다. 라인(3, 4)는 처리기 클록을 판독할 부하 타이머를 작동하기 위해 pfix 기능을 사용한다. 라인(6 내지 11)은 연속 pfix 기능과 일초주기의 단부에서 처리기의 클록값을 계산하기 위한 추가된 정수 기능을 사용한다. 타이머 교대 입력은 라인(13)에서 시작하며 라인(13, 14)은 "타이머 교대 시작" 작동하기 위해 pfix 기능을 사용한다. 라인(15)은 포인터에 "회전" 채널을 부하하며 라인(16a, 17)은 "구동 채널" 작동하기 위한 pfix 기능을 사용한다. 라인(18)은 변수 "주기의 단부" 값을 부하한다. 라인(19)은 감시값을 부하하고, 라인(20, 21)은 "구동 타이머"작동하기 위한 pfix 기능을 사용한다. 라인(22, 23)은 "타이머 교대 대기"를 수행한다. 라인(24 내지 27) 채널 입력을 재심사한다. 라인(24)은 "회전" 채널을 동일시한다. 라인(25)는 선택기 참 감시값을 부하한다. 라인(26)을 만약 채널 입력이 선택된다면 필요한 명령어를 부하한다. 라인(28 내지 32)는 타이머 입력을 재심사한다. 라인(28)은 변수 "주기의 단부"를 부하한다. 라인(29)은 감시값을 부하하며, 만약 처리가 타이머입력을 선택하고, 라인(31, 31)가 "비구동 타이머"를 실행한다면, 라인(30)은 필요한 명령어 오프셋을 부하한다. 라인(32a, 33)은 "교대 단부"를 실행한다. 라인(35)은 만약 채널 입력이 선택된다면 실행될 제 1 명령어이다. 라인(45)은 만약 타이머 입력이 선택된다면 실행될 제 1명령어 이다.

Lines (1, 2) initialize the number of rotation calculation to 0 as it is illustrated in this command consecutive. As to lines (3, 4), in order to operate the load timer reading the processor clock, it uses the pfix function. In the end part of one second cycle and series pfix function, the line (6 through 11) uses the added function of water purification for calculating the clock value of a processor. As to the timer alternation input, while starting in the line (13), in order to operate with "the timer alternation beginning", lines (13, 14) use the pfix function. The line (15) carries a load of "A rotation" channel to a pointer and lines (16a, 17) use the pfix function for operating with "the drive channel". The line (18) carries a load of the variable "the end part of a cycle" value. The line (19) carries a load of the monitoring value. Lines (20, 21) use the pfix function for operating with "the drive timer". Lines (22, 23) perform "the timer alternation atmosphere". The line (24 through 27) channel entry is reexamined. The line (24) regards in the same light with "A rotation" channel. The line (25) pretty carries a load of the monitoring value with selector. If the channel entry is the line (26) selected, the necessary command is carried a load of. The line (28 through 32) reexamines the timer input. The line (28) carries a load of the variable "the end part of a cycle". The line (29) carries a load of the monitoring value. And a processing selects the timer input. Lines (31, 31) enforce "the deactivate timer". If it is the case, the line (30) carries a load of the necessary command offset. Lines (32a, 33) enforce "the alternation end part". The line (35) is the first command which is performed if the channel entry is selected. The line (45) is the first command which is performed if the timer input is selected.

본 발명은 앞선 실시예에 항목에 제한을 두지 않았다.

The present invention did not put a limit in the embodiment preceding in an item.

K2E-PAT


Claims

Claim 1

각각의 처리에 대해 그 처리를 식별하기 위해 제 1 포인터를 형성하는 단계와, 각각의 처리에 대해 상기 처리동안 프로그램 스테이지를 지시하기 위해 제 2 포인터를 형성하는 단계와, 상기 처리기에 의해 실행되는 현행 처리를 지시하는 것을 포함하는 처리기에 의해 실행동안 다수의 처리를 스케쥴링하는 단계와, 상기 처리기에 의해 실행될 처리의 시간 의존 콜렉션을 식별하는 단계를 포함하며, 최초의 스케쥴링 시간을 가진 상기 콜렉션의 처리가 그다음 처리로서 지시되는 다수의 명령을 가진 프로그램을 각각의 병행 처리가 실행하는 컴퓨터 시스템내에서, 적어도 일부의 처리가 시간 의존 처리인 병행 처리 운영 방법에 있어서, 각각의 스케쥴링 시간은 각각의 처리에 대해 시간의존 콜렉션내에 제공되는 것과, 상기 현행 처리의 실행은 현행 처리가 실행을 연속하지 않기 전에 스케쥴링 시간을 지시하는 시간 관련 명령을 포함하는 순차 명령을 실행하는 것과, (a) 상기 스케쥴링 시간이 지금 도달되었는지의 여부를 결정하고, (b) 상기 스케쥴링 시간이 아직 도달되지 않았다는 결정에 응답하여 (i) 상기 처리동안 상기 제 2 포인터를 기억하는 것과, (ii) 상기 현행 처리의 실행을 중지하는 것과, (iii) 스케쥴링 시간이 콜렉션내의 순차 스케쥴링 시간을 형성하도록 시간순 콜렉션내의 위치에서 상기 시간순 콜렉션에 중지된 처리를 부가하는 것과, (iv) 또한 스케쥴된 처리를 지시하기 위해 현행 처리의 지시를 설정함으로서 상기 시간관련 명령의 실행에 응답하는 것과, 상기 다음 처리의 스케쥴링 시간 이후의 시간에서, 상기 다음 처리를 지시하기 위해 현행 처리의 지시를 설정함으로서 현행 처리를 중지하는 명령을 실행하기 위해 응답하고, 상기 다음 처리동안 제 2 포인터에 의해 지시된프로그램 스테이지에서 상기 다음 처리를 실행하는 단계를 포함하는 것을 특징으로 하는 시간 의존 병행 처리 운영방법.

The time dependent overlap processing operation method including the thing enforcing the sequential order, the thing which decides whether or not; and (a) scheduling time now reached memorizes (i) processing during second pointer in response to the crystallization, the thing stopping the execution of (ii) existing processing, the thing, the thing, and the step that answers in order to set up the indication of the existing processing in order to indicate the next processing in the time of the scheduling time next of the next processing, execute the command stopping the existing processing; and practices the next processing with the next processing during second pointer in the indicated program stage of the overlap processing operation method in which it includes the step scheduling a plurality of processings for an execution, and the step distinguishing the time dependent collection of the processing performed with a processor with the processor which includes the step building up the first pointer, the step that builds up the second pointer in order to indicate the processing during program stage on each processing, and the thing instructing on the existing processing performed by a processor in order to distinguish the processing about each processing; and at least, the partial processing of the processing of the collection having the initial scheduling time is next the time dependent processing in computer system in which each overlap processing performs the program having indicated an plurality of commands as a processing, wherein: each scheduling time are comprised of the time related command which the execution of the thing, and existing processing provided within the time dependent collection indicates the scheduling time on each processing before the existing processing does not continue an execution; as to the, (b) scheduling time yet did not reach; the thing adds the stopped processing to the sequence of time collection in the location within the sequence of time collection so that (iii) scheduling time form the sequential scheduling time within a collection; and the thing sets up, answers the indication of the existing processing to the execution of the time related command in order to instruct on the processing moreover scheduled with (iv).

Claim 2

제 1 항에 있어서, 시간 관련 명령을 실행한 다음, 상기 스케쥴링 시간이 지금 도달되었는지의 여부를 결정하는 단계가 그 스케쥴링 시간이 이미 도달되었다는 것을 지시할때, 현행 처리를 중지함이 없이 실행을 계속하는 단계를 더 특징으로 하는 시간 의

The time dependent overlap processing operation method which indicates that the scheduling time of a step already reached; and more has the step that continues an execution without stopping the existing processing as a feature of claim 1, wherein the time related command is executed; and

K2E-PAT


존 병행 처리 운영방법. whether or not is decided. The scheduling time now reached.

Claim 3

제 1 항에 있어서, (a) 각각의 처리용으로 다수의 번지 가능 메모리 위치를 포함하는 각각의 작업 공간을 메모리내에 확립하고, 각각의 작업 공간의 상기 위치에 대응 처리와 관련된 변수를 기록하는 단계와, (b) 처리하는 스케쥴링 시간의 지시와 그 다음 스케쥴링 시간의 처리동안 상기 제 1 포인터의 지시를 리스트로 각 처리의 작업 공간내에 제공함으로써 시간 의존 콜렉션을 형성하는 단계를 더 특징으로 하는 시간의 존 병행 처리 운영방법.

The zone overlap processing operation method of the time it establishes each work space in memory; and to more have the step, recording the variable relating to the location of each work space to the processing reaction and the step that forms the time dependent collection by providing the indication of the processing during first pointer of the indication of the scheduling time to process with (b) and next scheduling time to a list within the work space of each processing, as a feature of claim 1, wherein whether it earns with (a) each *** of the multiple or not the available memory location is included.

Claim 4

제 1 항에 있어서, 다수의 처리 스케쥴링은 스케쥴링 시간을 대기하지 않고 스케쥴된 콜렉션의 처리를 식별하는 것을 포함하고 처리기에 의해서 실행동안 준비하고, 그로써, 상기 다음 처리는 스케쥴된 콜렉션에 부가되어, 스케쥴링 시간 이후에 시간 의존 콜렉션으로 부터 제거되는 단계를 포함하는 것을 특징으로 하는 시간 의존 병형 처리 운영방법.

The time dependent medium processing operation method of claim 1, wherein a plurality of processing schedulings include to distinguish the processing of the collection which does not queue the scheduling time and is scheduled and it prepares with a processor for an execution; the next processing is added as that in the scheduled collection; and it includes the step removed after the scheduling time from the time dependent collection.

Claim 5

제 3 항에 있어서, 상기 스케쥴된 콜렉션은 링크된 리스트로서 형성되며, 스케쥴된 리스트상의 각각의 처리는 스케쥴된 리스트의 그 다음 처리에 적합한 제 1 포인트의 지시를 작업 공간에 기억 시키는 단계를 더 특징으로 하는 시간 의존 병형 처리 운영방법.

The time dependent medium processing operation method which more has a step as a feature of claim 3, wherein the scheduled collection as described above is formed as the linked list; and scheduled each processing on the list memorizes the indication which is suitable for the next processing of the scheduled list of the first point in the work space.

Claim 6

제 1 항 내지 5 항중 어느 한항에 있어서, 각각의 처리에 적합한 우선순위를 지시하고 처리의 제 1 및 제 2 시간 의존 콜렉션을 확립하는 단계로서, 상기 제 1시간 의존 콜렉션은 공통 제 1 우선순위의 처리를 포함하고, 상기 제 2 시간 의존 콜렉션은 상기 제 1 우선 순위와 상이한 공통 제 2 우선순위의 처리를 포함하는 것을 더 특징으로 하는 시간 의존 병형 처리 운영방법.

The time dependent medium processing operation method which is more done by a feature to include the processing of the common material 2 priority of any one of claims 1 through 5, wherein the period dependence collection it is the step that indicates the priority which is suitable for each processing includes the processing of the common material 1 priority; and the second time dependence collection is different with the first priority.

Claim 7

제 1 항 내지 5 항중 어느 한항에 있어서, 처리들간에 데이타 통신을 가능케하기 위해 다수의 번지가능통신 채널을 통하여 현행 처리들간에 메시지를 전송함으로써, 각각의 처리는 두처리가 대응하는 프로그램 스테이

The time dependent overlap processing operation method which more has the step enforcing the sequence instruction within the program which includes the communications statement to complete the message transfer between two processings when being in the program stage as a feature of

K2E-PAT


지에 있을 때 두 처리간에 메시지 전송을 완성하게끔 통신 명령을 포함하는 프로그램내의 순서 명령을 실행하는 단계를 더 특징으로 하는 시간 의존 병행 처리 운영방법.

any one of claims 1 through 5, wherein in each processing it makes data telecommunication possible between processings, two processings correspond.

Claim 8

제 1 항 내지 5 항중 어느 한항에 있어서, 다수의 택일 시간 관련 구성요소를 갖는 처리를 설행함으로서, 각각의 구성요소와 관련된 시간을 지시하고 어떤 구성요소와도 관련된 시간이 지금 발생했는지의 여부를 결정하는 단계를 더 특징으로 하는 시간 의존 병행 처리 운영방법.

The time dependent overlap processing operation method which is a processing the theory row box; and more has the step deciding whether or not indicated the time relating to each element and the time relating to any kind of element was now generated as a feature of any one of claims 1 through 5, wherein it has lots of the alternative time associated component.

Claim 9

제 8 항에 있어서, 어떤 택일 시간 관련 구성요소와도 관련된 최초 시간이 아직 발생되지 않았다면 상기 처리를 디스케쥴링하고 시간 의존 콜렉션에 상기 처리를 부가하는 단계를 특징으로 하는 시간 의존 병행처리 운영방법.

The time dependent overlap processing operation method having the step that adds a processing a processing to a descheduling and time dependent collection if the earliest time was not yet generated as a feature of claim 8, wherein it relates to any kind of alternative time associated component.

Claim 10

제 9 항에 있어서, 처리 상태를 지시하기 위해 또한 상기 처리가 택일 구성요소로 하는 것을 지시하기위해 적어도 하나의 특수값으로 처리와 관련된 메모리 위치내에 적재하는 단계를 더 특징으로 하는 시간 의존 병행 처리 운영방법.

The time dependent overlap processing operation method which more has the step that loads within the memory location relating to one special value to a processing at least as a feature in order to indicate a thing of claim 9, wherein moreover, a processing is done by the alternative element in order to indicate the process state.

Claim 11

제 10 항에 있어서, 적어도 하나의 택일 구성요소가 준비되므로서 상기 처리가 디스케쥴될 필요가 없는것을 지시하기 위해 제 1특징값 또는 , 하나의 택일 구성요소와 관련된 시간의 도착을 대기시키는 동안 상기처리가 디스케쥴되는 단계를 지시하기 위해 상이한 특정값을 메모리 위치내에 적재하는 단계를 더 특징으로하는 시간 의존 병행 처리 운영방법.

The time dependent overlap processing operation method which more has the step that loads the different definite value within the memory location in order to indicate the step that a processing is de-scheduled while having the arrival of the time on standby as a feature of claim 10, wherein it relates to the alternative element of the first feature value or the , one in order to indicate that a processing is no need to be de-scheduled since one or more alternative element is prepared.

Claim 12

제 8 항에 있어서, 택일 구성요소가 여전히 선택되어 있지 않은 것을 지시하기 위해 또한 특정값을 처리와 관련된 메모리 위치내에 적재하고, 상기 처리가 스케쥴될때 택일 처리 구성요소중 하나를 선택하기 위해 상기 또한 특정값에 응답하는 단계를 더 특징으로 하는 시간 의존 병행 처리 운영방법.

The time dependent overlap processing operation method which loads moreover, the definite value within the memory location relating to a processing in order to indicate a thing; and more has the step answering to a , moreover, the definite value as a feature in order to select one out of the alternative processing composition element when a processing is scheduled of claim 8, wherein the alternative element is not still selected.

K2E-PAT


Claim 13

제 8 항에 있어서, 상기 택일 구성요소중 적어도 하나는 통신 채널을 통하여 메시지를 입력시키는 것을 포함하고 그 방법은 임의 시간 관련 구성요소의 초기 시간이 지금 발생됐는지의 여부를 결정하고 또한 임의 통신 채널이 지금 메시지를 입력하도록 준비중 인지의 여부를 결정하는 단계를 포함하는 것을 더 특징으로 하는 시간 의존 병행 처리 운영방법.

The time dependent overlap processing operation method including a thing and the method is more done by a feature to include the step deciding whether or not and the initial time of the arbitrary time associated component was now generated decides whether or not is among a preparation so that moreover, the arbitrary communications channel now input a message of claim 8, wherein the alternative element, at least, one inputs a message through the communications channel.

Claim 14

적어도 일부의 처리가 시간 의존인 다수의 병형 처리를 실행하기 위한 메모리 및 처리기와, 상기 처리기에 의해 실행되는 현행 처리를 지시하기 위해 번지 가능 기억 소자를 포함하는 스케쥴링 시스템과, 콜렉션내의 처리에 적합한 각각의 스케쥴링 시간 이후에 상기 처리기에 의해서 콜렉션 대기 실행을 형성하는 하나 또는 그 이상의 처리를 식별하고 스케쥴링 시간을 발생한 후 처리기에 의해서 실행에 적합한 콜렉션내의 그 다음 처리를 지시하기 위해 다음 처리 지시기를 가진 타이머 리스트를 포함하며, 청구범위 제 1 항의 방법을 실행하는데 사용하기 위한 마이크로 컴퓨터에 있어서, 기억 위치(69)의 세트는 상기 콜렉션내의 처리가 실행에 적합하게 준비되어 있을 때 각각의 스케쥴 시간을 식별하기 위한 상기 타이머와 관련되고, 제어 시스템(13, 14, 15, 32)은 최초 스케쥴링 시간을 갖는 선행 처리와 나중의 스케쥴링 시간을 갖는 다음 처리간의 시간순 위치에서 상기 콜렉션에 또한 처리를 부가하기 위해 제공되는 것을 특징으로 하는 마이크로 컴퓨터.

At least, the microcomputer which includes the timer list having scheduling system, and the next treatment basin time one or the processing described in the above forming the collection atmosphere execution after each scheduling time including the memory and the processor for practicing lots of the medium processing, and the available memory device in order to instruct on the existing processing performed by a processor, it earns, and is provided from the sequence of time location between a processing after having the scheduling time of preprocess and latter having control systems (13, 14, 15, 32) is the initial scheduling time the set of the storage position (69) relates to the timer it is suitable for an execution as to the microcomputer it executes a method of claim 1 in order to add moreover, a processing to a collection. As to the memory and the processor for, the partial processing is the time dependent. The next treatment basin time one or the processing described in the above forming the collection atmosphere execution after each scheduling time is suitable for the processing within a collection with a processor is distinguished and after being generated the scheduling time, the next processing within the collection which is suitable for an execution is indicated with a processor.

Claim 15

제 14 항에 있어서, 상기 메모리는 각각의 처리를 위해 다수의 번지 가능 장소를 갖는 각각의 작업공간(60)을 제공하며, 상기 시간순 리스트의 처리에 적합한 상기 작업 공간의 각각은 (i) 대응처리와 관련된 변수를 기록하기 위한 제 1 메모리 위치와, (ii) 대응 처리에 적합한 상기 프로그램 스테이지 지시기용의 제 2 메모리 위치(65)와, (iii) 상기 시간순 리스트에 그 다음 처리를 식별하기 위한 제 3 메모리 위치(68)를 포함하는 것을 더 특징으로 하는 마이크로 컴퓨터.

The microcomputer which provides each work space (60); and more has each of the work space which is suitable for the processing of the sequence of time list to a feature to include the first memory location for recording the variable relating to (i) processing reaction, the second memory location (65) of the program stage indication appointment, and the third memory location (68) for distinguishing the next processing in (iii) sequence of time list of claim 14, wherein the memory has the available place whether it earns for each processing of the multiple or not, and the second memory location (65) of the program stage indication appointment is suitable for (ii) processing reaction.

K2E-PAT


Claim 16

제 14 항에 있어서, 기억 수단(52, 53, 66)은 처리기(12)에 의해 실행에 적합한 스케쥴될 처리 준비의 콜렉션을 식별하기 위해 제공되고, 그 곳에서 그 자체의 스케쥴링 시간이 도달된 후 타이머 리스트로부터의 제거에 따라 처리가 부가되는 것을 더 특징으로 하는 마이크로 컴퓨터.

The microcomputer which is provided in order to distinguish the collection of the scheduled processing preparation; and is more done by a feature that a processing is added according to a removal from the timer list. After the scheduling time of an itself reaches in that place of claim 14, wherein storage devices (52, 53, 66) are suitable for an execution with the processor (12).

Claim 17

제 15 항 또는 제 16 항에 있어서, 각 처리의 작업 공간은 타이머 리스트와 스케쥴된 콜렉션이 각각 처리작업 공간(60)을 통하여 링크된 리스트를 포함하도록 스케쥴된 콜렉션내의 그 다음 처리를 지시하기 위해 부가 메모리 위치(66)가 제공되는 것을 더 특징으로 하는 마이크로 컴퓨터.

The microcomputer which is more done by a feature that the memory location (66) of the part is provided in order to instruct on the next processing within the collection which is scheduled so that a collection include the list linked through the respective processing task space (60) of claim 15 or 16, wherein the work space of each processing is scheduled with the timer list.

Claim 18

제 14 항 내지 제 16 항중 어느 한항에 있어서, 처리들간에 동기화된 메시지를 전송하도록 하기 위해 번지 가능 통신 채널(70, 25)를 더 포함하는 것을 특징으로 하는 마이크로 컴퓨터.

The microcomputer which whether earns in order to makes transmit the message synchronized between processings as to any one of claims 14 through 16 or not more includes available communications channels (70, 25).

Drawings

Figure 1

Figure 2a

K2E-PAT


Figure 2b

Figure 3

K2E-PAT


Figure 4

K2E-PAT


Figure 5

K2E-PAT


Figure 6

Figure 7

K2E-PAT


Figure 8

Figure 9a

K2E-PAT


Figure 9b

Figure 9c

Figure 9d

K2E-PAT


Figure 10a

K2E-PAT


Figure 10b

Figure 10c

K2E-PAT


Figure 10d

K2E-PAT


Figure 10e

K2E-PAT


Figure 11a

K2E-PAT


Figure 11b

Figure 11c

K2E-PAT


Figure 12a

Figure 12b

Figure 12c

K2E-PAT


Figure 13a

Figure 13b

Figure 13c

K2E-PAT


Figure 13d

Figure 13e

Figure 13f

K2E-PAT


Figure 14a

Figure 14b

Figure 14c

K2E-PAT


Figure 14d

Figure 15a

K2E-PAT


Figure 15b

K2E-PAT


Figure 15c

K2E-PAT


Figure 15d

K2E-PAT


Figure 15e

K2E-PAT


Figure 15f

K2E-PAT


k2e-pat page 1 대한민국특허청(kr) korea patent office (kr) · 2007-07-10 · 제임스 씨....

Documents