op97: 低消費電力, 高精度オペアンプ - analog devices低消費電力, 高精度...
TRANSCRIPT
OP97 正誤表
本 社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200
大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868
この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2010 年 4 月 26 日現在、アナログ・デバイセズ株式会社で確認した誤りを
記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。
正誤表作成年月日： 2010 年 4 月 26 日
OP97 データシート
訂正箇所：
P.13 下
Figure 37
NONINVERTING AMPLIFIER の回路が間違っています。正しい回路は右の回路です。
誤 正
低消費電力, 高精度
オペアンプ OP97
Rev. E
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2005 Analog Devices, Inc. All rights reserved.
本 社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200
大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868
特長
低電源電流: 600 µA max
OP07 タイプオペアンプの性能
入力オフセット電圧: 20 µV max
オフセット電圧ドリフト: 0.6 µV/°C maｘ
超低入力バイアス電流
25°C: 100 pA max
−55°C to +125°C: 250 pA max
高同相電圧除去比: 114 dB min
拡張工業温度範囲: −40°C to +85°C
ピン配置
0029
9-00
1
NULL NULL
V+–IN
V–
+IN OUT
OVERCOMP
1
2
3
4
8
7
6
5
OP97
図 1. 8 ピン PDIP (P Suffix)
8 ピン SOIC (S Suffix)
概要 OP97 は産業界の標準になってる高精度オペアンプ OP07 の低
消費電流相当品です。 OP97 は OP07 の標準的な特性を維持し
ながら、消費電流がわずかに 600 µA で、OP07 の消費電流の
1/6以下となってます。入力オフセット電圧は 25 µV と極小で、
温度ドリフトも 0.6 µV/°C 以下です。従ってほとんどの回路で外
付けオフセット調整は必要ありません。
さらにいくつかの性能について OP07 より改善されています。
顕著な特性は入力バイアス電流で、全軍用温度範囲で 250 pA 以
下となっています。OP97 は高温度動作が要求される高精度長
時間積分回路あるいはサンプル・ホールド回路に最適です。
又 OP97 は同相電圧除去や電源電圧除去も改善されており、
OP07 より広範囲の同相電圧、電源電圧で両方とも 114 dB minです。優れた PSR（電源電圧除去）、広い動作電源範囲
（±2.25 V to ±20 V）、最小の消費電力の組み合わせにより
OP97 は携帯用、バッテリ駆動計測器に最適のオペアンプとな
っています。
OP97 は OP07 と同じピン接続です。オフセット調整用ポテン
ショメータは Pin1 と Pin8 の間に接続され、ワイパ（摺動子）
は V+に接続します。
AD725, OP05, OP07, OP12, PM1012 などのタイプのオペアン
プの変わりに OP97 を使用すればその回路の性能が向上します。
回路に使用されてる 741 タイプのオペアンプをオフセット調整
なし、あるいはオフセット調整回路を外して OP97 に置き換え
ることができる可能性あります。
OP97
Rev. G ―2/17―
目次 特長 .............................................................................................................................. 1
ピン配置 .................................................................................................................... 1
概要 ................................................................................................................. 1
改訂履歴 ....................................................................................................... 2
仕様 ................................................................................................................. 3
電気的特性 ............................................................................................. 3
絶対最大定格 ............................................................................................. 5
熱抵抗 ....................................................................................................... 5
ESD の注意 ........................................................................................... 5
標準的な性能特性................................................................................... 6
アプリケーション情報 ....................................................................... 11
AC 性能 .......................................................................... 12
ガード・リングとシールド ............................................................. 13
外形寸法 .................................................................................................... 15
オーダー・ガイド ............................................................................ 16
改訂履歴
3/09—Rev. F to Rev. G
Changes to Figure 20 and Figure 23 ........................................... 9 Changes to Figure 26 and Figure 27 ......................................... 10 Updated Outline Dimensions ..................................................... 15 Changes to Ordering Guide ....................................................... 16 11/07—Rev. E to Rev. F
Updated Format ............................................................. Universal Changes to Ordering Guide ....................................................... 16 07/03—Rev. D to Rev. E
Deleted H-08A ............................................................... Universal Deleted Q-8 .................................................................... Universal Deleted E-20A................................................................ Universal Deleted Die Characteristics ......................................................... 4 Deleted Wafer Test Limits ............................................................ 4 Updated TPC 14 .......................................................................... 5 Updated Outline Dimensions ..................................................... 10
01/02—Rev. C to Rev. D
Edits to Absolute Maximum Ratings ............................................ 3 Edits to Ordering Guide ............................................................... 3 Deleted DICE Characteristics ..................................................... 3 Deleted Wafer Test Limits ........................................................... 3 Edits to Applications Information ........................................... 7
OP97
Rev. G ―3/17―
仕様 電気的特性
特に指定のない限り VS = ±15 V, VCM = 0 V, TA = 25°C
表 1.
OP97E OP97F
Parameter Symbol Conditions Min Typ Max Min Typ Max Unit
INPUT CHARACTERISTICS
Input Offset Voltage VOS 10 25 30 75 μV
Long-Term Offset Voltage Stability ΔVOS/Time 0.3 0.3 μV/month
Input Offset Current IOS 30 100 30 150 pA Input Bias Current IB ±30 ±100 ±30 ±150 pA Input Noise Voltage en p-p 0.1 Hz to 10 Hz 0.5 0.5 μV p-p Input Noise Voltage Density en fO = 10 Hz1 17 30 17 30 nV/√Hz fO = 1000 Hz2 14 22 14 22 nV/√Hz Input Noise Current Density in fO = 10 Hz 20 20 fA/√Hz Large Signal Voltage Gain AVO VO = ±10 V; RL = 2
kΩ 300 2000 200 2000 V/mV
Common-Mode Rejection CMR VCM = ±13.5 V 114 132 110 132 dB Input Voltage Range3 IVR ±13.5 ±14.0 ±13.5 ±14.0 V
OUTPUT CHARACTERISTICS Output Voltage Swing VO RL = 10 kΩ ±13 ±14 ±13 ±14 V Differential Input Resistance4 RIN 30 30 MΩ
POWER SUPPLY
Power Supply Rejection PSR VS = ±2 V to ±20 V 114 132 110 132 dB
Supply Current ISY 380 600 380 600 μA
Supply Voltage VS Operating range ±2 ±15 ±20 ±2 ±15 ±20 V
DYNAMIC PERFORMANCE
Slew Rate SR 0.1 0.2 0.1 0.2 V/μs
Closed-Loop Bandwidth BW AVCL = 1 0.4 0.9 0.4 0.9 MHz 1 10 Hz ノイズ電圧密度はサンプルテストです。ご要望に応じてノイズについて 100%テストした製品も供給可能です。 2 サンプルテストです。. 3 CMR テストにて保証されてます。 4 設計保証です。
OP97
Rev. G ―4/17―
特に指定がない限り VS = ±15 V, VCM = 0 V, −40°C ≤ TA ≤ +85°C for the OP97E/OP97F
表 2. OP97E OP97F Parameter Symbol Conditions Min Typ Max Min Typ Max Unit
Input Offset Voltage VOS 25 60 60 200 μV
Average Temperature TCVOS S suffix 0.2 0.6 0.3 2.0 μV/°C Coefficient of VOS 0.3 Input Offset Current IOS 60 250 80 750 pA Average Temperature TCIOS 0.4 2.5 0.6 7.5 pA/°C Coefficient of IOS Input Bias Current IB ±60 ±250 ±80 ±750 pA Average Temperature Coefficient of IB TCIB 0.4 2.5 0.6 7.5 pA/°C Large Signal Voltage Gain AVO VO = 10 V; RL = 2 kΩ 200 1000 150 1000 V/mV Common-Mode Rejection CMR VCM = ±13.5 V 108 128 108 128 dB Power Supply Rejection PSR VS = ±2.5 V to ±20 V 108 126 108 128 dB Input Voltage Range1 IVR ±13.5 ±14.0 ±13.5 ±14.0 V Output Voltage Swing VO RL = 10 kΩ ±13 ±14 ±13 ±14 V Slew Rate SR 0.05 0.15 0.05 0.15 V/μs Supply Current ISY 400 800 400 800 μA Supply Voltage VS Operating range ±2.5 ±15 ±20 ±2.5 ±15 ±20 V 1 CMR テストによって保証されてます。.
OP97
Rev. G ―5/17―
絶対最大定格 特に指定のない限り、絶対最大定格はダイスとパッケージの
両方に適用されます。
表 3. Parameter Rating
Supply Voltage ±20 V Input Voltage1 ±20 V Differential Input Voltage2 ±1 V Differential Input Current2 ±10 mA Output Short-Circuit Duration Indefinite Operating Temperature Range OP97E, OP97F (P, S)
−40°C to +85°C
Storage Temperature Range −65°C to +150°C Junction Temperature Range −65°C to +150°C Lead Temperature (Soldering, 60 sec)
300°C
1±20V 以下の電源電圧では、絶対最大入力電圧は電源電圧に等しい。 2 OP97 の入力は back-to-back ダイオードで保護されてます。低ノイ
ズを実現するため内部で電流制限抵抗は接続されていません。従っ
て１V 以上の差動入力電圧が加わると外付け電流制限抵抗が接続さ
れてない限り、入力保護ダイオードを通して過大な電流が流れます。 上記の絶対最大定格を超えるストレスを加えると、デバイス
に恒久的な損傷を与える可能性があります。この定格はスト
レスについてのみを規定するものです；デバイスの動作機能
についてはこの定格あるいはこの仕様の動作部分に記載する
規定値以上のいかなる条件についても定めたものではありま
せん。デバイスを長時間絶対最大定格の状態に置くと、デバ
イスの信頼性に影響を与えることがあります。
熱抵抗
θJA はワーストケース条件で規定、すなわち表面実装型パッケ
ージの場合、デバイスを回路ボードにハンダ付けした状態で規
定。
Table 4. Package Type θJA
1 θJC Unit
8-Lead PDIP (P Suffix) 103 43 °C/W 8-Lead SOIC (S Suffix) 158 43 °C/W 1θJAはワーストケース条件で規定；すなわち PDIP パッケージの場合、デバイスを
ソケットに 装着した状態で θJAを規定；SOIC パッケージの場合、デバイスを回路
ボードにハンダ付けした状態で θJAを規定.
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスです。 充電したデバイスや回路基板が検知されないまま放電する
事があります。本製品は当社独自のESD 保護回路を内蔵し
ていますが、デバイスが高エネルギーの静電放電を被った
場合、回復不能の損傷を生じる可能性があります。したが
って、性能劣化や機能低下を防止するため、ESD に対する
適切な予防措置を講じることをお勧めします。
OP97
Rev. G ―6/17―
標準的な性能特性 400
200
300
100
0–40 –20 0 20 40
002
99-0
02
VS = ±15VTA = 25°CVCM = 0V
INPUT OFFSET VOLTAGE (µV)
NU
MB
ER
OF
UN
ITS
1894 UNITS
図 2. 入力オフセット電圧の分布
400
200
300
100
0–100 –50 0 50 100
0029
9-0
03
VS = ±15VTA = 25°CVCM = 0V
INPUT BIAS CURRENT (pA)
NU
MB
ER
OF
UN
ITS
1920 UNITS
図 3. 入力バイアス電流の分布
500
400
200
300
100
0–60 –40 –20 0 20 40 60
002
99-0
04
INPUT OFFSET CURRENT (pA)
NU
MB
ER
OF
UN
ITS
1894 UNITS VS = ±15VTA = 25°CVCM = 0V
図 4. 入力オフセット電流の分布
60
–20
0
–40
–60–75 –50 –25 0 25 1007550 125
0029
9-0
05
20
40
TA = 25°CVCM = 0V
IB–
IB+
IOS
TEMPERATURE (°C)
INP
UT
CU
RR
EN
T (
pA
)
図 5. 入力バイアス、オフセット電流 対 温度
60
–20
0
–40
–60–15 –10 –5 1050 15
0029
9-0
06
20
40IB–
IB+
IOS
TA = 25°CVS = ±15V
COMMON-MODE VOLTAGE (V)
INP
UT
CU
RR
EN
T (
pA
)
図 6. 入力バイアス、オフセット電流 対 同相電圧
±5
±2
±1
00 1 2 43 5
0029
9-0
07
±3
±4
TA = 25°CVS = ±15VVCM = 0V
J PACKAGES
Z, P PACKAGES
TIME AFTER POWER APPLIED (Minutes)
DE
VIA
TIO
N F
RO
M F
INA
LV
AL
UE
(µ
V)
図 7. 入力オフセット電圧ウォーミングアップ・ドリフト
OP97
Rev. G ―7/17―
1000
100
10
11k 3k 10k 30k 100k 300k 1M 3M 10M
SOURCE RESISTANCE (Ω)
EF
FE
CT
IVE
OF
FS
ET
VO
LT
AG
E (
µV
)
0029
9-0
08
BALANCED OR UNBALANCEDVS = ±15VVCM = 0V
–55°C ≤ TA ≤ +125°C
TA = 25°C
図 8. 実行オフセット電圧 対 ソース抵抗
100
10
1
0.11k 10k 100k 1M 10M 100M
SOURCE RESISTANCE (Ω)
EF
FE
CT
IVE
OF
FS
ET
VO
LT
AG
E D
RIF
T (
µV
/°C
)
0029
9-0
09
BALANCED OR UNBALANCEDVS = ±15VVCM = 0V
図 9. 実行 TCVOS 対 ソース抵抗
20
15
10
5
0
–5
–10
–15
–200 1 2 3
TIME FROM OUTPUT SHORT (Minutes)
SH
OR
T-C
IRC
UIT
CU
RR
EN
T (
mA
)
002
99-0
10
TA = +25°C
TA = +25°C
TA = –55°C
TA = –55°C
TA = +125°C
TA = +125°C
VS = ±15VOUTPUT SHORTED TO GROUND
図 10. 短絡電流 対 時間、温度
450
425
400
375
350
325
3000 5 10 15 20
SUPPLY VOLTAGE (±V)
SU
PP
LY
CU
RR
EN
T (
µA
)
0029
9-0
11
TA = +25°C
TA = –55°C
TA = +125°C
NO LOAD
図 11. 電源電流 対 電源電圧
140
120
100
80
60
40
20
01 10 100 1k 10k 100k 1M
FREQUENCY (Hz)
CO
MM
ON
-MO
DE
RE
JEC
TIO
N (
dB
)
002
99-0
12
TA = 25°CVS = ±15VVCM = ±10V
図 12. 同相電圧除去 対 周波数
140
120
100
80
60
40
2010.1 10 100 1k 10k 100k 1M
FREQUENCY (Hz)
PO
WE
R S
UP
PL
Y R
EJE
CT
ION
(d
B)
0029
9-0
13
TA = 25°CVS = ±15VΔVS = 10V p-p
–PSR
+PSR
図 13. 電源電圧除去 対 周波数
OP97
Rev. G ―8/17―
10k
1k
1001 2 5 10 20
LOAD RESISTANCE (kΩ)
OP
EN
-LO
OP
GA
IN (
V/m
V)
0029
9-0
14
VS = ±15VVO = ±10V
TA = +25°C
TA = –55°C
TA = +125°C
図 14. オープン・ループ・ゲイン 対 負荷抵抗 C
UR
RE
NT
NO
ISE
DE
NS
ITY
(fA
/ H
z)
1k
100
10
1
1k
100
10
11 10 100 1k
FREQUENCY (Hz) 0029
9-0
15
VO
LT
AG
E N
OIS
E D
EN
SIT
Y (
nV
/ H
z)
TA = 25°CVS = ±2V TO ±20V
CURRENT NOISE
VOLTAGE NOISE
1/1 CORNER2.5Hz
1/1 CORNER120Hz
図 15. ノイズ密度 対 周波数
10
1
0.1
0.01100 1k 10k 100k 1M 10M 100M
SOURCE RESISTANCE (Ω) 0029
9-0
16
TO
TA
L N
OIS
E D
EN
SIT
Y (
µV
/ H
z)
TA = 25°CVS = ±2V TO ±20V
1kHz10Hz
RESISTOR NOISE
R
R
RS = 2R
図 16. 合計ノイズ密度 対 ソース抵抗
–15 50–5–10 10 15OUTPUT VOLTAGE (V)
DIF
FE
RE
NT
IAL
IN
PU
T V
OL
TA
GE
(10
µV
/DIV
)
0029
9-0
17
TA = +25°C
TA = +125°C
TA = –55°C
RL = 10kΩVS = ±15VVCM = 0V
図 17. オープン・ループ・ゲイン・リニアリティ
35
30
25
20
15
10
5
010 100 1k 10k
LOAD RESISTANCE (Ω) 0029
9-0
18
OU
TP
UT
SW
ING
(V
p-p
)
TA = 25°CVS = ±15VAVCL = +11% THDfO = 1kHz
図 18. 最大出力スイング 対 負荷抵抗
35
30
25
20
15
10
5
0100 1k 10k 100k
FREQUENCY (Hz) 0029
9-0
19
OU
TP
UT
SW
ING
(V
p-p
)
TA = 25°CVS = ±15VAVCL = +11% THDRL = 10kΩ
図 19. 最大出力スイング 対 周波数
OP97
Rev. G ―9/17―
80
60
40
20
0
–20
90
135
180
225
–40
–6010M100 1k 10k 100k 1M
FREQUENCY (Hz)
OP
EN
-LO
OP
GA
IN (
dB
)
PH
AS
E S
HIF
T (
Deg
rees
)00
299-
020
GAIN
PHASE
TA = +125°C
TA = –55°C
VS = ±15VCL = 20pFRL = 1MΩ
TA = +125°C
TA = –55°C
図 20. オープン・ループ・ゲイン、位相 対 周波数(COC = 0 pF)
10
1
0.1
0.01
0.001
0.000110 100 1k 10k
FREQUENCY (Ω) 0029
9-0
21
TH
D +
N (
%)
AVCL = 100
AVCL = 10
AVCL = 1
TA = 25°CVS = ±15VRL = 10kΩ1% THDVOUT = 3V rms
図 21. 全高調波歪＋ノイズ 対 周波数
70
60
50
40
30
20
10
010 100 1k 10k
LOAD CAPACITANCE (pF) 0029
9-0
22
OV
ER
SH
OO
T (
%)
TA = 25°CVS = ±15VAVCL = +1VOUT = 100mV p-pCOC = 0pF
+EDGE
–EDGE
図 22. 小信号オーバーシュート 対 容量負荷
80
60
40
20
0
–20
90
135
180
225
–40
–6010M100 1k 10k 100k 1M
FREQUENCY (Hz)
OP
EN
-LO
OP
GA
IN (
dB
)
PH
AS
E S
HIF
T (
Deg
rees
)00
299-
023
GAIN
PHASE
TA = +125°C
TA = –55°C
TA = +125°C
TA = –55°C
VS = ±15VCL = 20pFRL = 1MΩ
図 23. オープン・ループ・ゲイン、位相 対 周波数(COC = 100 pF)
1
0.1
0.01
0.0011 10 100 1k 10k
OVERCOMPENSATION CAPACITOR (pF)
SL
EW
RA
TE
(V
/µs)
0029
9-0
24
TA = +125°C
TA = –55°C
RL = 10kΩVS = ±15VCL = 100pF
図 24. スルーレート 対 周波数補償用コンデンサ値
1000
100
10
11 10 100 1k 10k
OVERCOMPENSATION CAPACITOR (pF)
GA
IN B
AN
DW
IDT
H (
kHz)
0029
9-0
25
TA = +125°C
TA = –55°C
VS = ±15VCL = 20pFRL = 1MΩAV = 100
図 25. ゲイン帯域幅積 対 周波数補償用コンデンサ値
OP97
Rev. G ―10/17―
80
60
40
20
0
–20
90
135
180
225
–40
–6010M100 1k 10k 100k 1M
FREQUENCY (Hz)
OP
EN
-LO
OP
GA
IN (
dB
)
PH
AS
E S
HIF
T (
Deg
rees
)00
299-
026
TA = +25°C
TA = –55°C
TA = –55°CTA = +125°C
TA = +125°C
GAIN
PHASE
VS = ±15VCL = 20pFRL = 1MΩ
図 26. オープン・ループ・ゲイン、位相 対 周波数(COC = 1000 pF)
80
60
40
20
0
–20
90
135
180
225
–40
–6010M100 1k 10k 100k 1M
FREQUENCY (Hz)
OP
EN
-LO
OP
GA
IN (
dB
)
PH
AS
E S
HIF
T (
Deg
rees
)0
0299
-02
7
GAIN
PHASE
VS = ±15VCL = 20pFRL = 1MΩ
TA = +25°C
TA = –55°C
TA = –55°C
TA = +125°C
TA = +125°C
図 27. オープン・ループ・ゲイン,位相 対 周波数 (COC = 10,000 pF)
1k
0.1
1
0.01
0.0011 10 10k1k100 100k
002
99-0
28
10
100
FREQUENCY (Hz)
OU
TP
UT
IM
PE
DA
NC
E (Ω
)
TA = 25°CVS = ±15V
AVCL = 1
AVCL = 1000
図 28. クローズド・ループ出力抵抗 対 周波数
OP97
Rev. G ―11/17―
アプリケーション情報 OP97 は産業界の標準品になってる高精度オペアンプ OP07 の
低消費電流相当品です。OP07, OP77, AD725, PM1012 などを
直接置き換えできるだけでなく、置き換える事により性能が向
上し、さらに（又は）消費電流が小さくなります。又もしオフ
セット調整回路を使用しなければ 741 のピン配置と同じソケッ
トに挿入できます。
一般的に初期の時代のオペアンプに使用されていたオフセット
調整回路は超低オフセット電圧の OP97 の出現により余分とな
り、回路特性について妥協する事なく取り除く事ができます。
全軍用温度範囲で超低入力バイアス電流の OP97 は、広温度範
囲での動作が要求されるサンプル・ホールド・アンプ、ピーク
ディテクタ、ログアンプなどのアプリケーションに最適です。
OP97 の場合、入力抵抗はバランスがとれている必要はありま
せん。例え入力抵抗がアンバランスでも、オフセット電圧、
TCVOS は高ソース抵抗によりわずかに減定格するだけです。
OP97 の入力は過大差動電圧に対して back-to-back ダイオード
により保護されてます。低ノイズ性能を維持するために電流制
限抵抗は使用されていません。もし入力に±1V 以上の差動電圧
が印加される可能性があるならば、入力電流を 10mA に制限す
るために直列抵抗を接続するする必要があります。入力の同相
電圧は使用する電源電圧の全範囲にわたって変化する可能性あ
ります。
OP97 は各電源レール付近までのわずかな動作領域でも動作可
能で, 動作電源電圧は最低±2V まで規定しています。標準的には
同相電圧範囲は各電源レール の 1V 以内まであります。出力は
負荷抵抗 10 kΩの時、標準的には各電源レールの 1V 以内まで
振れます。
オフセット調整は OP07 と同じ回路を使用して実現できます。
ピン 1 とピン 8 の間に 5 kΩ から 100 kΩの間の抵抗を接続しワ
イパ（扇動子）を正（上）の電源に接続します。調整範囲は IC内部の調整により、 300 µV から 850 µV の間になります。
0029
9-0
29
8
4
7
53
6
2
1
OP97
–V
COC
+V
RPOT = 5kΩ TO 100kΩ
図 29. オプションの入力オフセット調整回路と周波数補償回路
OP97
Rev. G ―12/17―
AC 性能 OP97 の AC 特性は全動作温度範囲に渡って高度に安定してます。
図 30 にユニティー・ゲイン小信号応答を示します。OP97 出力
の容量負荷ドライブ能力は極めて高く、容量負荷が 1000pF で
も優れた応答特性を示します（図 31 を参照）。もしアンプが一
般的なユニティー・ゲイン回路であれば、大信号アプリケーシ
ョンで、過度時には入力保護ダイオードが導通し入力が出力に
短絡されます。出力は短絡電流制限状態になり、その短絡電流
は保護ダイオードを通り流れます。この場合出力と反転入力端
子間にフィードバック抵抗を接続すれば大信号過度応答が改善
します。図 32 は 10 kΩ フィードバック抵抗を接続したユニテ
ィ・ゲインの大信号過度応答です。ユニティー・ゲイン・フォロ
ア回路を図 33に示します。位相余裕を大きくしたり、ゲイン 10以上でゲイン帯域幅積を低減するのに周波数補償端子（ピン 5）が使用できます。
002
99-0
30
20mV 5µs
100
90
10
0%
図 30. 小信号過度応答
(CLOAD = 100 pF, AVCL = 1)
0029
9-0
31
100
90
10
0%
20mV 5µs
図 31. 小信号過度応答
(CLOAD = 1000 pF, AVCL = 1)
002
99-
032
100
90
10
0%
20µs2V
図 32. 大信号過度応答(AVCL = 1)
002
99-0
33
VOUT
VIN
OP97
10kΩ
2
3
6
図 33. ユニテーゲインフォロア
002
99-0
34
100
90
10
0%
20mV 5µs
図 34. 周波数補償を施した小信号過度応答 (CLOAD = 1000 pF, AVCL = 1, COC = 220 pF)
OP97
Rev. G ― 13 /17―
ガード・リングとシールド OP97 の超高入力インピーダンスを維持するためには、回路基
板設計、製造において十分な注意が必要です。基板表面を十分
に清潔にし、湿気がない状態にしなければなりません。湿気が
入らないように適切なコーテング処理することを推奨します。
清潔な PCB でさえ、基板上の隣接したパターン間で 100 pA のリーク電流があることがあります；それゆえ入力のまわりにガ
ード・リングを施します。ガード・リング・パターンの電位を
入力の電圧に近い値に設定すれば、リーク電流は最小になりま
す。 非反転入力回路ではガード・リングを反転入力端子（ピン
２）で同相電圧に接続します。反転入力回路では、両方の入力
端子はグランド電位を維持するので、ガード・リング・パター
ンはグランドに接続されるべきです。ガード・リング・パター
ンを回路基板の両側に作成してください。
高インピーダンス回路は RF ピックアップ、電源ライン周波数
のハム、スイッチング電源からの放射ノイズの影響を極めて受
けやすいです。ノイズのピックアップをできるだけ避けるため
一般的に、ノイズの影響を受けやすいアナログ回路部分をグラ
ンドシールドで覆います。電源ライン周波数のハムを除くには
ツイスト・ペア・ケーブルの使用が有効です。
002
99-0
35
VOUTOP97
2
3
6
IO
IO
30pF
AD7548
RFB
DIGITALINPUTS
図 35. DAC 出力アンプ
The OP97 は高分解能 CMOS DAC の出力アンプとして最適です。その厳密に調整された入力オフセット電圧と、最小のバイアス電流により実際、広い温度範囲に渡って直線性が維持されます。
図 36 は一般的に±15 V の間の任意の点で電流を検出できる汎用
性の高いモニター回路です。これは大きな同相電圧変化により
双方向電流が流れるフルブリッジドライバーのようなアプリケ
ーションで電流を検出するのに最適です。
OP97 の CMRR は 114dB なので、オペアンプの同相電圧誤差は
無視でき、外付け抵抗の比の不均衡による誤差のみになります。
理想的な抵抗比は R2/R4 = R3/R5 です。
002
99-0
36
VOUT
RL
IL
2
3
67
4
R310kΩ
R210kΩ
R410kΩ
R510kΩ
R110kΩ
V1
OP97
+15V
–15V
図 36.電流モニター
00
29
9-0
37
UNITY-GAIN FOLLOWER
INVERTING AMPLIFIER
OP97
2
3
6
OP97
2
3
6
NONINVERTING AMPLIFIER
OP97
2
3
6
PDIPBOTTOM VIEW
8 1
図 37. ガード・リング・レイアウトと接続
OP97
Rev. G ― 14 /17―
図 38 に示すデジタル・プログラマブル・ゲイン・アンプは−1 から −1024 までの範囲で、ゲイン直線性が 10 ビットで、ゲイ
ン分解能は 12 ビットです。OP97 が低バイアス電流であること
により、この直線性は維持されます。一方 C1 はノイズ電圧の
帯域を制限するので、uV の低いレベルまで高精度な測定が可能
となっています。
表 5. DIGITAL IN GAIN (Av)
4095 −1.00024
2048 −2 1024 −4 512 −8 256 −16 128 −32 64 −64 32 −128 16 −256 8 −512 4 −1024 2 −2048 1 −4096 0 Open Loop
多くの高速アンプは低周波性能があまり良くありません。OP97のような高精度、低速のオペアンプと AD8610 のような高速オ
ペアンプを組み合わせれば、DC から AD8610（周波数帯域幅
25MHz）の高周波制限値まで均一の高精度な性能が得られます。
図 39 に示す回路でこれを実現しております。ここでは AD8610が高周波増幅を行い、OP97 は低周波信号について動作し、又
オフセット修正を行ってます。回路全体のオフセット電圧とド
リフトは OP97 でコントロールされます。
002
99-0
38
VOUT
2
3
6
AD7541AIOUT2
IOUT1
RFB
VREF
18
1
2
3
17
16
+15V
–15V
0.1µF
0.1µF
C1220pF
VIN
±2.5mV TO ±10VRANGE DEPENDINGON GAIN SETTING
+15V
OP97
0.1µF
図 38. 高精度プログラマブル・ゲイン・アンプ
002
99-0
39
VOUT
2
3
6
2
3
6
5pF
AD8610
OP97
0.1µF0.1µF
10kΩ10kΩ
1µFR1
2kΩ
R220kΩ
VIN
5
AV = –R2R1
図 39.高速アンプと高精度アンプの組み合わせ 回路
002
99-0
40100
90
10
0%
1V
5V
2µs
図 40. 高速高精度アンプ組み合わせ回路の過度応答
OP97
Rev. G ― 15 /17―
外形寸法
COMPLIANT TO JEDEC STANDARDS MS-001
CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS(IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FORREFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.CORNER LEADS MAY BE CONFIGURED AS WHOLE OR HALF LEADS. 07
060
6-A
0.022 (0.56)0.018 (0.46)0.014 (0.36)
SEATINGPLANE
0.015(0.38)MIN
0.210 (5.33)MAX
0.150 (3.81)0.130 (3.30)0.115 (2.92)
0.070 (1.78)0.060 (1.52)0.045 (1.14)
8
1 4
5 0.280 (7.11)0.250 (6.35)0.240 (6.10)
0.100 (2.54)BSC
0.400 (10.16)0.365 (9.27)0.355 (9.02)
0.060 (1.52)MAX
0.430 (10.92)MAX
0.014 (0.36)0.010 (0.25)0.008 (0.20)
0.325 (8.26)0.310 (7.87)0.300 (7.62)
0.195 (4.95)0.130 (3.30)0.115 (2.92)
0.015 (0.38)GAUGEPLANE
0.005 (0.13)MIN
図 41. 8 ピンプラスチク・デュアル・イン・ライン・パッケージ [PDIP] P-Suffix
(N-8) 寸法：インチ（カッコ内は mm）
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FORREFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
COMPLIANT TO JEDEC STANDARDS MS-012-AA
012
407-
A
0.25 (0.0098)0.17 (0.0067)
1.27 (0.0500)0.40 (0.0157)
0.50 (0.0196)0.25 (0.0099)
45°
8°0°
1.75 (0.0688)1.35 (0.0532)
SEATINGPLANE
0.25 (0.0098)0.10 (0.0040)
41
8 5
5.00 (0.1968)4.80 (0.1890)
4.00 (0.1574)3.80 (0.1497)
1.27 (0.0500)BSC
6.20 (0.2441)5.80 (0.2284)
0.51 (0.0201)0.31 (0.0122)
COPLANARITY0.10
図 42. 8 ピン 標準スモール・アウトライン・パッケージ[SOIC_N] ナローボディ
S-Suffix (R-8)
寸法：mm (カッコ内はインチ)
OP97
Rev. G ― 16 /17―
オーダー・ガイド Model Temperature Range Package Description Package Option
OP97EP –40°C to +85°C 8‐Lead PDIP N‐8
OP97EPZ1 –40°C to +85°C 8‐Lead PDIP N‐8
OP97FP −40°C to +85°C 8‐Lead PDIP N‐8
OP97FPZ1 −40°C to +85°C 8‐Lead PDIP N‐8
OP97FS −40°C to +85°C 8‐Lead SOIC_N R‐8
OP97FS‐REEL −40°C to +85°C 8‐Lead SOIC_N R‐8
OP97FS‐REEL7 −40°C to +85°C 8‐Lead SOIC_N R‐8
OP97FSZ1 −40°C to +85°C 8‐Lead SOIC_N R‐8
OP97FSZ‐REEL1 −40°C to +85°C 8‐Lead SOIC_N R‐8
OP97FSZ‐REEL71 −40°C to +85°C 8‐Lead SOIC_N R‐8
1 Z = RoHS Compliant Part.
OP97
Rev. G ― 17 /17―