vlsi áramkörök

VLSI 1

VLSI áramkörök

VLSI 2

• Történelem• Planar techn.• Dinamikus – kapacitív tárolás• Küszöbfeszültség instabilitás – analóg…• CODEC – telefónia• EPROM – floating gate• Mikroprocesszor, memóriák• Gordon Moore• Scale-down• Áramkör-elmélet (kódolás, szűrés, etc.)• Analogic• „electronic grade”• Team – tudományágak• „Intellectual property”, IP

VLSI 3

1. Alapfogalmak

VLSI 4

TGSDS VUU

TGSDS VUU

:ha

:ha

2

UUVUKI

2DS

DSTGSD

2TGSD VU

2

KI

DSDSTGSD UUVUKI

)( ///0

TUdbUTUsbUTUgbUd eeeII

csatorna

Drain

polysilicon gate

gate-oxid Gate

p-szubsztrát

Source

n+ n+

Rövidcsatornás „telítéses” üzem:

Küszöbfeszültség alatti működés:

VLSI 5

Drain

Gate Szubsztrát

Source

Cdb

Cgb

CsbCgs

Cgd

Parazita elemek

VLSI 6

n-adalékolt source réteg

n-adalékolt drain réteg

Csatorna a p-szubsztrátban

Nincsparazita

poliszilicium gate rétegGate oxidréteg

UG

US UD

Szigetelt hordozópl. zafír

Csatorna a p-szubsztrátban

Gate-oxidréteg

n-adalékolt drain réteg

n-adalékolt source réteg

1. poliszilicium gate réteg

UG1

US UD

2. poliszilicium gate réteg

Sziliciumhordozó réteg

SOI-áramkörök

Kettős-gate struktúra.

VLSI 7

• Szubsztrát visszahatás

B

A CpT1

T2

ΔVth=0,5 Usb 1/2

Usb

VLSI 8

• Latch-up

n-zseb

D

nMOS-tranzisztor

p+

G

p-szubsztrát

S

n+

pMOS-tranzisztor

G

S D

Latch-up

VLSI 9

Ugs’

Csb

Gate

Source Drain

Idb

Bulk (szubsztrát)

Cgb Cdb

Cgd

Cgs

rs rdgmUgs’

ri

rg

D1 D2

MOS tranzisztor helyettesítőképe

VLSI 10

• Vertikális tranzisztor

Gate

SourceDrain

Szubsztrát

Hordozó

n+

pn+

p

L

VLSI 11

• Integrált bipoláris tranzisztor

KollektorEmitter Bázis

p-bázis

p-szubsztrát

n+-emitter

n-kollektor n+-kollektor eltemetett réteg

n+-kollektor hozzávezetés

VLSI 12

Tokozások MCM, szendvics-szerkezet (mikrohullámú összeköttetések)

1. VLSI chip

2. VLSI chip

3. VLSI chip

Kerámia hordozó

Tokozás

VLSI 13

2. Logikai alapáramkörök

VLSI 14

Logikai családok

1. statikus CMOS

2. dinamikus CMOS (Domino)

3. többkimenetű dinamikus CMOS

4. transzfer gates

5. áramkapcsolt (CML)

6. kaszkád feszültség-kapcsolt (CVSL)

7. emittercsatolt (ECL)

8. BiCMOS

9. adiabatikus, retractile

VLSI 15

n n

p

p

Vcc

Y=A +B

C t

B

A

1. Statikus CMOS logika.

VLSI 16

Vcc

Y=A.B

n

n

n

pELŐTÖLTÉS

B

A C ki

KIÉRTÉKELÉS

2. Dinamikus CMOS logika.

VLSI 17

M

T2

T1

AC2

VCC

C1D

E

F B

Y1

Y2

3. Több-kimenetű dinamikus CMOS logika.

VLSI 18

p

p

n

n

Y=A B

A

A

B

4. Transzfer-gates logika.

VLSI 19

A·B+C·D

D

A C

VDD

B URefURef

R1

5. Current Mode Logic, CML

VLSI 20

6. Kaszkád feszültségkapcsolt logika (Cascade Voltage Switch Logic, CVSL)

VDD

T2 T1

T4 T3

Q Q

A A

Ellentétes (differenciális) vezérlésHa bemenetek lebegnek, akkor kapacitív tárolás

VDD

T2 T1

T4 T3

Q Q

D D

CLK

VLSI 21

R1

A UrefB Y=A . B

Vcc

R2

7. Emittercsatolt (ECL) logika.

VLSI 22

n

pT1

Q1

n

nQ2

Ct

Vcc

T2

T3

T4

A

A

8. BiCMOS logika

VLSI 23

GHz-es CMOS logikák speciális problémái

időzítés – fázisjelek

deskew áramkörök

jel-regenerálás, átmeneti tárolók

(transzparens latch-ek)

differenciális jel-vezetés

VLSI 24

Logikai alap-áramkörök

a) alapkapcsolások (inverterek, utánhúzó inverter, Schmitt-trigger)

b) statikus kombinációs áramkörök (Hidkapcsolás, TG összeadó, RS-ff,)

c) statikus tárolók (kapuzott D-ff, embedded, Shift-reg., SH-reg telep nélkül,)

d) dinamikus CMOS áramkörök (2-fázisú tároló, Domino, alternate, C2MOS latch, pipeline, késleltetések, multiple Domino, barrel shifter, 4-fázisú logika,

VLSI 25

A

T1

VGG nT3

n

Vcc

Cf

T2

Ctn

A

Cp

Vcc

p

A

Ct

A

n

CMOS alapinverter

Utánhúzó inverter

VLSI 26

Vcc

T6

T5

T4

T3

T2

T1

C2

C1 tároló

nn

UkiUbe

Vcc

n

p

n

p

C

B

A

D D

C

A

BB B

CC

glitch

Ube

Hídkapcsolások.

Schmitt-trigger

Vcc

pMOS duális hálózat

t

VLSI 27

D

VCC

p

T3

T1

T2

T5 T4

Q Q

p

CLK

D

Statikus RS-tároló.

T1

n n

Q

C2

Q

n

pp

nC1

SETRESET

VCC

Kapuzott statikus RS-tároló.

VLSI 28

Statikus RS-tároló.

T1

n n

Q

C2

Q

n

pp

nC1

SETRESET

VCC

Brute force!!!

VLSI 29

n

tartásbeírás

Vcc

D Q

pp

n

p

n

p

n

p

n

n

QQn

n

n n

p

C2

CLK

p

n

n

C1

QD

beírás

p

n

tartás

Vcc

p

n

C1

Master-Slave dinamikus T-tároló

Kvázi-statikus D-tároló.

Beágyazott kvázi-statikus D-tároló.

Vcc

Vcc

Vcc

Vcc

beírás tartás

n

CLK

CLK

VLSI 30

CparazitaVcc

Y=A. B

n

n

n

p

B

A

C ki

Statikusinverter

A.B A.B

B

AC1

C2

D

C3

Y=A.B.D

DOMINO CMOS dinamikus, egyfázisú logika

VccVcc

Vcc

nMOS logika

DOMINO CMOS fokozatokösszekapcsolása statikus inverterrel

VLSI 31

p

pn

n

pp

nn

B

A C1

Y=A . B . D

Cki

D

Alternáló fokozatok alkalmazása

Vcc Vcc

Uki

n

n

p

p

Ube

Ctároló

Vcc

C2MOS latch

nMOS logika

pMOS logika

VLSI 32

p

n

Vcc

C1

A nMOSlogikaB

n

Vcc

C2

p

pMOSlogika

p

n

Vcc

C1nMOSlogika

n

Vcc

C2

p

pMOSlogika Uki

Vcc

n

n

n

p

Ctároló

t’rol=

“ -szekció “

C2MOS latch

VLSI 33

Gyors beírású, a kimeneten megfogott D-tároló

Q

C1C2

VDD

D

T4

T2

VDD

T7

T5

T1

CLKM

CLK

CLK

CLK

T3 T6

QI1 I2 I3

VLSI 34

0 1

1 0

- szekció - szekció - szekció

Előtöltés

Előtöltés

ElőtöltésKiértékelés Kiértékelés

Kiértékelés

Pipeline Domino CMOS logika.

VLSI 35

)(1 BEFDY )(2 FEBAY

M

T2

T1

A C2

VCC

C1D

E

F B

Y1

Y2

Több-kimenetes, egyfázisú CMOS logika.

VLSI 36

UC2

t0

1

UC2

t1

t

t

Pseudo kétfázisú logika

T8 nyit

Inv2 átvált, T6 nyit

n

T8

C2

n

T1

Uki

p

n

1

C1

A nMOSlogikaB

VCC

n

p

VCC

p

n

2

C3

nMOSlogika

VCC

p

C4

VCC

2

n

p p

1

1 2

1-

szegmens

2-

szegmens

T6

T1 nyit, C1 töltődik, T8 még nem zárt le

C2 kialakulása:

VLSI 37

2

nMOS logika

1

p

n

VCC

n n

nMOS logika

4

3VCC

p

n

C1

C2

Uki

ELŐ KIÉ ELŐ KIÉ

ELŐ KIÉ ELŐ KIÉ TARTÁS

TARTÁS

TARTÁS

TARTÁS

A klasszikus négyfázisú logika

VLSI 38

Kisfogyasztású logikai rendszerek

a) kapacitások töltése/kisütésekor fellépõ joule-veszteség. A kapacitív áramokból adódó átlagos disszipáció nem adiabatikus átkapcsolásoknál, (E az óraciklusok alatt várható átkapcsolások száma):

PV

TC E switchingaverage

dd

cycleload0 5

2

. ( )

b) keresztirányú áram. Elhanyagolják, tekintettel arra, hogy az igen gyors jel-felfutások következtében a keletkezõ áramtüske idõtartama igen rövid s így az átlagos teljesítmény is alacsony a kapacitást töltõ áramok mellett.

c) küszöb-alatti (szivárgási) áramok.

VLSI 39

A fogyasztás csökkentésének eszköz-szintû lehetõségei

MéretcsökkentésKüszöbfeszültség csökkentés, . dual-threshold-megoldás Tápfeszültség (Vdd) lecsökkentés. Zajvédettség, statikus (szivárgási) áram,

BiCMOS, szint-áttevõ (transzlátor) áramkörök.Szigetelõ-anyagú hordozó.

A fogyasztás csökkentésének kapcsolás-szintû lehetõségei

Speciális kialakítású dinamikus logikák pl. a nem kritikus kapukat a késleltetés rovására lassabb, de kisebb teljesítményû kapukkal helyettesítik

Adiabatikus töltés. Az adiabatikus töltés lényege, hogy a CL kapacitást a rámpa-alakú töltõ-feszültség eredményeképpen a soros ellenálláson (R) keletkezõ (joule) veszteség a töltés ideje (T) megnövekedésének arányában lecsökken és ezzel a keletkezett disszipáció is.

VLSI 40

Adiabatikus töltés. Az adiabatikus töltés lényege, hogy a terhelő-kapacitást a rámpa-alakú feszültséggel töltjük, s így a soros ellenálláson keletkezõ (joule) veszteség és ezzel a disszipáció lecsökken,

Az ún. 2N-2P típusú adiabatikus elven mûködõ inverter hátrányos oldala, hogy Y=1 esetén a fázisjel visszafutásakor a feltöltött C2 kapacitás csak Vth,p értékig sül ki, mivel ezt követõen T2 lezár.

.

p

n n n

ramp

pT1

T2

T3

T4T5

n

T6C1 C2

X

Y

X

Y

X: input, Y: output

VLSI 41

Töltés-visszahúzásos (retractile) kapcsolások

.

T1

C1

1 2 3 4

n

INOUT

C2 C3C4

IN2

1

2

3

4

Négyfokozatú töltés-visszahúzásos (retractile) kaszkád kapcsolás, a fázisjelek „ölelkezõ” elrendezése;meg kell várni az õt követõ összes fokozat kiértékelését és visszahúzását.

VLSI 42

.

1

2

3

F G-1

G

H I-1

H-1

C

C

C1

2

3

1

2

3

A 1 fázisjel felfutásakor az F logikai függvénynek megfelelõen a C1 kapacitás vagy töltõdik (adiabatikusan), vagy nem. Az F blokk CMOS transzfer gate-ekbõl épül fel. A 1 fázisjel visszafutása elõtt aktíválódik a 2 fázisjel, amely a G logikai függvénynek megfelelõen, az elõzõhöz hasonlóan tölti (vagy nem)

a C2 kapacitást. Ennek befejeztével a G -1 inverz logikai függvény gondoskodik arról, hogy a 1 fázisjel visszafutása során a C1 kapacitás adiabatikusan kisüljön. Pipeline logika elõnye, hogy a fokozatok mûködési ideje nem lapolja át egymást.

Pipeline-működésű adiabatikus logika

VLSI 43

Rezonáns áramkörök

Forgótekercses elrendezés, minor-minor V1 ...V4 jelek. V1=1 C12=1 és C11=0 esetén V1-el vezérelt transfer gate a 1 pontot a tekercs egyik végére, egy hasonló áramkör pedig a tekercs másik végét a 3 pontra kapcsolja, C12 töltése a tekercsen keresztül kisül és a rezonáns kör következtében feltölti a C11-et. A következő fázisban V2 =0 lesz, ami C11 -et átmenetileg VDD-re kapcsolja (a veszteségek pótlására). A mûködés során a töltésnek ez a "hintázása" valósul meg, a V1 ...V4 jelek ütemének megfelelõen körbeforogva.

.

LV

V

VV

V

V

V

3

2

1

4

2

3

4

1

V1

2

3

4

4

3

1

2

VDDV1

V3

V2

V4

1

a) b)C

C

11

12

VLSI 44

A fogyasztás csökkentésének rendszer-szintû lehetõségei

Órajel optimalizálás (clock-skew optimization); azonos idõpillanatban történõ átkapcsolása miatt mind a táp-, mind a földvezetéken nagy rövid-idejû áramlökések jönnek létre, teljesítmény-veszteség lép fel; a csúcsot idõben széthúzzák.

Memóriák. Array-k (sub-block) , a hozzáférési idõ rovására Data Ordering Problem with Inverson (DOPI), az átvitel elõtt az adatot

összehasonlítják az elõzõ átvitt adattal és ennek eredményeképpen, ha a bekövetkezõ átváltások száma nagy, akkor az invertált adatottovábbítják (jelzõ-bit). Hamming-távolság.

"Resequencing": az átviendõ adatokat (blokkok) átrendezi és egyben esetenként invertálja olyan módon, hogy az egymást követõ szavak Hamming-távolsága a minimális értékû legyen.

A várható fogyasztás meghatározásának módszerei

Teljeskörû szimuláció. Monte Carlo analízis. Particionálás..

VLSI 45

3. Aritmetikai áramkörök

VLSI 46

iiiiiiiiiiiiiiii CBACBACBACBACBAS 1

iiiiiiiii CPGCBABAC )(1

Összeadó áramkörök

Gi = AiBi generate, Pi =Ai+Bi propagate

Optimalizálás: elemszámot (chip felület) végrehajtási idő,minimális teljesítmény-felvétel

VLSI 47

n

Transzfer gate-es logikával megvalósított összesadó.

AI Bi

AI Bi

n

p

p

p

Ai

Ai

Bi

p

nn

np

p

p

p

Si+1

Ci+1

n

n

n

Ci

Ci

VLSI 48

iiiiiiiiiiii CBACBABACBAS ])([)(1

iiiiiiii CBACCBAS 11 )(

Ci

Ci

Bi

Si

Ci+1

VCC

p

Bi

Ci

VCC

p

Bi

Ai Bi

iiiiii CBABAC )(1

Domino CMOS logikával megvalósított összesadó.

Átvitel új értéke:

Összeg új értéke:

Átalakítás után:

AiAiAi

P-logika

N-logika

VLSI 49

Gi+2

Pi+2

Pi+1

Ci

Gi+1

VCC

Ci+2

Cpre

i1i1i1i CPGC

)CPG(PGCPGC i1i1i2i2i1i2i2i2i

Carry look-ahead Domino CMOS áramkör.

Staticcurrent

VLSI 50

)CP(GC iii1i

Dinamikus Manchester-carry áramkör

Átvitel gyors előállítása, 4x Domino + transzfer-gate

Cpre hamis kisülésének feltétele: Ci=1 és Pi=1. Ekkor viszont

alapján Cpre=Ci+1=0, vagyis nincs kisütés.

VCC

Ci+1

Gi

Pi

VCC

Ci+2

Gi+1

Pi+1

VCC

Ci+3

Gi+2

Pi+2

VCC

Ci+4

Gi+3

Pi+3

Ci

Cpre

VLSI 51

Áramkapcsolós (current switch) BiCMOS összeadó.

bipoláris tranzisztorok: sebesség.

T3

T2

T1

Ci

Uref2

Ci+2

Ci

Bi Uref2

VCC

Ci+2

Ci

Bi

Ci

Uref2

Ai Ai

Bi

SS

R1

iiiiiiiiiiii CBACBACBACBAS

VLSI 52

C1

T3

T2

T1

C3

di+1

C2

1VCC VCC 2

di

T1di+1

2

di

T2

1

C1

T2C2

T3

Kétfázisú dinamikusshift regiszter

Kétfázisú dinamikus

shift regiszter, tápfeszültség nélkül

VLSI 53

a0

a2

a6

b3

b2

b1

b0

a5

a4

a3

a1

sh3 sh3sh3 sh3

Transzfer gates, 4-bites barrel shifter

shiftelés

VLSI 54

VCC

d0

d0

d1

d1 d3

d2

d2

d3d2

d1 d3

páros

páratlan

4-bites, transzfer-gates paritás-ellenőrző áramkör

VLSI 55

MCi

3/4-es osztó

2-es osztó

2-es osztó

MC

fbe

fki

D Q

Q

MCi

CLK

D Q

QUki

a)

b)

Előosztó (Prescaler) áramkörök, a) 15/16-os, b) 3/4-es

VLSI 56

1. ütem: CLK= 1→0: T3 és T4 kijelöli FF1 állapotát, legyen X=1 CLK=0, Q=0, X=1. I0 FF1-en, Q (és neg.) értékét T7 és T8 állítja be.2. ütem: CLK=0→1: T7 és T8 jelöli ki FF2-öt, Q→1.

Minden második órajelre vált, 2-es osztó.

XX

T2 T8T7T4T3T6T5T1

T9T10

Q

VDD

Q

CLK CLK

R1 R3R2 R4

I0

GHz-es 2-es osztó

VLSI 57

C4

„1”, ha egyenlő C1

A2 +

A1 +

A0 +

B3

A3 +

B2

B1

B0

„1”, ha B >A

„1”, ha B < A

„1”, ha B =A

Teljes összeadó

Összeadókkal megvalósított komparátor

B A S C

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1 ”1”

VLSI 58

4. Programozott logikai hálók (PLA)

VLSI 59

ÉS mátrix

VAGY mátrix

Bemenetek Kimenetek

Mintermek

54321 xxxxxf

PLA áramkörök elvi elrendezése

VLSI 60

A+B

A+B

A+B

VCC

Ai Bi

VCC

AB+ABAB+AB

R1

Statikus PLA áramkör

VLSI 61

T2

C2

TG1

T4T3C11

VCC

1VCC

TG2

Ki

1

Be

1

T1

T5

T7

T6

Domino CMOS PLA

VLSI 62

2

2

C3

ÉS mátrix

NOR mátrix

2

VCC

C1

11

2

VCC

C5

C2 2

BeKi

C4

Dinamikus tárolású állapotgép

visszaírás

VLSI 63

Inkrementálás:

Dekrementálás :

Logikai shift jobbra:

iiiii BABAB 1

ii AA 1 iiiii BABAB 1

ii AB 1

ii BA 1 ii CB 1

01 iA ii BC 1

ii ACy 1

ii AA 1

Aritmetikai shift balra:

Kétbites aritmetikai egység megvalósítása PLA-val

Összefüggések:

0 A B C

Carry A B C

VLSI 64

Ai

Ai Bi

Ai Bi

Ai Bi

Ai Bi

Bi

Bi

Ai

CYi

Bi+1Ai+1 CYi+1K1K0BiAi

CYi

Kétbites aritmetikai egység megvalósítása PLA-val

iiiii BABAB 1

Increment:

iiiiii BAKKBAKKBA 1010

K0=K1=01 1

VLSI 65

5. Analóg áramkörök

VLSI 66

Analóg MOS kapcsoló helyettesítőképe

Cg s

S DKrsd

Ube

Cg d

Cd bCs b

G

Ct

Uki

0 5VVT,n VT,p

nMOS

pMOS

rON

Ube

VLSI 67

C

Uoffset

1

1

2

2

1

+U+

Uki

U

Chopper-stabilizált komparátor

VLSI 68

K

Hibaképző éskompenzáló

Uki

Főerősítő

Ube

Chopper stabilizáltmellékerősítő

Chopper-stabilizált erősítő

VLSI 69

Kétfokozatú CMOS műveleti erősítő

tTkiTkiTki

TmTm

be

kiu gggg

gg

u

uA

5,4,2,

5,1,

2,1, TmTm gg

-ube/2+ube/2CC

-Vss

+Vcc

gt

uki

T1 T2

T3 T4

T5

C

Tmunit C

gf 1,

CC: -12dB/oktáv-os szakasz (pólusáthelyezés)

T3,T4: pMOS → kisebb zaj nagyobb feszültségbír,

külön n-zsebben, bulk-hatás miatt tökéletes szimmetria - hőmérséklet - technológiai szórások - mechanikai feszültségekrövid vezetékek → áthallás csökkentésNagyobb felület → kis zajNagyobb csatornahossz → nagy gki

VLSI 70

MOS referencia-feszültség

Vcc

T1

T2 T4

T3VREF= Vth ,T2-Vth ,T3

W/L ≥ 100

W/L ≤ 0,01

W/L ≤ 0,01

W/L ≥ 100

áramgenerátor

áramgenerátor

Vth,T2

VLSI 71

Kapcsolt kapacitású szűrők. I. Rezgő ellenállás

ssequ fUUCfQI )( 2100

U1

C0

U2

U1 U2

C0

Rekv

0

21 1

CfI

UUR

sequequ

C0

U1 U2

U1

Kapcsoló

VLSI 72

II. Invertáló integrátor

C1

+C0

U1

Uki 0

11

C

C

fRC

s

1

01

1

1

Cj

CfU

CjIU s

equki Kapacitások aránya!

fs=switch frekvencia

VLSI 73

III. Nem-invertáló integrátor

C1

+C0

U1

Uki

1

00

C

Cf s

01

1

01

jU

Cj

CfUU s

ki

Töréspont-frekvencia:

VLSI 74

+

IV. Differenciál integrátor

jUU

Cj

CfUUU s

x3

212

321 )()(

C3

C2

U1

U2

Uki

2

33 C

Cf sTöréspont-frekvencia:

VLSI 75

L

V. Reaktáns szűrő

C3

+C2

U1

C1

+C0

Uki

Ux

jUU

jUUU

xki

kix

0

21 )(

20

21

11

1

LC

LCUU ki

U1

C

Uki

Differenciál integrátor

Nem-invertáló integrátor

VLSI 76

Rsub2

LS

Csub2

Cox1

Csub1

Cox2

Rsub1

RS

Cf

a) b)

Monolit induktivitás helyettesítő képe

VLSI 77

6. D/A-A/D átalakítók

VLSI 78

D/A átalakítók. Töltésfelező D/A

Di

Uref

C21C11

Uki

1

Reset

2

in

iin

refki D

UU 2

2

1

0

- számláló (integráló) tipusú, 2n lépésben átalakítók, - bit-soros, n-lépésben átalakítók, - párhuzamos, vagyis egy lépésben átalakítók

( n = felbontás).

VLSI 79

Egylépéses áramösszegző D/A

DiDi

Sín

128.I0T8T1

Iref

I

K7

I0

K0 K1

2.I0

VCC

R1

-+

Uki

IRUki 1

VLSI 80

Uref

Feszültség-összegző D/A átalakító

Uref

C0 2.C0128.C0

C0

K0 K1

Kv

K7

Uki

Cgnd

CrefUki

1

0)()(

)(

2

n

iii

refgndref

ref

refki

DU

CC

CUU

VLSI 81

R/2R létrás D/A átalakító

R

R1

-+

Uki

2R

R

2R

Iref

1

0

1

2

n

iii

refki

D

R

RUU

VLSI 82

Ellenállás-osztós D/A átalakító

Uref

R

Uki

R

R

R

R

VLSI 83

A/D átalakítók típusai

Az áramköröket az átalakítás során végrehajtott lépések

számától függően három csoportba sorolhatjuk, nevezetesen:

- integráló típusok,

- fokozatos közelítéses (successive approximation),

- egylépéses (flash),

- szigma-delta átalakítók.

VLSI 84

Töltés-újraelosztásos kapacitív A/D átalakító

K7K1

Kv

C-háló

K0

Kbe

Ube

+

SAR

Ux

Uref

C0

2ref

bex

UUU

1. Mintavétel (sample): Kv zár, Kbe→ Ube

2. Tartás (hold): Kv nyit, K0- K7 zár, Ux= -Ube

3. Újraelosztás (redistribution)Kbe → Uref

3.1. K0 nyit

3.2 K1 nyit, stb.

1-et ír be, ha pozitív

Successive Approximation Register

komparátor

VLSI 85

R/2 +

8-bites flash A/D átalakító

0

0

1

1

Uref

R

R

R

R/2

ROM 256 8bit

D0 D7

higany

‘Thermometer’

Ube

XOR

+

+

+

VLSI 86

Aláosztásos (subranging) A/D átalakító

K1

Mintavétel éstartás

D/A

Ube

Flash konverter

Logika

Hibajelerősítő

Differencia-képző

Digitáliskimenet

VLSI 87

K1

Pipeline működésű subranging A/D átalakító

K2

2 1

Hibajelerősítő

Differencia-képző

Mintavétel éstartás

Ube(i+1)

Ube(i)

23

1

Flash

D/A

VLSI 88

Szigma-delta A/D átalakító

Dig. szűrő és decimátor

Komparátor és latch

Ube+

1-bit D/A

Kivonóáramkör

Integrátor CLK

n bit1 bit

amplitúdó

t

VLSI 89

A/D átalakítók összevetése

166 8Bitszám

2212

Flash

Subranging

Succ. appr.

Szigma/delta

Integráló

Konverziós idő

1 ns

10 ns

100 ns

VLSI 90

7. Memóriák

VLSI 91

illékony nem illékony

frissítéstnem igényel

Többszörírható

SRAM

MRAM FRAM Telepes

SRAM

FLASH EPROM EEPROMNVSRAM

frissítéstigényel

DRAM

Egyszerírható

OTP

maszk-programozott

ROM

Félvezető memóriák

Félvezető memóriák felosztása

VLSI 92

Véletlen hozzáférésű memóriák szerkezete

Cella-mátrix

Kiolvasó/író

Sordekóder

I/O áramkör

Sorcímek

Oszlopcímek

Vezérlőjelek

Adat ki/be

Oszlopdekóder

VLSI 93

VCC

p p

n n

n

word line

read writeread write

n

bit line bit line

6-tranzisztoros statikus tároló cella

VLSI 94

p p

n n

n nQ

Q

1

2V ref

senseamplifier

out

EEV-

V- EE

Read Word Line

Write Word Line

Read Bit LIne

ECL kiolvasású 6-tranzisztoros tároló cella

VLSI 95

• Gyors beírású, a kimeneten megfogott D-tároló

Q

C1C2

VDD

D

T4

T2

VDD

T7

T5

T1

CLKM

CLK

CLK

CLK

T3 T6

QI1 I2 I3

VLSI 96

• Áramtükrös SRAM kiolvasó erősítő

T4

Bit Bit Oszlop szelektálás

T1 T2

T5

Adat ki

VDD

Φ

T3

T6

UG VDD, nincs áramΦ fázisjel nyitja T7-et, kiválasztjuk az oszlopot,ΔU feszültségek lépnek fel,T1, T2 az „erősítőre” kapcsol,T5 nyit, T6 zárva marad,UG →0, Adat ki = VDD,ui. T4 árama=0 kell legyen.

Ha fordítva, akkor T6 nyit,T4 zárva, ezért Adat ki =0, nincsmunkaellenállás!T5 zár, ezért UG=VDD.

végül Φ→0, T7 lezár,

T7

UG

+ΔU ΔU=0

T7

VLSI 97

Billenőkörös kiolvasó erősítők

T6

VDD

Memóriacellák

T10

Bit Bit

Φ

Oszlop szelektálás

T1 T2

T3 T4

VDD

Φ

T5

T7 T8

T9

X Y

Bit Bit

Oszlop

Φ

WL

T5 T6

T7 T8

T9

X Y

T3 T4

T1 T2

T11

Φ Φ

Adat kiAdat ki

a) b)

metastabil

Kis felhúzó áram

Földelés

Ittvezérel,nyitva, de I=0

VDD-10mV

VLSI 98

• 3-tranzisztoros dinamikus (analóg) cella

CS

T3

Kimeneti vonal (invertált)

Read

T2

T1

Write

Bemeneti vonal

Analóg áramkörök: aritmetikához

VLSI 99

1-tranzisztoros dinamikus RAM cella

word line

bit line

read amplifier

CS CBL

SBL

SrefSBL CC

CUUU

)(

VLSI 100

p p

n n

Prech Prech

Vref V

ref

Vref

Prech

Strobe1

Strobe2Word line

Dummy

Word line

bitlinebitline

Cs

Dummy cell

C 1C 2

Dinamikus RAM cella kiolvasó erősítő

VLSI 101

Polisziliciumrétegek

Chip felület

Szigetelőrétegek

Adalékolt hátsófegyverzet

Vezető szilicium-réteg

Szilicium-dioxid Szigetelő réteg

Chip felület

Térbeli dinamikus RAM cella kapacitások

VLSI 102

C1 C2 C3 C4 C5 C6 C7 C8

Sor-cím Oszlop-cím

Burst kezdete

RAS

CAS

Clock

Cím

Adat

Latency

Szinkron DRAM ütemezése

VLSI 103

BANK0

* *2K 256 16

sense amplifiers

I/O gating

DQM mask logic

columnaddress

latch

columnaddressbuffer

burstcounter

controllogic

CDrow

decoder

columndecoder

addressregister

rowaddressmultiplexer

refreshcounter

refreshcontroller

mode reg.commanddecoder

CKL

CKE

CS

WE

CAS

RAS

A0-A10

BA sense amplifiersI/O gating

DQM mask logic

datainput

register

data

registeroutput

D0-D15

DML, DMH

memory array

memory arrayBANK1

* *2K 256 16

rowaddress

latch

rowaddresslatch

rowdecoder

2

2048

2048

256x16

256x16

256

256

MUX

B

D

DL

L

CL

R

11

16 Mbit (1Mx16)

SDRAM

VLSI 104

lengthburstlatencyCAS

lengthburstfreadhitPage clock

Szinkron DRAM működési jellemzői

VLSI 105

VCC

VCC

PRECH

Columnselect

cella

n

pp p

n n

nword line

latch

bitline

Maszk-programozott ROM cella és kiolvasó áramkör

VLSI 106

Vezérlő gate

Source

Lebegő (floating) gate

Drain

Csatorna

UV-EPROM cella

VLSI 107

Klasszikus EEPROM cella

n+ n+

Control gate

S D

tunnel oxid

+12V

0 V +12V

+12V

WRITE ERASE READ

0 V URead

+5V

+5V

+

to gate from gate

VLSI 108

0 V

+12V

ERASE mode: all Sources → +12V, electrons → back

Bit line

Word line

Array "ground"

D

Sn+

S D

tunnel oxid

Word line

n+

Flash memória cella

VLSI 109

Drain Source

Control gate

n n

Forró elektronok

Alagút-hatás

S

D

+5V

GND

+12V

S

D

+12V

GND

GND

a/ b/ c/

Split-gate EEPROM cella

VLSI 110

• NOR-rendszerű Flash memória

2. Bit-vonal1. Bit-vonal

WL0

WL1

WL14

WL15

Közös source

Helyfoglalás

Write: source=0, BL=high,WL=+U

Erase: közös source =+U,WL= -U, BL=lebegegyszerre a blokk

Read: source=0, drain=R,WL=cím

VLSI 111

NAND-rendszerű Flash memória struktúraJó helykihasználás, lassú (soros)

Write (Tx): BLx szelektálás Source szelektálás, KS=0 BLx=0 WLx= ++U, a többi +U csatorna mindenütt, tunnel Tx

Erase: zseb=++U, összes WL=0 minden cella törlődik

Read (read-through, „cellákon át”): BL, KS szelektálás Source=0, BL= pull-up WL (nem Tx)=normál csatorna WLx=0, kiolvasás függ lebegő gate-től

Sor- dekóder

2. Bit-vonal

Bit-vonal szelektálás

Közös source szelektálás (KS)

1. Bit-vonal

WL0

WL1

WL14 (WLX)

WL15

Közös source

TX

(BLX)

VLSI 112

• Programozott kapcsolóFPGA, redundáns memória, A/D kalibrálás

T2

T1

S

D

A

B

UVez

Programozás

Közös lebegő gate

Kapcsoló

B

A

rds

VLSI 113

Word line

latch

comparator

UREF

UREF

YselectYselect

Vcc

Word line

read

bit line bit linewrite

Differenciális kiolvasású EEPROM cella

Szétválasztott író/olvasó cella

VLSI 114

control gate(Tápfesz. kikapcsolásakor vezérelve)

WLWL

BLBL

C

C1=2C2

2

CMOS Flip-flop

Kapacitív billentésű, nem-illékony memória cella

VLSI 115

SWoutSWin

Din Dout

Uerase

Vcc

Uprog

Ucontr

C1

U1

T1

U2

T4

T5

T6

T7

T8

T9

Vcc

T2

T3

Nem-illékony FIFO cella

1. Normál működés: Ucontr =1

2. Bekapcsolás: Ucontr =0,

ha T6=off → U2=1 ha T6=on, flipflop, kapacitív aszimmetria, → U2=0

Ucontr → 14V után marad.

3. Kikapcsolás: Ucontr= Uprog =0,

Uerase=14V és U1 → -QG

ha U1 =1 → U6S = GND, -QG → 1

ha U1 = 0 → U6S » GND, -QG → 0

4. Törlés: Ucontr = 0, Uprog = 7V,

Uerase=14V

T9 → on, T7 → on, T6S → GND

-QG → 0 kisül QG

Requ

U6S

Source

VLSI 116

F

VSS

F2

1

F 1

VDD

A

A

A

F 1

VSS

fém

poly

poly

poly

polyfém

fém

fém

szóvonal

0

1A1

2

A2

A 0

A 0 A1A2

VSS

F 1

F 1

F2

F 1

VDD

VDD

szóvonal

Dinamikus sordekóder elrendezése

VLSI 117

VCC V

CC

A A A0 1 2

T

T

T

T

WL

C

CV

CC

T

T TT

C

CC

P1

P2

P4P3

1

8

1

42

2

3

53

457

6

C L

Nagysebességű nMOS szóvonal meghajtó

VLSI 118

A0

Uref

Q

Q

1

2

CL

VCC

n

p

n

n

ECL –MOSTrans-lator

ECL-kapcsolású szóvonal meghajtó áramkör

VLSI 119

VCC

p p

n n

n

word line

n

bit line bit lineinterogateline

Ui Ui

Summa line

IMISS

Content Addressable Memória (CAM)

VLSI 120

8K x 9bitSRAM

TAG-RAM DATA-RAM

BANK

decoder

comparator

MISS

HIT

CPUdatabus

Main

Memory

9 bit

program counter

13

9

HIT / MISS

Cache-Tag memória struktúra

VLSI 121

Vcc

A A A0 0 n

CE Row driverCLK

Out

lasercut

Redundáns memória lézeres kialakítással

VLSI 122

• További memória-típusok ill. konstrukciók

• DDR (Double Data Rate)-RAM

• EDO-RAM (kimeneti tároló, közben címek)

• Beágyazott RAM-ok: dual oxide technique

• RAMBUS

• SAM

• Video RAM

VLSI 123

8. FPGA/EPLD áramkörök

VLSI 124

VLSI áramkörök megvalósitási lehetőségei

1000 10,000 100,000

Full-custom

Darabszám

Cellás tervezés

Gate-array

Költség

Szempontok: - sebesség - fogyasztás - költségek, ár - tervezés, korrekció

VLSI 125

Programozott áramkörök programtároló elemei

• Statikus flip-flop

• UV-EPROM

• EEPROM/FLASH

• Antifuse

Q

n

pp

n

VCC

Floating

Drain

Control Gate

Source

Tunnel

Drain

Control Gate

Source

Floating

Szigetelő

VLSI 126

D

A

B

A

C ) DA(Y A B C= +

A B C D

Y

Szokványos kapus elrendezés

Mátrixos elrendezés

A B C D

Y

AND- mátrixos elrendezés

8-bemenetű AND kapu

PLD-áramkörök jelölésrendszere

sum-of-products

rövidzár

VLSI 127

Y = A + B + C + D + E + F = A . B . C . D . E . F

OR-kapcsolat átalakítása AND-mátrixbaDe Morgan tétele alapján:

A B C D

AND- mátrixos elrendezés

8-bemenetű AND kapu

E F

” 1 ”

Invertáló XOR-kapu

Y1 = A . B . C . D . E . F

Y = A . B . C . D . E . F

XOR-kapu 0 0 0 0 1 1 1 0 1 1 1 0

VLSI 128

Programozható „rövidzár” megvalósítása EEPROM cellával

Egyszerűsített rajz

A CA CB B

A C CB BA

EEPROM-cella

Az aktív cellákat pontok jelölik

VLSI 129

Prog.

Prog.

inverz

Preset

Clear

EEPLD „Makrocella” felépítése

DP

Q

C

Bemenetekről Makrocellákról

I/O-ról

Output Enable

Global órajel

Cella órajel

Programozható flip-flop

I/O pin

Inputs

EEPROM cella

products

sum

VLSI 130

Programmable Interconnect Array (PIA)

Macrocell

Macrocell

Macrocell

I/O

I/O

I/O

Macrocell

Macrocell

Macrocell

I/O

I/O

I/O

Macrocell

Macrocell

Macrocell

I/O

I/O

I/O

Macrocell

Macrocell

Macrocell I/O

I/O

I/O

Macrocell

Macrocell

Macrocell I/O

I/O

I/O

Macrocell

Macrocell

Macrocell I/O

I/O

I/O

Global Clock

EPLD blokkvázlata (Altera)

VLSI 131

PASS-TRANSISTOROS ÖSSZEKÖTTETÉSEK(XILINX)

CLB

CLB

CLB

CLB

SWITCHMATRIX

- Programozható

- Szomszédos cellák között fix

- Globális vonalak

- Long-range vonalak

VLSI 132

CLOCK

PLA

D Q

R

D Q

R

MUX

MUX

ENABLECLOCK

RESET

GLOBAL RESET

INHIBIT

CLB KIMENET

DATA IN

F

G

X

Y

LOGIKAIVÁLTOZÓK

INHIBIT

CONFIGURABLE LOGIC BLOCK (XILINX)

VLSI 133

Tervezés

1. Hardver- leíró nyelvek

mint pl. Pascal, Delphi:

logikai művelet kapuval = matematikai leírás

(pl. AND kapu = „and”)

2. Szimuláció: logikai szintek + időzítés → késleltetések

3. Beégetés (down-load)

VLSI 134

XILINX QPro VIRTEX-II 1.5V (military)

• 0.15m, 8-metal layer process

• 1.5V internal Vcc

• SRAM-based In-System Configuration

• 1M-6M system gates

• 300 MHz internal clock speed

• 2.5Mbit dual-port RAM

• Dedicated 18x18 bit multiplier blocks, fast look-ahead carry

• 67K look-up tables (LUTs) or cascadable 16bit shift register

• 824 user I/O, programmable (2-24mA) sink current, 3.3V

VLSI 135

Input/OutputBlokk

Szorzó áramkör

Órajel vezérlő

KonfigurálhatóLogikai Blokk

Globális órajelelosztó

Memory-hungry?

QPro Virtex-II Chip-architektúra

VLSI 136

SwitchMatrix

Slice1

SHIFT

COUT

Slice2CIN

Slice3

CINSlice4

COUT

Közvetlen kapcsolat a szomszédos cellákkal

QPro Vitrex-II Configurable Logic Block (CLB)

- 4 db. Slice-elem

- Áthúzott carry

-Sorobakötött shift regiszterek

VLSI 137

CARRYOUT

0

Y

SHIFT IN

D Q

SR

ALTDIG

DIG

CE

QPro VITREX-II CLB: Slice-top half

CLK

Yout

Set/Reset

CARRY IN

Q

DY

D

WS

Yin

CLK

WESLICEWE

DATA

ADDRESS

4

4

SHIFT OUT

DI

4-input look-up table, or16bit RAM, or16bit shift register

Opposite

VLSI 138

QPro Virtex-II. Összekötési technika

„Active Interconnect Technology” - minden cellához kapcsolódik egy switch matrix

CLBKapcsolómátrix

I/OBlokk

Kapcsolómátrix

Kapcsolómátrix

Memóriakezelés

Kapcsolómátrix

Kapcsolómátrix

Kapcsolómátrix

Kapcsolómátrix

Mult.18x18

18Kbit RAM

CLBKapcsolómátrix

Globális sínrendszer

Rácsrendszer

VLSI 139

QPro Virtex-II Összeköttetések

Horizontális és vertikális„Long Lines”

Horizontális és vertikális„Hex Lines” (3. és 6. block)

Horizontális és vertikális„Double Lines”

Direkt vonalak a szomszédos8 blokkhoz

3. 6.

2.1.Switch matrix

VLSI 140

QPro Virtex-II On-chip külön memória

- A CLB-kben levő tárolókon felül, a CLB oszlopok között 144db. 18Kbit RAM blokk-ok =2,5Mbit memoria- - Single- vagy dual port üzem

- Szervezés: 1Kx18bit, 2Kx9bit, 512x36bit (+parity bitek!)

- Dual port üzemben eltérő szervezés lehet

- fully synchronous operation: address→Read→Data into output register address→Write→Data into memory

- „Transparent write”: Data input→memory and into output register

- „read-before-write”: memory data→output, input data→memory

VLSI 141

QPro Virtex-II Globális órajelek szétosztása

- A chip felső és alsó szélén 8-8 clock bemenet, „PAD” van (user guide!)- A PAD-ről a jel vagy közvetlenül, vagy a „Digital Clock Manager” (DCM)-en keresztül jut a Clock Buffer-ba.- A Clock bufferből az órajelek az elosztóba jutnak, ahol lehetőség van:

- polaritásváltás, egymás kapuzása, multiplexálás- Innen 4x8 click (formázott) clock vezeték megy tovább a chip negyedekre osztott szegmenseire, ahol minden clock-vezeték 16 CLB sort hajt meg. - A DCM-nek három fő funkciója van:

- Clock de-Skew ( késleltetési idők kompenzálása)- Frequency Synthesis (osztással új frekvenciák létrehozása:Frequx=

FrequIn x M/D, ahol M és D egész számok- Phase Shifting (programozható fázistolás)

VLSI 142

QPro Virtex-II Lezárások

R/2R

VCC2

FPGA-2FPGA-1

Z0

Clamp diode

10-60KΩ

PAD

WeakKeeper

VCC

10-60KΩ

VCC

Programozható lezárásokmegvalósítása

Nagyfrekvenciás illesztés hullámvezetővel

Programozható áram

VLSI 143

QDDR MUX

D1

CLK1Q1

D2

Q2

CLK2

CLOCK

QPro Virtex-II Double Data Rate (DDR) register

VLSI 144

1. VHDL leírás, vagy „schematic entry”

2. Design steps:

- Physical synthesis,

- incremental synthesis (isolated to one logic block),

- floorplanning (implementáció az adott chip struktúrára),

- direct physical mapping (place and route),

- configuration file (bit- or byte-stream)

3. Design verification

- in-circuit debugging

- post-layout timing extraction

- full system-speed simulation

QPro Virtex-II Tervezés

VLSI 145

Programozási módok:

• Slave-Serial Mode – bitstream, external clock,

- from external PROM or processor-memory

2. Master-Serial Mode – internal clock

3. Slave Byte Mode – bytes in series, external clock

4. Master Byte Mode – internal clock

- Három lépés: Clear (Power-on-Reset), Load, Start-up

- Readback lehetőség + Parciális reconfiguration

- Configuration Coding: Boundary Scan (JTAG) –el, aktív VBATT pin esetén tárolja a kódot (véletlen átírás..)

QPro Virtex-II Configuration

VLSI 146

Config. dinamikus shift regiszterdi+1

Ci

Ci+1

1VCC VCC 2

di

16 / 1MUX

LUT out

Read4

0

15

Read outRAM out

Out

Configurationwrite in

VCC

4 / 16Címkóder Shift

Shift

0

15

QPro Virtex-II Triple function slice circuit

MUX

- LUT (1bit ROM)

- 16 bit RAM

- 16 bit Shift regiszter

Bit stream

4Write

4Read

RAM data in

Closedif not RAM

VLSI 147

ACTEL-TEXAS antifuse memória-elem

n-adalékolt réteg

Poliszilicium vezeték

SiO2 szigetelőOxid-Nitrid-Oxid (ONO)ultravékony szigetelő

18VRnormal > 10 MΩ

Rátütött < 300Ω

VLSI 148

TEXAS TPC-10 sorozatú FPGA alapcella

Multiplexer

M1

A

+

B

M2

C

+

D

+

+M3

M4

Y Y

D

C

B

A

+M3

M4

M2

M1

Táblázat: - Fan-In- Cellaszám

Felépítés: invertáló kapu + kimeneti inverter

VLSI 149

B

2-bemenetű kapuk megvalósítása TPC-10 kombinációs cellával

Y=A B

B

VCC

A

AND kapú

Y=A+ B

VCC

A

OR kapú

VCC

Ha A=1, Out=VCC

Ha A=1, Out=VCC

11

00

0

1 1

0

VLSI 150

TEXAS TPC-12 SOROZATÚ FPGA kombinációs alapcella

MUX

MUX

MUX

B

D

M3

M4

A

C

Out

M1

M2

4-input NAND 2 cella2-to-4 decoder 4 cella16-to-1 multiplex. 6 cella 3-to-8 decoder 12 cella

VLSI 151

TEXAS TPC-12 sorozatú szekvenciális cella

Kombinációs cella

8

MUXMUX

4-bit decade counter 4 cella4-bit shift register 4 cella8-bit binary counter 8 cella

VLSI 152

verticalcontrol

horizontalcontrol

logicmodul

unprogrammedantifuseshort-circuitedantifuse

F F1 2

F F F3 4 5

P1

P2 T1

segmentedhorizontaltracks T1: pass

transistor

vertical trackshorizontalcontrol

T2

row1

col3

Anfuse elemek programozása (átütése)

F1: row1=18V T2 on GNDF3: col3=18V T1 on GND

VLSI 153

System-on-Chip (SoC) áramkörök

Dual-portmemória

FPGA

8-bitesmikrocontroller

VLSI 154

Atmel System-on-Chip (SoC) áramkör

cella I/Ocellák

HorizontálisSínek: 5 x 1 local+ 2 express

Vertikális sínek: 5 x1 local+2expr.

vezetékek a memória és C felé

32 x 4 bitmemória

Csatlakozásilehetőség h/v

Segment =4 x 4 cella

50K kapu, 3V, 18Kbit, 100MHz, 384I/O.

I/O cellákLocal: 4cella, Expr:8 cella

VLSI 155

S

Atmel System-on-Chip (SoC) áramkör

Cellák közti közvetlen kapcsolat

Kapcsolódási pontok

N

EW

SESW

NW NE

CellaCella

Cella

Express line

Local line

VLSI 156

8x1LOOK-UP

TABLE

8x1LOOK-UP

TABLE

NW NE SE SW N E S W OGDG

D

QR CLK

NW NE SE SW N E S W

NW: North-West

NE: North-East

SE: South-East

SW: South-West

B1: Bus ConnectionB2: Bus Connection

DG: Diagonal Direct Connect or Bus

OG: Orthogonal Direct Connect or Bus

konfigurált multiplexer.(alapesetben "1" )

LB

LB: Local Bus

FBin

FBin: Internal Feedbeck inputLB2

CEout

CEout: Cell output

SoC logikai blokk

Programozott in/out-elosztó

To 5 x Hor.

To 5 x Vert.

LB

FBin

VLSI 157

Latch

Latch

LatchDATA IN

READ ADDRESS

WRITE ADDRESS

WE

DATA OUT

CLOCKCLOCK

Read

Write

Write Enable

Data Data

Load

4

5

5

4

(Local bus) (Local bus)

(Express bus)

(Express bus)

antifuse element

32x4 bitDUAL-PORT

RAM

ATMEL SoC dual-port memória

VLSI 158

FPGA CDUAL-PORT

DATA

SRAM

Data Write

Data Read8

8

Address16

Address16

Data8

Read enable

Write enable

Clock

Write enable

Clock

ACTEL System-on-Chip dual-port memória

VLSI 159

Beágyazott logikák (Logic Cores) tervezése 1.

- Reuse: portability, description, simulation, test

- Design: keveréke a bottom-up és top-down módszereknek

- Codevelopment of hardware/software (simultaneous analysis and optimization of area, performance, power, noise, test, technology constraints, interconnect, wire loading, packaging constaints.

- Recursive development and verification → RTL level.

VLSI 160


- Előnyösebb: szinkron logika

Regiszter

Random logika

Regiszter

Random logika

Regiszter

Core

Input regiszter Output regiszter

VLSI 161


Veszélyek:

- latch-based tervezés→ betárolás nem élvezérelt-latch: csak FIFO-k, memóriák és stack-ek

-Aszinkron hurkok, belső pulzus-generátorok- multiciklusos útvonalak- aszinkron clear és set jelek deaktivizálása reszinkronizálással

- memória vezérlőjelek, read, write, enable legyen szinkron

VLSI 162


-Nagy memória-blokkok általában a szélekre kerülnek→ kis memóriák középre→ többrétegű fémezésre kell számítani

- Jelenleg SoC 60%-a memória, alig 6% a mixed-signal (PLL, DAC, ADC, hőszenzor, on-chip clock generátor, szinkronizáció, RGB output, kommunikációs áramkörök)

- ezek zajérzékenyek, ezért a chip szélére, pl. kétoldalt (itt közel van a kimenet, a jól szűrt táp és a föld)

-Védőgyűrűk alkalmazása

VLSI 163


On-chip buszok:

-Nagyon fontos → közös interface az egységek között

- A core tervezése előtt rögzíteni kell a buszokat!

- FIFO-alapú átvitel a rendszer buszok felé: flexibilitás

- Nincs specifikált interface a buszok felé jelenleg! (adat és control jelek, többciklusos átvitelek, request-and grant protokolok)

VLSI 164

9. Mikrokontrollerek, Mikroprocesszorok, DSP-k

VLSI 165

3

Interruptok System controlÓrajel A/D konverter

Timer1

Timer 2

Watchdog

Perifériás int.

Soros interfész CPU RAM

Data EEPROM EPROM

Port A Port A Port APort A

Vcc,a

Vss,a

Interrupts XTAL ResetMód

Data ControlAddress high

Address low

RxTx

PWMEvent

PWMEvent

I/O

88 88

Analóg bemenetek

Vcc

Vss

8-bites microcontrollerblokksémája

VLSI 166

Működési módok

Általában a „Mode Control” lábbal választható ki:

1. Single-chip μComputer (külső memória nincs)

2. μComputer + external memory

3. μProcessor mode (csak külső memória van)

VLSI 167

Külső memória illesztése

16

ControllerAddress latch

RAM

EEPROM

Chip select

8

8 High addr.

16

Controller

RAM

EEPROM

Chip select

8 Data

Szokásos:

„Glue Logic” nélkül: Lefoglalt multiplex I/O pinek

Low address byte először (latch), aztán data

VLSI 168

Rendszer-vezérlő regiszterek

1. Utasítás számláló (PC, program counter, 16-bit) 64KB közvetlenül címezhető.

- memória-bankok: külön chip-enable logika

2. Stack pointer (SP, 8-bit): „last entry or top of the stack”, push előtt automatikus increment, pop előtt decrement (az alsó címen a cím High-byte, felsőn a Low-byte)

3. Status Regiszter (ST, 8-bit): Carry, Negative (Msb=előjel), Zero, Overflow, Interrupt enable on levels

4. Configurációs regiszterek (pl. 3x8 bit): Autowait, Osc.OK, Mode control, Halt, Standby, Priviledge mode, Cold start (100ms wait), Test

VLSI 169

RISC utasításkészlet

Tipikus „Reduced Instruction Set Computer” utasítás-készlet:

1. Arithmetic: ADD, ADC, DAC, SUB, SBB, DSB, CMP, INC, INCW, DEC, MPY, DIV, CMP

2. Logical: AND, OR, XOR, INV, COMPL, RR, RRC,RL, RLC, SBIT0, SBIT1, CMPBIT, CLR, SWAP, TST

3. Move: MOV (pl. 27), MOVW, XCHB

4. Stack&Status: LDST, LDSP, POP, PUSH, SETC, CLRC, DINT, EINT

5. Egyéb: BR, JMP, JMPBIT, DJNZ, CALL, CALLR, RTS, RTI, NOP, IDLE, TRAP

VLSI 170

”Energia-takarékos” (Standby) üzemmódok

Különböző, nem egységes elnevezések: Power-save, Standby, Sleep, stb.

Módok:

1. Egyes egységek leállítva, program szerint („Half active”)

2. Sleep: csak az „awake”-figyelés működik

3. Mint „Sleep”, de közben számolja az időt és időre visszatér

4. Csak interfész-t figyel

5. „HALT” leállítja az órát, minden leáll – reset-tel vagy külső órával indítható újra

6. Sub-clock (NEC találmány): 30kHz-es clock-ra vált át.

VLSI 171

SW Reset

Capture

PWM

16-bit capture/ compare reg.

compare

compare

16-bit capture/ compare reg.

16-bitszámláló

8-bit előszámláló

Eseménybemenet

Flag+Int.

Flag+Int.

Flag+Int.

Flag+Int.

OverflowExt. reset

Timer/Counter egység

VLSI 172

Timer modul „felprogramozása”

Inicializálás: funkció kijelölése belső periféria-regiszterek betöltésével

default értékek: legáltalánosabb felhasználási forma

Regiszterek:

6 db. Control Regiszter (6x8 bit)

a) Prescaler system-clock előosztás, Watchdog clock előosztás, túlcsordulás interrupt engedélyezés és flag, él-detektálás, compare interrupt, SW reset, PWM indulás, interrupt prioritások,

b) Timer külső pinek definiciója (Timer vagy general purpose I/O, direction (input vagy output), data in/out

4 db. 16-bites regiszter

Timer számláló, 2x compare regiszter, watchdog számláló

VLSI 173

8-bit előszámlálóMUX

Belső órajel

Külső esemény

TIMER órajel

Watchdog órajelMUX

MUX

Prescaler modul

VLSI 174

Input data

Output data

Pad

CLR

D

QLevel 1 Requ.

IE2

1

Enable

Priority select

Level 2 Requ.

IE1

Polarity

Interrupt kezelés

Interrupt rendszer: fix sorrend, de két prioritási szint - globális (EINT, EINTH, EINTL) és egyedi engedélyezés - vektoros címzés: 7FBEh-től az ugrási címek

VLSI 175

ADC SCI TIMER SPI Ext. INT

LEVEL 1

LEVEL 2

Interrupt prioritások kijelölése

VLSI 176

A/D átalakító blokksémája

Inputselect

Succesive Approximation ADC

VREF select

Data buffer

Sample start

Convert start

Ready

Digit. input

In0

In7

Flag+Int.

VLSI 177

Adatátviteli szabványok

1. Párhuzamos adatátvitel: berendezésen belül, byte, word, stb.

2. Soros átvitel: - órajel-vzetékes (clocked) adatátvitel - RS-232 (és változatai): mindkét oldalon „timebase” - órajel-visszaállítás adatból: preamble - egyvezetékes, órajel-hossz modulációs

Strobe Strobe

0 1

t

VLSI 178

Serial Communication Interface (SCI) felprogramozása

Baud rate = CLK/(128*K), ahol CLK=kristály-frekvencia, K= konstans, beírandó SCI periféria-regiszterbe; kerekítési hiba <2%

További regiszterek ill. bitek: - set TX and RX to privileg (nem hozzáférhető) üzemmódba - RS232 CLK pin → general purpose I/O - stop bit, even parity, 8-bits/char - enable interrupts - start transmit

VLSI 179

0 1 2 3 4 5 6 7 8

START BIT

STOP BIT

LSB

Az RS-232 soros átviteli szabvány

VLSI 181

Start/Stop jelek az I2C-busznál

Adat

Órajel

StopStart

VLSI 182

Mintavétel start

Konverzió start

Adat→ buffer

Csatorna szelektálás

Kész?

Kész?

Cbe

Ux

RG Rbe

Átalakító

a) b)

Serial Communication Interface (SCI) folyamatábrája

VLSI 183

Serial Peripheral Interface (SPI) blokkvázlata

Serial Data Reg.

SPI Buffer

Flag+Int.

Slave-In, Master-Out

Slave-Out, Master-In

8

Clock Rate

Master/Slave átváltás

Clock OutSystem Clock

Baud Rate: max. 2,5 MBaud

VLSI 184

Weak Pull-up PAD

QD

VCC

Q D

Input read

Data bus

Output enable

Write output

Data bus

VCC

I/O áramkör vázlata

VLSI 185

Mikrokontrolleres fejlesztőrendszerek blokkvázlata

μC

RS-232 to PC

~8V EPROM TÁP

Chipselect

RAM

Blank

RS-232 XTAL

LED

Bővítés

VLSI 186

Mikrokontrolleres fejlesztés lépései 1.

PC development system:

File read inEditAssembler compilerList fileMakeRun → Export, down load program into RAM Trap, stops run and back to PC Execute, program runs im RAM Registers read back Import, memory block read back

VLSI 187

Mikrokontrolleres fejlesztés lépései 2.

Step-by-Step üzemmódTracing: kijelölt tárolók utólsó 1024 lépésben felvett értékének elmentéseReal-time Simulator: időzített interuptokReal-time hardware emulator: minden regiszter és memória-rekesz tárolásra kerül, visszaolvashatóC-compilerC-debugger

VLSI 188

Motorola 68HC11 microcontroller

8K EPROM256B RAM512B EEPROM2x16bit Timer8-bit ADCWatchdogSecurity bit192 byte on-chip boot loader AL

E R/W

68HC11 C 74373

A8-A15

WE

D0-D7

A0-A7

Special boot-strap mode load

VLSI 189

68HC11 + XILINX coprocesszor

Data

Control

XILINX FPGA

PC

Coprocesszor

68HC11 C

74373

Chip select

RAM +EEPROM

RS-232

Down-load

Lépések:

1. Load program into XILINX2. Load into 68HC11 EEPROM3. Readback into XILINX

VLSI 190

ff f f f f ff

256 byte RAM címe

d

Utasítás kódja (opcode)

Harvard-struktúrájú mikroprocesszor16-bites szó-szerkezete

Adat iránya

VLSI 191

8

Program memória

RAM ALU

PC

Dekóder

Továbbiegységek

Harvard-struktúrájú mikroprocesszorblokkvázlata

VLSI 192

Beágyazhatómikroprocesszor

Control

Two 8-bitTimer/Counter

InteruptUnit

2-wire SerialUnit

2 SerialUARTs

16-bitTimer/Counter

with PWM

WatchdogTimer

16 prog. I/Olines

RegistersProgramCounter

ProgramSRAM memory

InstructionRegister

InstructionDecoder

Statusand Test

GeneralPurpose

8-bit Registers

ALU

16-bit addressdecodes

> 10K Gates Field Programmable Gate Array

8-bitData SRAM

Programmable I/O

Interruptlines

ext

I/O

I/O

I/O

Control linesDirect

addressingIndirect

addressing

8-bit Data Bus

VLSI 193

Cache memóriákHierarchikus memória-felépítés:

L1I, L1D utasítás és adat-memória

L2

L3

Main memory

Disc

L1 utasítás cache és fetch

utasítás queue Ugrás jóslás

Regiszter- és stack-kezelés

Elágazás regiszterek

Busz vezérlő és ECC

Egészszám regiszterek

Lebegőpontos regiszterek

Lebegő- pontos egység

Integer és multimédia egység

L1- adat cache

L3

cach

e

L2

cac

he

Elágazás egység

VLSI 194

Itanium-2 tip. 64-bites processzor

L1 utasítás cache és fetch

utasítás queue Ugrás jóslás

Regiszter- és stack-kezelés

Elágazás regiszterek

Busz vezérlő és ECC

Egészszám regiszterek

Lebegőpontos regiszterek

Lebegő- pontos egység

Integer és multimédia egység

L1- adat cache

L3

cach

e

L2

cac

he

Elágazás egység

L1: write through, L2/L3: valid bit

Pipeline, 6 utasítás/ciklus, párhuzamos működés, FIFOban queue, Domino CMOS, anti-race

VLSI 195

Média-processzor (MAJC, Microprocessor Architecture for Java Computing)(VLIW, Very Large Instruction Word) 128-bit=4x32-bit

Duál processzor, FFT, DCT, inverz DCT, MPEG-2, Domino CMOS

Memória-vezérlőI/O portok PCI-busz csatl.

I/O portok

Utasítás cache Utasítás cache

Megosztottadat cache

Graf. processzor

Kapcsoló mátrix

FU3 FU3FU1 FU2FU2 FU1FU0FU0

FU0: kapcsoló mátrix, adat-cacheKülön utasítás dekóder

Másik adatára vár

VLSI 196

Digitális szűrők

x(n) x(n-1) x(n-2)

z-1 Latchz-1

y(n)

h0 h1 h2

Latch

x(n) x(n-1) x(n-2)

z-1 z-1z-1

x(n-3)

y(n)

h0 h11 h22 h3

1

0

)()()(K

k

knxkhny

Multiply-Accumulate (MAC)

Pipeline üzem

Latch nélkül:t=TMPY+2TADD

Latch beiktatásával:t=TMPY+TADD

2TADD

TMPY

VLSI 197

Diszkrét koszinusz-transzformáció (DCT)

1,,1,0,2

)12(cos)()()(

1

0

Nk

N

knnxkekX

N

n

x(n)=bejövő mintavett, digitalizált jel, n=0,1,…..(N-1) a minta sorszáma, X(k)=transzformált érték, sorszáma k=0,1, ….(N-1). e(k)= 1/2, ha k =0, egyébként pedig e(k)=1. N(N-1) szorzás. Azonos trigonometrikus szorzótényezőjű szorzatok összevonva, szorzás helyett összeadás. X(0)….X(7) transzformált értékek, összevonva az azonos koszinuszos tagokkal rendelkezőket:

13721170

232610

73123150

43210

13725130

632210

53327110

43210

)7(

)()()6(

)5(

)()4(

)3(

)()()2(

)1(

)()0(

cQcQcQcQX

cPPcPPX

cQcQcQcQX

cPPPPX

cQcQcQcQX

cPPcPPX

cQcQcQcQX

cPPPPX

az összevont minták

523612431700

523612431700

xxQxxQxxQxxQ

xxPxxPxxPxxP

trigonometrikus szorzótényező ci=cos(iπ/16). A

8x7=56 szorzás helyett a fenti számítás csak 22 szorzási művelet. további egyszerűsítésekkel a szorzások száma 13-ra csökkenthető (több mint négyszeres sebesség-növekedést eredményez).

VLSI 198

x (m,n) = NxN méretű mező képpontjai,

y(k,l) a transzformált érték,

α(k) = α(l) =1/2, ha k=0, ill. l =0, egyébként egységnyi.

adatok: adatfolyam

N

nl

N

mknmxlk

Nlky

N

m

N

n 2

)12(cos

2

)12(cos),()()(

2),(

1

0

1

0

Kétdimenziós diszkrét koszinusz-transzformáció áramkörei.

VLSI 199

Kétdimenziós diszkrét koszinusz-transzformáció áramkörei.

x(m,n) vektorok folyamatosan, T ciklusidővel, bit-párhuzamosan 8 elemes shift D regiszter sorba. 8 új vektor van a sorban: átírás az R regiszter-sorba, táblázatos szorzásA részletszorzatok összegzése: szummázás és visszacsatolt léptetés. Szorzás 8 vektorra párhuzamosan 8T idő alatt, D regiszter-sorba új adatok. A kimeneten az y(k,l) vektorok T ciklusidővel, sorosan lépnek ki.

D ROM

Shift

Szummázó

D ROM

Shift

Szummázó

D ROM

Shift

Szummázó

D

D

D

Bemenet Kimenet

R

R

R

Regiszterek

VLSI 200

10.Telecom áramkörök

- szinkron digitális telefon-hálózat- ISDN- Aszinkron Transfer Mode (ATM)- Mobil telefon hálózat

VLSI 201

1

16

1 16Ki

Be

Jel-utak kialakítása

Analóg átvitel:-Rotary-gépek- Crossbar- Mechanikus relék

- Elszigetelt tirisztorok

14. bemenet→2. kimenet

16x16-os kapcsoló-mátrix

VLSI 202

Mátrix keresztpont kapcsoló

VCC Mátrix oszlopOszlop-

Cím

Mátrix sor

Adat

aktív„0”

„0”

„1”

VLSI 203

1

16

1

16

5

9

5

4

8

12

13

4

8

9

12

13

4x4

4x2 4x2

N1

1

16

1 16Kimenetek

Bemenetek

= 4

N2

=2

n=16

Kapcsoló-mátrix és felbontása2

1222

N

nNnNK

Egyidejűlegmax. nN2/N1

VLSI 204

Control Data

S/H

REF DAC

Hold

Successive Approximation Register (SAR)

Control Register

MUX

InputRegister

GND VCC

Analóg ki

Analóg be

Keret szinkron

PCM Out Highway

CLK

Komp.

Kóder-dekóder (CODEC) áramkör

PCM In Highway

VLSI 205

A szinkron távbeszélőhálózat:- 8-bites átvitel,

- egy keret 32 átviteli csatornát fog össze,

- a sínen átviendő frekvencia 8x32x8kHz=2,048MHz,

- a bináris jel hossza 1/2,048MHz=0,488s,

- keret hossza 3,9s

- a 32 csatornából egy jelzések, tesztelés,

- az időrés kijelölése: az átvitel alatt általában marad, de lehetőség van átvitel alatt más időrés kijelölésére is.

VLSI 206

8

21

6

54

3

7

Digitális bemenet

Analóg kimenet

Dinamika-expanzió exponenciális görbével

VLSI 207

SLIC Subscriber Line Interface Circuit

BORSCHT:BatteryOvervoltageRingSupervisionCodecHybridTest

VLSI 208

Hibrid

Vett jel

Z0 lezáróellenállás

Adás

Csavart érpár

Áramirányok vételnél

VLSI 209

48-bit-es keret (frame) 250s/keret→ 192kbit/s

B1,B2: két 64kbit/s PCM csatorna (hang, adat)

D: egy 16kbit/s jelzőcsatorna.

F: keret szinkron, L: vonal DC szint helyreállítás.

F L B1 L D L F L B2 L D L B2 L D L B1 L D L B2

1 1 8 1 1 1 1 1 8 1 1 1 8 1 1 1 8 1 1 1 8

Keret

ISDN =Integrated Services Digital Network (szinkron, inverz AMI)

VLSI 210

AMI kódolás (ISDN)

Alternate Mark Inversion=váltakozó 1 invertálás, „1” váltakozik, „0”=zérus jelszint

Inverze: „0” váltakozik, „1”=zérus jelszint:

Zérus jelszintnek a logikai "1" felel meg, a logikai "0"-ra pedig váltás történik, mindig ellentétes irányban, mint az előző váltás.Folyamatos logikai "0"-ra a jel egyenáramú összetevője zérus.

010 0 11 0

0

+1

-1

0 0

Invertált AMI

1Bitfolyam

VLSI 211

High Density Bipolar 3 (HDB3) kódolás

AMI kódolás (nem invertált), logikai „0”= nulla jelszint, „1” váltakozik, de:- 4 egymás utáni „0” esetén az utolsót megváltoztatják arra, amelyik a megelőző (legutóbbi) „1”-es szintje volt…!Hogy az egyenáramú összetevő zérus legyen, ezért:

- A következő 4 egymás utáni „0” esetén az elsőt éppen ( az előző változtatással) ellentétesre változtatják.

VLSI 212

ATM-hálózat kiépülése

Végpont Végpont

kérés

elfogadás

ATMkapcsoló

virtuális útvonal

A B

elfogadáselfogadás

elfogadás

kérés kérés

kérés

Használat előtt ki kell építeni a vonalat, minden csomag ezen, előzés nincs!VPI: azonos az úton, de sok VCI-t használ. Kis cella→ kis bufferek

VLSI 213

ATM packetGFC

VPI

VPI

VCIPT CLP

ADAT

FEJLÉC

bitek 8 7 6 5 4 3 2 1

1

2

3

4

5

6

53

byte-ok

.

.(48 Byte)

HEC

GFC (Generic Flow Control, Általános folyam vezérlő),VPI (Virtual Path identifier, Virtuális útvonal azonosító),VCI ( Virtual Channel Identifier, Virtuális csatorna azonosító), PT (Payload Type, Hasznos adat tipus), CLP (Cell Loss Priority, Cella elvesztés prioritás), HEC (Header Error Check, Fejléc hiba ellenőrzés).

VLSI 214

1. bemeneti memória

8. bemeneti memória

és

dual-port RAM

memóriakezelés

1. kimeneti memória

8. kimeneti memória

Kimeneti tárolók

és

bufferek

Bemenetitárolók

bufferek

8x4bemenet

Órajelek éskeretvezérlõk

8x4kimenet

12

32

12

32

Vezérlõ- jelek

vezérlőinterfész

8192 ATM cella

4

4

4

4

53byte SAM

prioritás

DRAM

frissítés

Ciklusidő = 26ns4-bites portra: 155 Mbit/s4 port összevonva.

622Mbit/s32 bites portra:1,25Gbit/s

Osztott memóriás (shared memory) ATM switch

VLSI 215

ATM (ECL-es) bemeneti fokozat blokkvázlata

CMOS-ECL átalakító

ECL-CMOS átalakító

1/16párhuzamosító

Órajel-visszaállítás

16

SorosBe

Párhuzamoskimenet

VLSI 216

Mobil telefon

900MHz GSM- uplink: 890,2-914,8MHz, 123 csatorna, 200 kHz-es távolság

minden frekvencia-csatornában 8 időrés = 8x124=992 adatcsatorna.

3 műszaki megoldás:-cellás rendszer →frekvencia-kihasználás- optimális összeköttetési feltételek (teljesítmény, stb.) beállítása- jel-tömörítési eljárás

VLSI 217

A hálózat cellás felépítése

AB

C D

E

FG

AB

C D

E

FG

AB

D

E

FG

az elõfizető haladási irányaC

egy adott vivőfrekvenciánműködő cella

VLSI 218

GSM adat-tömörítés

rövid időszakaszban: lineáris predikció → n-edik minta

)()(1

inSnSp

ii

p: a predikció fokszáma, αi: lineáris predikciós együtthatók (súlyok);

értékük: adott jelfolyam (pl. beszédminta) jellege .

Valóságos mintát összehasonlítjuk a megjósolttal, kettő különbsége = becslés hibája.

)()()()()(1

inSnSnSnSnep

ii

A négyzetes hiba:

2

1

21

0

1

0

)()()(

n

nn

n

nn

p

ii inSnSneE

Ennek a minimális értékét kell meghatározni !

VLSI 219

Mobil készülék blokkvázlata (RF nélkül)

Hang be

Bluetooth

S IM kártya

Hang ki

A/D+szűrő I

Q

D/A+szűrő

D/A+szűrő

I

Dekódolás

Viterbi HW gyorsító

Kódolás GMSK Modulátor

Equalizer D/A+szűrő

Processzor + RAM + interface

Teljesítmény GPRS LCD

RF vezérlés

Q

A/D+szűrő

JTAG

Telep

A/D+szűrő

VLSI 220

RF szűrő

Frekvencia osztó

Oszcillátor

Demodulátor, processzor

1. keverő

Tükörelnyomás

Csatorna kiválasztás

2. keverő

Antenna LNATükörelnyomás

IF szűrő IF szűrő

)sin()sin( szcbe nk

900MHz-es mobil készülék kétfokozatú szuperheterodin vevő fokozata

Tükörfrekvencia: kωbe± nωoszc

Keverék-frekvenciák:

VLSI 221

GS

Smbe C

LgR

GSSG CLL )[(

1

L1

T1

T2

Ube+

VCC

L3

L2

LG

T1

Ube

LS

CGS

Bemeneti erősítő: Low Noise Amplifier (LNA)

valós, ha:

Rbe

Probléma:

Antenna-impedancia → Rbe → gm

→ drain-áram → zaj ?

fele ID

nMOS másik fele

Fél-áramú CMOSMegoldásí.

VLSI 222

Uszab

VCC

L1

L8 C2

T1

T2

Uki+

Ube+ Ube

Uki

VCC

VCCVCC

T3

T4

T7T6

T5T8

L7

L4

L6

L5

L3

L2

C1

UrefUref

Differenciális felépítésű szabályozható erősítő

Referencia-fesz.

Hangolt kör

Diff. ErősítőT5/T6 ill. T7/T8

SzabályozottPárhuzamos terhelés

VLSI 223

VCC

V1

UG1

L2

T2

L1

T1

UC V2

C1=2pF

Uszab

VCC=2.5V

L1

L2

L3

C2

Rt

T1

T2

Uki

Ube

Bemeneti π-tagos kiszajú, szabályozott erősítő

terhelés Áram-szabályozás

1,1GHz-es feszültségvezérelt (VCO)oszcillátor

V1,V2: Változtatható kapacitások

VLSI 224

Frequency Shift Keying (FSK)

idő

f0 f1

VLSI 225

Minimum Shift Keying (MSK)

Frekvencia-shift detektálás: fázis mérés I/Q jelekkel.

Amplitúdó=állandó, ezért nem okoz torzítást !

Kis sávszélesség (gyors felfutások és túllövések levágása:

Gauss-szűrővel szűrve a jelet: GMSK (mobilok!)+ 90-fázisszög = „1”

- 90-fázisszög = „0”

Q(Quadrature)

I (In-phase)

VLSI 226

I és Q-jelek a rádióadásban

Helyi oszcillátor(vivőfrekvencia)

90 fázistolás

I

Q

Szummázás

Összetett RF kimeneti jel

VLSI 227

I és Q-jelek a rádióvételben

Helyi oszcillátor(vivőfrekvencia)

90 fázistolás

Quadratura komponens

Összetett RF bemeneti jel

In-phase komponens

VLSI 228

Adás/vétel-kapcsoló

Uvez

Antenna

R1 R2R3R4

C1 C2

Adás Vétel

Vétel DC tápAdás DC táp

Uvez

T1 T2

T3

T3

VLSI 229

11. Számítógép hálózatok mikroáramkörei (PHY-layer)

- Kódolások, Trellis-kód, Viterbi dekódoló- jelút kapcsoló, Batcher-Banyan áramkör- 100B-T hálózat- Gigabites hálózat- Bluetooth

VLSI 230

Scrambler áramkör

SR SR SRSR

+

+Ube

Uki

XOR kapu

Shift Regiszter

VLSI 231

Kódoló áramkör

1-bitkésleltetés

1-bitkésleltetés MUX

Kódoltbitfolyam

XOR kapu

Kódolatlan bitfolyam

n

n+1

++

+

VLSI 232

Trellis kódolás sémája

1/00

1/10

0/10

1/11

0/00

0/010/11

S00

S01

S10S10

S01

S00

S11 S111/00

n-edik állapot (n+1) -edik állapot

2-bites szimbólumok

Trellis szimb.: TS

VLSI 233

Viterbi dekódoló sémája

TSRSBM

)BMPM,BMPMmin(PM jn

jn

in

in1n

RS (Received Symbol): 2-bites vett adatTS (Trellis Symbol): a rács adott ágához tartozó 2-bites értékBM (Branch Metric): ág mérőszám, a vett adat és a trellis szimbólum különbsége Hamming távolságban

PM (Path Metric): útvonal mérőszám, az adott pontig az ág-mérőszámok összege

Constraints: a ciklusok száma, amit figyelembe veszünk (pl. 9)

VLSI 234

2

Dekódolás a Trellis rács alapján

42

43

X

22 3

2

S00

S01

S10

S11

2

0

1

4

2

1

X

X

X

22

2

3

32

4

4

42

2

2

2

X

X

X X

X

X

1 1 0 0 1 00

11 10 10 11 11 1101

11 11 10 01 11 1100

Adat

Szimbólum

RS: Vett szimbólum

3

3

?

TS

00

11 11

01

10

00

RS-TS=11-11

RS-TS=11-00

VLSI 235

ACS (Add-Compare-Sum) egység blokksémája

Komparálás

Szelektálás

+inBM

inPM

+jnBM

jnPM

1nPM

1nd összeadó

Minden lehetséges ágra minden lépésben PM+BM értéket elő kell állítani (Add),Ezeket össze kell hasonlítani (Compare),és a kiválasztott eredményt hozzáadni az addigi PM-értékhez (Sum).

„Túlélő ág”

VLSI 236

Analóg Viterbi dekódoló

T15

2

T10UR

UR

pMOSáramtükör

nMOS áramtükör

NMOS áramtükör

Analóg tároló

Analóg tároló

UDD

UDD

UDD

UDD

I2

T1

T3

T7

T4

T6

T9

T5T8

I1

A A

T2

T13

1

2

T11

T12

1

T14

B

VLSI 237

Analóg Trellis dekódoló

mintavevő, tartó és U/I diff. áramköre

Ube+

C1

21a

C2

21b

C3

12a

C4

12b

Vdd

UG1

UG2

U1+ U2

+

1

2

1a

1b

2a

2b

Trellis 1. szimbólum 1. bitbeírása C1-be

1. bit tartás

1/2. bit

1. szimbólum beírása

2. szim.

másik szimbólum szimultán kiírása U/I-re

VLSI 238

Jelút kapcsoló

MUX

1

2

n

vezérlõ

dekóder

1

2

n

MUX

DE

dual-port RAM

bemeneticellák

kimeneticellák

útvonal

VLSI 239

Batcher-Banyan kapcsoló.

1

2

3

4

5

6

7

0

bemenetek kimenetek

1

2

3

4

5

6

7

0

TG

TG

TG

TG

a)

b)

be ki

Ukapcs

Ukapcs

c)

VLSI 240

1 0 0 01 1 1

NRZ

Manchester

Különbségi Manchester

a)

b)

c)

Bitfolyam

Adat

Ellentettje

Logikai 1-nél szint „marad”

váltás

Manchester, Különbségi Manchester kód („10Base-T” hálózatok)

VLSI 241

MLT-3

1 0001 1 11 1 1

0

+1

-1

Bitfolyam

MLT3 -Multi-Level Transition („100 Base-T” hálózatok)

„1”-re alternál, „0”-ra marad

VLSI 242

BER =Hibásan vett bitek száma

Összes adott bitek számaAmplitúdó

IdőNévleges logikai

"0'

Névleges logikai "1'

Szem-görbe („Eye-diagram”)

- zaj- jitter

Bit Error rate:

VLSI 243

0,5VAmplitúdó

Idő

PAM-5 modulált jel szemgörbéje

Pulse shaping: nagyobb intenzitású jelek csillapítva, sugárzás csökken

VLSI 244

árnyékolatan sodrott érpár

Tx

Rx Rx

TxH

125Mb/s

H

Tx

Rx Rx

TxH H

Tx

Rx Rx

TxH H

Tx

Rx Rx

TxH H

Gigabites Ethernet átvitele sodrott érpárakkal

PAM-5: 2,25 bit/ciklus4 érpáron:4x2,25=9bit/ciklus8bit adat, 1bit hibajav.

54=625 kombináció,2byte (páros/páratlan),=2x256=512 komb.,maradék: hibajav, S/N.

VLSI 245

1000BASE-TPCS PMA

MUX/DMUXPHY control

DAC/ADC

10BASE-TPCS PMA

100BASE-TXPCS PMA

Meghajtók,Vevők

GMII, MII Interfész

Hibridek

PAM-5

MLT-3Manchester- kód

Külső vezérlés

Kombinált, Gigabit/s adó-vevő blokkséma

Régebbi rendszerek

MediaIndependentInterface

GigabitMediaIndependentInterface

VLSI 246

Gigabit-es rendszer elemei

Physical Medium Attachment

Transzform.

GigabitMediaIndependentInterface

Adóoldali PCS

DAC

Meghajtók, vevők

Hibridek

MUX/DMUX

GMII Interfész

Adóoldali PMA

Vevőoldali PCS

Vevőoldali PMA

Physical Coding Sublayer

VLSI 247

Adaptív kiegyenlítő

Echo & áthallás elnyomás (analóg)

AGC Vonal DC korrekció

Szint- felbontó

Forward error correction

Delay Skew Descrambler

Vevő logikaszabványos

GMII,Transceiverfelé

1. PMA-egység (sodrott érpár, hibridről), analóg

PCS-egység, digitális

vett PAM-5 jel

Gigabites Ethernet vevő blokkséma

PMA: Physical Medium AttachmentPCS: Physical Coding SublayerGMII: Gigabit Media Independent Interface

2.

4.

Négy sodrott érpár

1.

5 diszkrét szint

Adaptív dig.szűrő

8-állapotú trellis dekódolás, legvalósz. szimb.

Bitkeverés fordított műv.

Baseline wander corr.

VLSI 248

Adat be

0,75 0,25

Z-1

PAM-5 JELEK

17/ 5-ös Táblázat

Analóg szűrő

Hibrid meghajtók

PMA (Physical Media Attachment) blokk adóoldali egységei

Impulzus formáló(Partial Response Shape, PRS)

Xki=0,75Xn+0,25Xn-1

VLSI 249

Tipikus impulzus visszhang görbék

0 2 4 6 8 10 12 18

0

1614 Minták

Négy jelentős reflexió

-1

+1

-0,5

+0,5

1-0 átmenetre,

18 pontban (mintavétel=8ns),

Távolság (mintavételi idő) és

amplitúdó.

Transceiver autom. tárol és eszerint kivon

VLSI 250

Mixed-mode visszhang elnyomó áramkör

DAC1

DAC4

Selector

Kimenet

Súlytényező beállítás

250 MHz adat be

Vett jel

Visszhang elnyomott jel Emulált

visszhang

m4 m1

64 x 1 bit FIFO

Visszhang kioltás

Tanulási folyamat:

Reflektált jel→DAC, adott stratégia szerint optimalizálás (pl. LMS,Least Mean Square))

DA átalakítás, analóg összegzés és kivonás

VLSI 251

TDx/Rx

GND

TX

RX

Ütközés

Vcc GND

Koaxiáliskábel

átvivő határfelület

(DTE)Adatvégződés

Közegélérési egység(MAU)

Gazdagép

DC/DC átalakító

62 bit 2 bit 6 bájt 6 bájt 2 bájt 4 bájt

Előhang SFDForrás

Hossz Adat FCSCélállomáscíme címe

46-1500 bájt

VLSI 252

.

.

.

.

.

Elválasztótranszformátor

Kétszer sodrott érpár+ 1 közös ér

illesztő-tag

közösmódusúszűrőtekercs

közös(föld)vezeték

vonalkiegyenlítő

Bináris/MLT-3

MLT-3/Binárisvisszakód

oló

vett jel

adás-jel

GND"K"

Transceiver chip

kódoló és meghajtó

VLSI 253

A 2,4GHz-es (Bluetooth) átvitel áramkörei

Bluetooth rendszer:- WPAN Wireless Personal Area Network- 50-100m- spread spectrum (káosz-elmélet)- frekvencia ugrálás (hopping)- interferencia-mentes- robot-irányítás

WIFI-rendszer (USA)

VLSI 254

Nagysebességű, 2,4 GHz feletti transceiverek

• Soros interfész a a fotodióda és a meghajtó lézer felé (optikai illesztés külön áramkör)

• Órajel előállító, incl. többszörözés, ellenőrzés

• Deskew áramkörök

• Scrambler áramkörök

• Kódoló/dekódoló (Codec)

• Bit-hibaarányt (BER, Bit Error Rate) mérő ák.

• Szokásos adatátviteli ák., keretezés, soros/párh., etc.

• JTAG – Boundary Scan, I2C interfész

• Mikrokontroller a vezérlésre, tesztelésre és debug-ra.

VLSI 255

Nagysebességű órajel-visszaállító, 2,4 GHz

Detektálás vesztés

Referenciaórajel

AdatBemenet(fényszál)

Frekvencia ablak detektor

Fázisdetektor

Feszültség-vezérelt oszcillátor

Szűrő

Visszaállított órajel

Visszaállított adat

Jelvesztés

Relatív sávszélesség pl. 0.01%

VLSI 256

osztóOszcillátor

Csatorna kiválasztás osztó

Csatorna kiválasztás osztó

LNA

Teljesítmény erősítő

Alapsávi processzálástól

QAM mod/demod.

Mixer

Bluetooth tranceiver blokksémája

VLSI 257

VCC

L1

ULO2

T5 T6 T7 T8

URF

C1 Igen

UIF,IUIF,Q

T1

T2T3

T4

2,4 GHz-es kimenőoldali keverő (upconverter)

Egymástól 90 fokra eltólt középfrekvenciás jelek

Végerősítőmeghajtása

Localoscillátor

T1-T4: árammáAlakít és összead

T5-T8: keverők

VLSI 258

12. VLSI áramkörök tervezése

VLSI 259

Tervezési eljárások összefoglalása

1. Mikroprocesszor, mikrokontroller (Neumann, Harvard)2. FPGA → VHDL szintézis3. System-on-Chip → particionálás +VHDL szintézis4. Sziliciumra tervezés standard cellákkal5. Full-custom sziliciumra tervezés, zömmel meglévő cellákkal6. Full-custom, alapvetően új, nagy cellákkal7. Cellák tervezése → SPICE8. Mixed-mode cellák, RF cellák → SPICE (!!)9. Multichip → particionálás10. Hibrid technológiai megoldások

Rendszertervezés: célfüggvény (sebesség, fogyasztás, méret), algoritmus (pontosság, csonkítás, összevonás,

stb.)t→ω transzformáció, predikció, stb.

Chip tervezése:

VLSI 260

Standard cellás tervezés

Állandó m-magasságú cellák

Cellák összekapcsolása

Inverter 2-bemenetű NAND

D-flipflop

Huzalozásicsatorna

3-bemenetű NOR

Inverter D-flipflop

Standard cellák sora

VLSI 261

VLSI tervezési lépések áttekintése

Rendszerszintű specifikáció

Regiszter-Transzfer szintű terv

Szintézis

Követelmények

Gyártási előírások

VLSI 262

A tervezésrészletei

Elképzelés

Specifikáció

Szimuláció

Viselkedés-szintű leírás

Logikai optimalizálás

Regiszter-szintű leírás

Layout tervezés

Tervezési szabály ellenőrzés

Elhelyezés és huzalozás

Layout extrakció

Szeletgyártás

Szerelés, tokozás, mérés

Behaviour level

RTL levelCella-könyvtár

Reuse

Place and Route

Design Rule Check

Silicon foundry

VLSI 263

Órajelek szétosztása a chipen

Központi órajel-meghajtó generátor

VLSI 264

Az órajel-szétosztás áramkörei

Órajelgenerátor

2. meghajtó

Helyi elosztó

Helyi elosztó

Helyi elosztó

Helyi elosztó

Helyi elosztó

1. meghajtó

Ismétlő- erősítő

2. meghajtó

VLSI 265

Tápvonalas órajel-vezetés a chipen

CLK+ CLK

fémréteg

fémréteg

Szigetelő- réteg

Laterális árnyékolás

VLSI 266

Repeater

VCC

M

N

VCCVCC

CLK+

CLK

CLK2

+

CLK2 VCC

Meghajtó Elő-meghajtó

Vevő

CLK3+

T6

T5

T4 T3

T2 T1

T8

T10

T9

T7

T12

T11

K

C

CLK+ =0, CLK2+ =0 ill. CLK3+ =1, K=M=0, N=1. CLK2+: 0→1 N=0, T5 tölti C-t, T7 lezár; ekkor még CLK2 =1. Ha eléri T11-T12 billenési szintjét, CLK3+ =0, K=1, M=1, T10 lezár és T6 kinyit, látszólag kisütés, amíg a negált jel lefutásával CLK2 =0 lesz, K=0, T8-T10 keresztül a kapacitás telepre.

VLSI 267

Deskew áramkör az órajelek szétosztásához

Finom szabályozás

VCC

VCC

Durva szabályozás

Sel

4x

Mux

2x 1x

1x2x4x

VLSI 268

Handshake

t3

t2

t1

Bemeneti adat

Kimeneti adat

Request

Acknowledge

VLSI 269

Ön-időzítő áramkör

Időzítés ki

Időzítésbe

Áram érzékelő

Áram érzékelő

VCC

Logikai áramkörLatch

Minimális késleltetés áramkör

Bemenet

Kimenet

VLSI 270

13. Mikroáramkörök mérése

-Boundary Scan- élettartam-mérések- IDDQ

-Mérőautomaták, pinelektronika

VLSI 271

BypassRegiszter

Controller

TDI

TMS

TCK

TDO

A1 B1

Boundary Scan Register, BSR 18 bit

1 bit

3 bit

8 bit

Channel 1.

OE*DIR

OE*DIRn

RegiszterControl

RegiszterUtasítás

1-bites Boundary-Scan mikroprocesszor

VLSI 272

Select-DR

TMS=0

TMS=0

TMS=0

TMS=0

TMS=0

TMS=0Capture-DR

Shift-DR

Exit1-DR

Pause-DR

Exit2-DR

Update-DR

Select-IR

Capture-IR

Shift-IR

Exit1-IR

Pause-IR

Ezit2-IR

Update-IR

Reset

TMS=1

TMS=1

TMS=1 TMS=1

TMS=1

TMS=1

TMS=1

TMS=0

TMS=0TMS=0

TMS=1

TMS=1

TMS=0

TMS=0TMS=0

TMS=1

TMS=1TMS=1

TMS=0

TMS=1

TMS=1

TMS=0TMS=0

TMS=0TMS=0

TMS=1 TMS=1

Run-Test/Idle

VLSI 273

Romlási folyamat mértéke [log fdeg]

1/T [1/oK]20 oC180 oC

VLSI 274

T2

T3

A

VCC

VCC

A

YB

YA

B1

B2

B2

T1

T4

T5T6

rövidzár

IDDQ

VLSI 275

Uhigh

Ulow U0max

U1min

PIN

Hiba-logika

Strobe Várt adat

Kiértékelés

Ablak-komparátor

H

L

SW1

SW0

vlsi áramkörök

Documents