1.存储程序2.存储数据

第 4 章 半导体存储器及其接口4.1半导体存储器

存储器在计算机中的作用

（原始数据、中间结果、最终结果）

第 4 章 半导体存储器及其接口4.1半导体存储器

计算机对存储器的基本要求：

（ 1 ）容量足够大

（ 2 ）速度足够快

（ 3 ）成本低

“瓶颈”：高速 CPU与低速内存速度不匹配

第 4 章 半导体存储器及其接口4.1半导体存储器

三级存储结构：高速缓存、主存、外存

中央处理器

主

存

外

存

快存

二级存储

三级存储

4.1.1半导体存储器的分类

半导体存储器

随机读写存 储 器RAM

只 读存储器RAM

静态 RAM（ SRAM ）

静态 RAM（DRAM ）

掩膜 ROM

可编程 ROM （ PROM ）

可擦除 ROM （ EPROM ）

电可擦除 ROM （ E2PROM ）

4.1.2半导体存储器的主要性能指标

1 、存储容量：在一块芯片中所能存储的信息位数，单位：字节

2 、存取时间：启动一次存储器操作到完成所经历的时间，又称读写周期

3 、价格：

4 、功耗：

5 、可靠性：对电磁场及温度变化等的抗干扰能力，一般平均无故障时间为数千小时以上

4.1.3 存储器芯片的组成

地址译码器

n位地址存储矩阵

数据缓冲器

N位数据线

控制逻辑

CS

R/W

4.2 存储器接口技术4.2.1 存储器接口中应考虑的几个问题

1 、存储器与 CPU 之间的时序配合 解决高速 CPU 和存储器之间的矛盾，如 8088 采取的通过 ready 型号插入等待周期 Tw

2 、 CPU 总线负载能力 （ 1 ）小系统时 CPU 直接与存储器相连 （ 2 ）大系统时要加缓冲器或驱动器3 、存储芯片的选用（ 1 ）确定芯片类型（ cache、 ram、 rom ）（ 2 ）确定芯片型号（从技术指标方面考虑）

4.2.2 存储器地址译码方法1 、片选控制的译码方法（ 1 ）线选法———— P122图 4.5（ 2 ）全译码法——— P123图 4.6（ 3 ）部分译码法—— P124图 4.7（ 4 ）混合译码法—— P125图 4.8

4.2.2 存储器地址译码方法2 、地址译码电路的设计一般步骤：（ 1 ）根据容量确定寻址空间（ 2 ）画出地址位图（ 3 ）画出译码电路P125 例 4.1

4.2.3存储器与总线的连接1 、与控制总线的连接 CS、 CE、WE、 RD、OE 等2 、与数据总线的连接 需要进行位扩展3 、与地址总线的连接 需要进行字扩展

4.2.4存储地址译码电路74LS138 经常用来作为存储器的译码电路。

A B C

G2A G2B G1 Y7 GND

—— —— —— ——

—— —— —— ——

VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6

1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9

4.3 主存储器接口 4.3.1 EPROM与 CPU 的接口EPROM： 2716（ 2KX8 ）NMOS 工艺， 24 脚， DIP 封装引脚：VCC ：工作电压 +5VVPP ：编程电压 +25VCE/PGM ：片选 /编程控制端，为编程时送 50ms

宽的正脉冲OE ：输出允许A0-A10，DO-DO7P128—130

4.3 主存储器接口 4.3.2 SROM与 CPU 的接口SRAM ： 2114 ： NMOS 工艺、 18 引脚、 1KX4， 10 根地址线， 4

根数据线、内部为双译码方式

P131—1324.3.3 DROM与 CPU 的接口（略）

4.4 存储器扩展 （补充）

用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中 ------ 存储器的扩展。

位扩展字扩展字位扩展

位扩展存储器的存储容量等于：

单元数×每单元的位数

当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。

字节数 字长

位扩展例用 8 片 2164A 芯片构成 64KB 存储器。

LS158

A0~A7 A8~A15

2164A 2164A 2164A

DB

AB

D0 D1 D7

A0~A7

位扩展方法：将每片的地址线、控制线并联，数据线分别引出。位扩展特点： 存储器的单元数不变，位数增加。

字扩展地址空间的扩展。芯片每个单元中的字长满足，

但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片

选端分别引出，以实现每个芯片占据不同的地址范围。

字扩展例用两片 64K×8 位的 SRAM 芯片构成容量为 128KB

的存储器

字位扩展根据内存容量及芯片容量确定所需存储芯

片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为 L×K ，要构成

容量为 M ×N 的存储器，需要的芯片数为： （M / L ） ×（N / K ）

CPU （ 8088 系列）与存储器的连接

1 ． 1KB RAM 与 CPU 的连接（ 1 ）计算出所需的芯片数。（ 2 ）构成数据总线所需的位数和系统所需的容量。（ 3 ）控制线，数据线，地址线对应相连。

用 1024×1 位的芯片组成 1K RAM的方框图

A0 ︰ ︰ A9

D0 ︰ ︰ ︰ D7

8

I / O

7

I / O

6

I / O

5

I / O

4

I / O 3

I / O

2

I / O 1

1024× 1 I / O

地址线 数据线

用 256×4 位的芯片组成 1K RAM 的方框图

2 ． 4KB RAM 的连接（ 1 ）计算出所需的芯片数（ 2 ）构成数据总线所需的位数和系统所需的容量（ 3 ）控制线，数据线，地址线的连接：有线选方式、

局部译码选择方式和全局译码选择方式之分。思考；分别计算各种译码的方法下，各芯片的地址范围

图 4-19 用 2114 芯片组成 4K RAM 线选控制译码结构图

图 4-20 用 2114 芯片组成 4K RAM 局部译码结构图

3. 用 6264 和 74LS138 在 8088 最小模式下存储区最低端配以 8K RAM 芯片一片，即地址为 00000H ～ 01FFFH

4. 在 8088 最小模式下存储器最高位值上配以 32KB 的 27256EPROM 芯片一片，其中 27256 如下：

Vpp: 编程电压 、 Vcc: 电源A0-A14 、 D0-D7 、 OE 、 CE 、 GND所以，连接用如下：

5. 在 8086 在最小模式下的存储器扩展 8086是 16 位，但地址仍为字节编址例 ： 在 8086 最 小 模 式 下 ， 扩 展 一 片 6264 ， 对

8086 而言，数据也可能是 8 位，也可能是 16 位所以，用 2 片 6264 。见下图。

6. 用两片 6264 组成 16KX8 存储器（ 8088 最小模式下，低地址端） 解： 16K片内 A0-A12 如下图