第 6 章 半导体存储器 本章要点

本章主要介绍静态随机存储器与动态随机存储器的电路结构特点和工作原理，并且概括地介绍了只读存储器的结构特点和只读存储器的类型。重点介绍存储器的扩展方法。

V4V3

V1 V2

V7 V8Y

D D

位线D

位线D

C1 C2

CO1 CO2

QQ

预充脉冲

V5 V6

X

存储单元UC1 UC2

UCC

动态 MOS 存储单元

6.1 概述 半导体存储器 ：用于储存大量二进制数据的半导体器件，它是由存储单元矩阵构成。

位（ bit ）：二进制中的一个数码，它是半导体存储器中存储数据的最小单位。

字节（ Byte ）： 8 位（ bit ）二进制数。

半字节（ nibble ）：一个字节分为两组， 4 位为半个字节

字（ word ）：一个完整的信息单位，通常一个字包含一个或多个字节 。

半导体存储器由存储单元矩阵构成，每个存储单元中要么是 0 ，要么是 1 ，每个矩阵单元可以通过行和列的位置来确定 ，存储单元矩阵可以有几种不同的构成形式。

32 个存储单元的半导体存储器

半导体存储器的重要指标： 1 ．存储容量

指存储器可以容纳的二进制信息量，以存储器中存储地址寄存器（ MAR ， Memory Address Register ）的编址数与存储字位数的乘积表示， M 位地址总线、 N 位数据总线的半导体存储器芯片的存储容量为 2M×N 位。如，某存储器芯片的 MAR 为 16 位，存储字长为 8 位，则其存储容量为 216×8 位 = 64K×8 位， 64K 即 16 位的编址数。

2 ．存储速度 存储器的存储速度可以用两个时间参数表示 ：“存取时间” (Access Time) TA 和“存储周期” (Memory Cycle)TMC ，存储周期 TMC 略大于存取时间 TA 。

启动一次存储器操作，到完成该操作所经历的时间

起动两次独立的存储器操作之间所需的最小时间间隔

6.2 随机存储器 随机存取存储器也称随机存储器或随机读 / 写存储器（ RANDOM - ACCESS MEMORY ），简称 RAM 。 RAM 工作时可以随时从任何一个指定的地址写入 ( 存入 ) 或读出 ( 取出 ) 信息 , 分为静态随机存取存储器 ( SRAM ) 和动态随机存取存储器 ( DRAM ) 。

（ 1 ） SRAM （ STATIC RANDOM - ACCESS MEMORY ）

MOS 管组成的单极型 SRAM 是由 6 个 MOS 管组成的双稳态触发电路。 SRAM 的特点是只要电源不撤除，写入 SRAM 的信息将不会消失，不需要刷新电路。同时再读出时不破坏原存信息，一经写入可多次读出。 SRAM 的功耗较大，容量较小，存取速度较快。

（ 2 ） DRAM （ Dynamic RANDOM - ACCESS MEMORY ）

DRAM 是利用 MOS 管的栅极对其衬底间的分布电容来保存信息，以储存电荷的多少，即电容端电压的高低来表示“ 1”和“ 0” 。 DRAM 的每个存储单元所需的 MOS 管较少，可以由 4 管、 3 管和单管 MOS 组成，因此 DRAM 的集成度较高、功耗也低。但缺点是保存在 DRAM 中的信息—— MOS 管栅极分布电容上的电荷会随着电容器的漏电而逐渐消失，一般信息保存时间为 2ms 左右。为了保存 DRAM 中的信息，每隔 1 ～2ms 要对其刷新一次，因此采用 DRAM 的计算机必须配置刷新电路。另外， DRAM 的存取速度较慢，容量较大。一般微机系统中的内存都采用 DRAM 。

6.2.1 静态随机存储器 1 ．电路结构 SRAM 主要由存储矩阵、地址译码器和读 / 写控制电路三部分组成。

地址输入

A0 ~ Ai行地址译码

存储矩阵

读/写控制

I/O

CS WR /列地址译码

地址输入

Ai+1 ~ An

SRAM 结构示意图

① 存储矩阵由许多存储单元排列组成，每个存储单元能存放一位二值信息 (0 或 1) ，在译码器和读 / 写电路的控制下，进行读 / 写操作。

地址输入

A0 ~ Ai行地址译码

存储矩阵

读/写控制

I/O

CS WR /列地址译码

地址输入

Ai+1 ~ An

说明：

②地址译码器一般都分成行地址译码器和列地址译码器两部分，行地址译码器将输入地址代码的若干位 A0~Ai译成某一条字线有效，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余若干位 (Ai+1~An-1)译成某一根输出线有效，从字线选中的一行存储单元中再选一位 ( 或 n位 ) ，使这些被选中的单元与读 / 写电路和I/O(输入 /输出端 )接通，以便对这些单元进行读 / 写操作。

地址输入

A0 ~ Ai行地址译码

存储矩阵

读/写控制

I/O

CS WR /列地址译码

地址输入

Ai+1 ~ An

地址输入

A0 ~ Ai行地址译码

存储矩阵

读/写控制

I/O

CS WR /列地址译码

地址输入

Ai+1 ~ An

③读 / 写控制电路用于对电路的工作状态进行控制。 CS称为片选信号，当 CS=0 时， RAM 工作； CS=1 时，所有 I/O 端均为高阻状态，不能对 RAM 进行读 / 写操作。R/W 称为读 / 写控制信号。 R/ W=1 时，执行读操作，将存储单元中的信息送到 I/O 端上；当 R/ W=0 时，执行写操作，加到 I/O 端上的数据被写入存储单元中。

2 ． SRAM 的静态存储单元

六管 NMOS 存储单元

说明：

①V1~V4 管：构成基本 RS 触发器，用于存储数据；②V5 、 V6 管：行选通管，受行选线 X控制。 X=0 时，两个管子截止；X=1 时，两个管子导通，存储的数据送到位线上；③V7 、 V8 管：列选通管，受列选线 Y控制，列选线 Y 为高电平时，位线上的信息被分别送至输入输出线，从而使位线上的信息同外部数据线相通。

工作原理：

①读出操作 : 当行选线 X 和列选线 Y 同时为“ 1” ，则存储信息 Q 和Q被读到 I/O 线和 I/O 线上。

②写入信息操作

当 X 、 Y 线为“ 1” 时，将要写入的信息加在 I/O 线上，经反相后 I/O 线上有其相反的信息。信息经 V7 、 V8 和 V5 、 V6加到触发器的 Q 端和 Q 端，也就是加在了 V3

和 V1 的栅极，从而使触发器触发，即信息被写入。

由于 CMOS 电路具有微功耗的特点，目前大容量的静态 RAM 中几乎都采用 CMOS 存储单元 。

六管 CMOS 存储单元

P沟道增强型

SRAM 芯片 HM6116 简介 HM6116 是一种 2048×8 位（ 2K×8 ）的高速静态CMOS 随机存取存储器，

⑤ 完全静态——无需时钟脉冲与定时选通脉冲。

① 高速度：存取时间为 100ns／ 120ns／ 150ns／ 200ns( 分别以 6116—10 ， 6116—12 ， 6116—115 ， 6116—20 为标志 )；② 低功耗——运行时为 150mW ，空载时为 100mW；③ 与 TTL兼容；④ 管脚引出与标准的 2K×8 的芯片 (例如 2716 芯片 )兼容；

其特点为

管脚图

6.2.2 动态随机存储器 动态随机存储器（ Dynamic RAM ），简称动态 RAM 或 DRAM 。动态 RAM 的存储矩阵由动态 MOS 存储单元组成，是利用 MOS 管的栅极电容来存储信息的。

动态 MOS 存储单元有四管电路、三管电路和单管电路等。四管和三管电路比单管电路复杂，但外围电路简单，一般容量在 4 K 以下的 RAM 多采用四管或三管电路。

1.四管动态 MOS存储单元电路

四管动态 MOS存储单元电路

构成：

① V1 和 V2 为两个 N沟道增强型 MOS 管，它们的栅极和漏极交叉相连，信息以电荷的形式储存在电容 C1 和 C2 上；

③V5 、 V6 是同一列中各单元公用的预充管，φ是脉冲宽度为 1μs而周期一般不大于 2ms 的预充电脉冲， CO1 、 CO2 是位线上的分布电容，其容量比 C1 、 C2 大得多； ④ V7 、 V8 管：列选通管，受列选线 Y控制。

②V3 、 V4 管：行选通管，受行选线 X控制；

工作原理：

①读出数据： 读数据前

加预充脉冲 φ

V5 和 V

6 导通

分布电容CO1 、 CO2

充电到 VDD

φ 消失V5 和 V6

截止CO1 、 CO2

电荷保持

读“ 0”

使D=0

D=1

C1 有电荷，C2无电荷

X=1 ，Y=1 选中某存

储单元V1 导通V2截止

V3 、 V4 、V7 、 V8 导通

CO1放电到“ 0” ， CO

2 为 C1充电

若Q=0

Q=1

读“ 0”

使D=1

D=0

C1无电荷，C2 有电荷

X=1 ，Y=1 选中某存

储单元

V1截止V2 导通

V3 、 V4 、V7 、 V8 导通

CO2放电到“ 0” ， CO

1 为 C2充电

若Q=1

Q=0

写入“ 0”

X=1 ，Y=1 选中某存

储单元

V3 、 V4 、V7 、 V8 导通 若

D=0

D=1

C1充电C2放电

使Q=0

Q=1

写入“ 1”

X=1 ，Y=1 选中某存

储单元

V3 、 V4 、V7 、 V8 导通 若

D=1

D=0

C1放电C2充电

使Q=1

Q=0

注意：由于栅极电容的容量很小，而漏电流又不可能绝对等于 0 ，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此 DRAM内部要有刷新控制电路，其操作也比静态 RAM复杂。

2. 单管动态 MOS 存储单元电路

由一个 NMOS 管和存储电容器 CS 构成 , CO 是位线上的分布电容 (CO>>CS) 。 显然，采用单管存储单元的DRAM ，其容量可以做得更大。

单管动态 MOS 存储单元

构成：

读出信息时也使字线为高电平， V 管导通， 这时 CS 经 V向 CO充电，使位线获得读出的信息。设位线上原来的电位 UO=0 ，CS 原来存有正电荷，电压 US 为高电平，因读出前后电荷总量相等，有，

由于 DRAM 存储单元的结构能做得非常简单，所用元件少，功耗低，所以目前已成为大容量 RAM 的主流产品。其中单管为首选 。

写入信息时，字线为高电平， V 导通，位线 D 上的数据经过 V 存入 CS 。

工作原理：

由于 CO>>CS ，所以 UO<<US 。例如读出前 US=5V, CS/CO = 1/50 ，则位线上读出的电压将仅有 0.1V ， 而且读出后 CS 上的电压也只剩下 0.1V ，故每次读出后，要对该单元补充电荷进行刷新，同时还需要高灵敏度读出放大器对读出信号加以放大。

USCS=UO(CS+CO) SOS

SO U

CC

CU

+=

SRAM 和 DRAM 的区别：

SRAM 的特点是工作速度快，只要电源不撤除，写入 SRAM的信息就不会消失，不需要刷新电路，同时在读出时不破坏原来存放的信息，一经写入可多次读出，但集成度较低，功耗较大。 SRAM 一般用来作为计算机中的高速缓冲存储器 (Cache) 。 DRAM 的每个存储单元所需的场效应管较少，，集成度较高，功耗也较低，但缺点是保存在 DRAM 中的信息 --场效应管栅极分布电容里的信息随着电容器的漏电而会逐渐消失，一般信息保存时间为 2ms 左右。为了保存 DRAM 中的信息，必须每隔 1 ～ 2ms 对其刷新一次。因此，采用 DRAM 的计算机必须配置动态刷新电路，防止信息丢失。 DRAM一般用作计算机中的主存储器。

6.3 只读存储器 ROM 的特点是在正常工作状态下只能从中读取数据，不能快

速随时修改或重新写入数据。其电路结构简单，而且断电后数据也不会丢失。缺点是只能用于存储一些固定数据的场合。

分类

②可编程只读存储器（ Programmable ROM ， PROM ） ③可擦可编程序只读存储器（ Erasable Programmable Read Only Memory ， EPROM ）

⑤电可擦可编程只读存储器（ Electrically Erasable Programmable Read Only Memory ， EEPROM ） ⑥快闪存储器（ Flash memory ）

①掩模只读存储器（ mask Read-Only Memory ， ROM ）

④ 一次可编程序只读存储器（ One Time Programmable Read Only Memory ， OPTROM ）

1 、掩模 ROM

是一种只能读取资料的内存。在制造过程中，以特殊掩膜技术将数据烧录于线路中，数据在写入后就不能更改。此存储器的制造成本较低，常用于批量大的数据固定的产品。

2 、 PROM PROM 的内部有矩阵式排列的熔丝，视需要利用电流将其烧断，写入所需的数据，但仅能写入一次。 3、 EPROM

EPROM 可利用高电压将数据编程写入，擦除时将线路曝光于紫外线下，则数据可被清空，并且可重复使用。通常在封装外壳上会预留一个石英透明窗以方便曝光。

4、 OTPROM 一次编程只读存储器 OPTROM 的写入原理同 EPROM ，但是为了节省成本，编程写入之后就不再擦除，因此不设置透明窗。 5、 EEPROM 电子式可擦除可编程只读存储器 EEPROM 的工作原理类似EPROM ，但是擦除的方式是使用高电场来完成，因此不需要透明窗。

6 、快闪存储器

快闪存储器（ Flash memory ）的每一个记忆单元都具有一个“控制闸”与“浮动闸”，利用高电场改变浮动闸的临限电压即可进行编程操作。

ROM 组成：与 RAM相似，没有读 / 写电路，因为它只读不能写。

ROM 组成框图

ROM 电路结构包含存储矩阵、地址译码器和输出缓冲器三个部分。

a. 存储矩阵

存储矩阵是由许多存储单元排列而成。存储单元可以是二极管、双极型三极管或 MOS 管，每个单元能存放1 位二值代码（ 0或 1)，而每一个或一组存储单元有一个相应的地址代码。

地址译码器

地址输入线

1

2

3

4

0

1

2

14

15

0 1 2 6 7

数据输出线

16×8 的 ROM 矩阵

字线

16×8 的 ROM 矩阵 存储单元

位线

地址译码器

地址输入线

1

2

3

4

0

1

2

14

15

0 1 2 6 7

数据输出线

存储的数据为 1 存储的数据为 1

字线

位线

二极管 ROM

点阵图

6.4存储器的扩展 当使用一片 ROM 或 RAM 器件不能满足对存储容量的需求时，则需要将若干片 ROM 或 RAM 组合起来，构成更大容量的存储器。存储容量的扩展方式有：位扩展方式、字扩展方式及复合扩展。

6.4.1 位扩展 通常 RAM 芯片的字长多设计成 1 位、 4 位、 8 位等，当实际的存储器系统的字长超过 RAM 芯片的字长时，需要对 RAM实行位扩展。

位扩展可以利用芯片的并联方式实现，即将 RAM 的地址线、 R//W 线和片选信号线对应地并接在一起，而各个片子的输入 /输出（ I/O ）作为字的各个位线

所需的芯片数量为（ 1024×8 ） / （ 1024×4 ） =2 片，地址总线为 10根，数据总线为 8根。

【 1 】 把 1024×4 的 RAM 扩展为 1024×8 的 RAM 。解：

连线图

【 2 】 把 1024×1 的 RAM 芯片扩展成 1024×8 的 RAM 。解： 所需的芯片数量为（ 1024×8 ） / （ 1024×1 ） = 8 片，地址总线为 10根，数据总线为 8根 。

连线图

6.4.2 字扩展 若每一片存储器 (ROM 或 RAM ）的数据位数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器，字数的扩展可以利用外加译码器控制芯片的片选输入端来实现。【例 3】将 1K×4 的 RAM 芯片扩展为 2K×4 的存储器系统。

所需的芯片数量为（ 2K×4 ） / （ 1K×4 ） = 2 片，地址总线为 11根，数据总线为 4根。

解：

连线图

第一片的存储容量为 1K×4 ，地址范围是

A10 A9 A8 A7…A0 十六进制0 0 0 00000000 000H

0 1 1 11111111 3FFH

第二片的存储容量为 1K×4 ，地址范围是

A10 A9 A8 A7…A0 十六进制1 0 0 00000000 400H1 1 1 11111111 7FFH

【例 4 】 用 256×8 位的 RAM接成一个 1024×8 位解： 所需的芯片数量为（ 1K×8 ） / （ 256×8 ） = 4 片，地址

总线为 10根，数据总线为 8根。

连线图

6.4.3 复合扩展 如果一片 RAM 或 ROM 的位数和字数都不够，就需要同时采用位扩展和字扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。【例 5】 将 1K×4 的 RAM 扩展为 4K×8 的存储器系统。 所需的芯片数量为（ 4K×8 ） / （ 1K×4 ） = 8 片，地址总线为 12根，数据总线为 8根。解：

连线图

本章小结 本章简要说明了半导体存储器的结构、种类以及工作原理，通过例题说明存储器扩展的方法。

作 业

6-1 6-2 6-4 6-5 6-6