第七章 半导体存储器

7.1 概述

半导体存储器是固态存储器 SSD (Solid State Drives) ，具有存储密度高，体积小，容量大，读写速度快，功耗低等优点 !

分类：

掩模 ROM

可编程 ROM (PROM--Programmable ROM)

可擦除可编程 ROM (EPROM--Erasable PROM)

随机存储器 RAM

(Random Access Memory)

静态存储器 SRAM (Static RAM)

主要用于高速缓存和服务器内存动态存储器 DRAM (Dynamic RAM)

按功能特点

EEPROM (Electrically EPROM)/E2PROM 只读存储器 ROM

(Read- Only Memory)Flash Memory ( 快闪存储器，如 U 盘 )

FRAM (Ferro-electric RAM 铁电存储器 )

SDRAM, DDR-RAM 等

非挥发存储器（ Non-Volatile Memory--NVM ）

挥发存储器（ Volatile Memory--VM ）或者称易失存储器

1. ROM 的构成

主要指标：存储容量、存取速度。存储容量：用字数 × 位数表示，也可只用位数表示。如，某动态存储器的容量为 109 位 / 片。

7.2.1 掩模只读存储器7.2 只读存储器 ROM

存储单位 : 字

2. 工作原理ROM 是组合逻辑电路

d3=W1+W3=A’1A0+A1A0

3. 看待 ROM （存储器）的三个不同的角度

•组合逻辑•查找表 (Look-up table)

•译码－编码的过程

地址 数 据A1 A0 D3 D2 D1 D0

0 0 0 1 0 1

0 1 1 0 1 1

1 0 0 1 0 0

1 1 1 1 1 0

真值表输入变量 输出变量

A0~An-1

W0

W(2n-1)

D0

Dm

地 址 数 据A1 A0 D3 D2 D1 D0

0 0 0 1 0 1

0 1 1 0 1 1

1 0 0 1 0 0

1 1 1 1 1 0

4. 数据与存储矩阵对应关系

存储器的容量存储器的容量 : : 字数 字数 x x 位数位数

存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“ 1” ，无器件存入“ 0”

编程时VCC 和字线电压提高

写入时，要使用编程器

7.2.2 可编程只读存储器 PROM

7.2.3 可擦除可编程只读存储器

一、 EPROM(UVEPROM-Ultra Violet)

SIMOS:

Stacked-gate Injection MOS;

叠栅注入 MOS

浮置栅极为氮化物是可以存储电荷的电荷势阱

行列地址译码器

5V 5VGND

导通状态 : 浮栅上没有电荷时 , 加控制栅电压 VT (5V) 时 , 导通 ,

存” 0”

截止状态 : 浮栅上带有负电荷时 ,

使得 MOS 管的开启电压变高 ,

加控制栅电压 VT 时 , 截止 , 存”1”

iD

VT1 VT2 vGS

浮栅无电子 浮栅有电子

O

存储电荷前 存储电荷后

浮栅 MOS 管电流传输特性2. 存储原理

5V 5VGND

VT1<VT<VT2

(1) 擦除用紫外线或 X 射线，距管子 2 厘米处照射 15~20 分钟；阳光下 1 周，荧光灯下 3 年。

3. 编程原理：先擦除，再写入 ( 编程 )

25V25VGND

(2) 写入1. 源漏极加高压 (+20V~+25V), 发生雪崩击穿2. 在控制栅极 Gc 上加高压 (+25V,50ms)

吸引高速电子穿过 SiO2 到达浮栅，这个过程称为 Hot carrier injection

书上称为雪崩注入

见备注

二、 EEPROM/E2PROM

浮栅隧道氧化层 MOS

FlotoxMOS: Floating gate Tunnel Oxide MOS

存储原理：Gf 存电荷前 , 正常控制栅极电压 3V 下 ,T1 导通 ,

存 0

Gf 存电荷后 , 正常控制栅极电压 3V 下 ,T1 截止 ,

存 1

T2 为了提高擦、写的可靠性T1 为实现数据存储的存储管

EEPROM 的编程过程：先擦除，再编程！(1) 擦除就是给浮栅的充电 ，相当于写“ 1”

(2) 写入就是将需要写“ 0” 的单元的栅极放电

写 1 ( 擦除 / 充电 ): Wi 和 Gc 加 20V 、 10ms 的正脉冲Bj 接 0 ，电子通过隧道区从漏极进入浮置栅极 Gf

写 0( 写入 / 放电 ):Gc 接 0 ， Wi 和 Bj 加 20V 10m

s 的正脉冲 , 电子通过隧道区从浮置栅极 Gf 向漏极释放区别于 EPROM 的 hot-electron injection

这种称为 tunnel injection 书上称为隧道效应或称隧道注入

有兴趣可以参考 http://encyclopedia.thefreedictionary.com/flash+memory

三、快闪存储器 Flash Memory按结构又分为 NOR Flash 和 NAND Flash 。基本单元为 SIMOS-- 叠栅注入 MOS ，特点是浮栅 Gf 与衬底间 SiO2更薄 10~15nm( 相比 E

PROM 的 30~40nm,E2PROM 的 20nm) ， Gf 与源极 S 有极小的重叠区，即隧道区。下面主要指的是 NOR Flash 。

存储单元相对于 EEPROM ，只需要一个 MOS 管，结构简单，集成度高，成本低。因为 MOS 管的源极是连在一起的，所以擦除时按固定大小的存储容量 (典型为 128-512kbits) 整体擦除，所以叫 Flash Memory ，用来形容擦除速度快。

擦除（写 0 ）类似 E2PROM ，基于隧道效应

写入（写 1 ）类似 EPROM ，为雪崩注入

和 E2PROM 相比，需要电压明显减小，这源于更薄的 SiO2绝缘层。Flash ROM 具有在系统可编程 (ISP, In-System Programmability)

的能力。在许多场合， Flash ROM 也被直接称为 E2PROM.

NOR Flash 的擦除和写入（编程）

NAND Flash 的擦除和编程都基于隧道效应

NAND Flash 的擦除和写入（编程）

NOR Flash 同一位线上的单元是并联的关系，逻辑上为或非逻辑NOR 指的就是或非逻辑的意思

NAND Flash 同一位线上的单元是串联的关系，逻辑上为与非逻辑NAND 指的就是与非逻辑的意思

NOR Flash结构NAND Flash结构

NOR Flash 和 NAND Flash 的比较 :

1. 擦除和写入方式相同：按块擦除和写入；2. 存储单元的连接方式不同，或非和与非；3. 读出方式不同 : NOR 是线性编址，可以按字节随机访问；而 NA

ND 是分了块页字节三个地址寻址，只能按块读取。显然 NOR 接口简单 , 存取单位为字节 , 可以随机访问 ;而且具有 XIP 的功能（ eX

ecute In Place ，本地执行），常用来存放程序代码；4. NOR寿命短（ 10万次）， NAND （ 100万次）；因为 XOR 的擦除基于隧道注入，而写入基于雪崩注入，它们是不对称操作，加速了存储单元老化的速度。5. NOR 写入和擦除速度慢 , 存储密度低 , 成本高； NAND 相反 ,

所以现在的 U 盘等便携存储用的是 NAND Flash 。

虽然， ROM 可读也可写，但写入速度慢，另外写入或擦除操作是有损操作， SIO2绝缘层很薄，随着写操作次数增加，也在不断损耗，一旦绝缘层彻底击穿，将不能再编程。所以可写 ROM 的编程次数都是有限的，典型次数为 100万次 (NAND Flash) 。

U 盘往往内部包括了微处理器（右侧芯片）和 Flash memory （主要是 NAND Flash ），之所以可以在比较低的单电源条件下工作，因为芯片内部往往有电荷泵（ charge pump ）用于提升电压，以满足在擦除和写入时对高电压的要求。

MLC (Multi-Level Cell ) vs SLC (Single-Level Cell )

A Single-Level Cell, SLC, memory card stores one bit in each cell, leading to faster transfer speeds, lower power consumption and higher cell endurance. The only disadvantage of Single-Level Cell is the manufacturing cost per MB. Based on that, the SLC flash technology is used in high-performance memory cards.

A Multi-level Cell, MLC, memory card stores two or more bits in each cell. By storing more bits per cell, a Multi-Level Cell memory card will achieve slower transfer speeds, higher power consumption and lower cell endurance than a Single-Level Cell memory card. The advantage of Multi-Level Cell memory card is the lower manufacturing costs. The MLC flash technology is used mostly in standard memory cards. The Multi-Bit Cell, MBC, is a similar technology to the Multi-Level Cell but stores only two bits per cell.

见备注

Kingston 1G SD card

左侧为三星 K9G808U0M MLC Flash ROM 2bits/cell

右侧为 SD 控制芯片

四、 FeRAM/FRAM (Ferro-electric RAM)

Ramtron公司在 1992 年下半年开始生产供销售的铁电存储器。 器件 : FM18L08 256kB Bytewide FRAM Memory

( 一 ) 相对于 EEPROM 和 Flash 优势之处

1. 铁电存储器的读写速度更快。与其它存储器相比，铁电存储器的写入速度要快 10万倍以上。读的速度同样也很快，和写操作速度上几乎没有太大区别。2. FRAM 存储器可以无限次擦写，而 EEPROM 只能进行 100万次擦写。3. 铁电存储器所需功耗远远低于其他非易失性存储器。

( 二 ) FRAM 原理

FRAM利用铁电晶体的铁电效应实现数据存储。铁电效应是指在铁电晶体上施加一定的电场时 , 晶体中心原子在电场的作用下运动，并达到一种稳定状态；当电场从晶体移走后，中心原子会保持在原来的位置。这是由于晶体的中间层是一个高能阶，中心原子在没有获得外部能量时不能越过高能阶到达另一稳定位置，因此 FRAM保持数据不需要电压，也不需要像 DRAM 一样周期性刷新。由于铁电效应是铁电晶体所固有的一种偏振 ( 电 ) 极化特性，与电磁作用无关，所以FRAM 存储器的内容不会受到外界条件 (诸如磁场因素 ) 的影响，能够同普通 ROM 存储器一样使用，具有非易失性的存储特性。

FRAM晶体结构

( 三 ) FRAM 存储单元结构类似 DRAM

FRAM 的存储单元主要由电容和场效应管构成，但这个电容不是一般的电容，在它的两个电极板中间沉淀了一层晶态的铁电晶体薄膜。

前期的 FRAM 的每个存储单元使用 2 个场效应管和 2 个电容，称为“双管双容” (2T2C) ，每个存储单元包括数据位和各自的参考位，简化的 2T2C 存储单元结构如图 (a)所示。 2001 年 Ramtron设计开发了更先进的“单管单容” (1T1C) 存储单元。 1T1C 的 FRAM

所有数据位使用同一个参考位，而不是对于每一数据位使用各自独立的参考位。 1T1C 的 FRAM产品成本更低，而且容量更大。简化的 1T1C 存储单元结构 (未画出公共参考位 ) 如图 (b)所示。

(a) (b)

位线 ( 数据位 ) 位线 (参考位 )位线 ( 数据位 )

字线字线

(四 ) FRAM 的读 / 写操作 FRAM保存数据不是通过电容上的电荷，而是由存储单元电容中铁电晶体的中心原子位置进行记录。直接对中心原子的位置进行检测是不能实现的。实际的读操作过程是：在存储单元电容上施加一已知电场 (即对电容充电 ) ，如果原来晶体中心原子的位置与所施加的电场方向使中心原子要达到的位置相同，中心原子不会移动；若相反，则中心原子将越过晶体中间层的高能阶到达另一位置，在充电波形上就会出现一个尖峰，即产生原子移动的比没有产生移动的多了一个尖峰。把这个充电波形同参考位 (确定且已知 ) 的充电波形进行比较，便可以判断检测的存储单元中的内容是“ 1” 或“ 0” 。 无论是 2T2C还是 1T1C 的 FRAM ，对存储单元进行读操作时，数据位状态可能改变而参考位则不会改变 ( 这是因为读操作施加的电场方向与原参考位中原子的位置相同 ) 。由于读操作可能导致存储单元状态的改变，需要电路自动恢复其内容，所以每个读操作后面还伴随一个“预充电” (pre-charge) 过程来对数据位恢复，而参考位则不用恢复。晶体原子状态的切换时间小于 1ns ，读操作的时间小于 70ns, 加上“预充”时间 60ns, 一个完整的读操作时间约为130ns 。 写操作和读操作十分类似，只要施加所要的方向的电场改变铁电晶体的状态就可以了，而无需进行恢复。但是写操作仍要保留一个“预充”时间，所以总的时间与读操作相同。 FRAM 的写操作与其它非易失性存储器的写操作相比，速度要快得多，而且功耗小。

7.3 随机存储器（ RAM ）

7.3.1 静态随机存储器 SRA

M

（一） RAM 的结构

分为静态随机存储器 SRAM 和动态随机存储器 DRAM两种。

(2) 片选信号 CS’: 控制 I/O端是否处在高阻状态。

(1) 读写控制信号 R/W’: 控制电路处于读出 ,还是写入状态。

1. 六管 NMOS 静态存储单元

（二）静态 RAM 的存储单元

VDD

GND

VI

Y

最细线宽（最小特征尺寸） 0.25 μm 0.18 μm

0.13 μm

90 nm 65 nm45 nm

6T-SRAM bit cell 7.56 4.65 2.43 1.36 0.71 0.34

6T-SRAM with overhead

11.28 7.18 3.73 2.09 1.09 0.52

1T-SRAM bit cell 3.51 1.97 1.10 0.61 0.32 0.15

Cell sizes (μm²/bit or mm²/Mbit)

7.3* DRAM:四管动态 MOS 存储单元

T1 T2 交叉连接作存储器用，数据以

电荷的形式存储在 T1 T2 的寄生电

容 C1 和 C2 上，而 C1 和 C2 上的电

压又控制着 T1 T2 的导通或截止，

产生位线 B 和 B’ 上的高、低电平。C1被充电，且使 C1 上的电压大于

开启电压，同时 C2 没被充电， T1

导通、 T2 截止。 VC1=Q’=1 ， VC2=

Q=0 ，存储单元存 0 状态。

动态存储单元是利用 MOS 管栅极电容可以存储电荷的原理

动态存储单元的电路结构还可以更简单，进一步提高存储密度，降低成本

单管电路

DRAM芯片组成的内存模块

7.4 存储器容量的扩展7.4.1 位扩展方式

方法：所有输入信号都并联 ( 地址信号、片选信号和读写信号 ); 输出各自独立。

N=目标存储器容量已有存储芯片容量

需要片数 N=8

例：用 1024 字 ×1 位 RAM芯片构成 1024 字 ×8 位 RAM 存储器

例：用 256 字 ×8 位 RAM芯片组成 1024 字 ×8 位存储器。

需要片数 N=4

7.4.2 字扩展方式

N=目标存储器容量已有存储芯片容量

各片地址分配情况：

000H 0FFH

100H 1FFH

2FFH

3FFH

200H

300H

当要求字和位同时扩展时，先字扩展或先为扩展都可以，最终结果都是一样的。

7.5 用存储器实现逻辑函数1. ROM 的地址输出为二进制译码，既输出为地址变量的最小项

2. 存储矩阵根据其存储内容，实现数据输出为各最小项的或运算

0

' ' '2 0 2 3

2 3

d = W + W + W

= A B + AB + AB

= m + m + m

例 7.5.1 用 ROM 实现由 8421-BCD 码到八段显示器的译码器。

0 2 3 5 6 7 8 9 10 14 15a = m + m + m + m + m + m + m + m + m + m + m

'0 2 3 5 6 7 8 9 10 14 15

1 4 11 12 13

a = m + m + m + m + m + m + m + m + m + m + m

a = m + m + m + m + m

ROM 的简化表示方法。

ABCDDCBAY

DCBADABCY

BCDADBCDCBAY

CBABCAY

ROM

4

3

2

1

产生：用

),(

),(

),,,(

),,,(

152

144

141076

7632

4

3

2

1

mY

mY

mY

mY

都转换为 4 变量函数

题 [7-3] 某台计算机内存设置为 32 位地址线， 16 位并行数据输入 /

输出，问其最大存储量是多少？

最大存储容量＝ 232×16b （ bit ，比特）＝ 236b ＝ 233B （ Byte 字节）＝ 223kB＝ 213MB＝ 23GB＝ 8GB

寻址能力或寻址空间是系统性能参数之一

第 7 章 习 题

题 [7-4] 试用 4 片 4k×8 位的 RAM芯片组成 16k×8 位的 RAM 存储器。

题 [7-5] 试用 4 片 2114(1024×4 的 RAM芯片 ) 和 3-8 译码器 74

LS138 实现 4096×4 位的 RAM 存储器。

注意 74138 的使用！

LGS (GM) – SDRAMGM72V661641CT7J - GM7 = LGS: Lucky Gold Star GM72V661641CT7J - 1 = FPM or EDO: 2 = SDRAM GM72V661641CT7J- C = 5 volt V = 3.3 volt GM72V661641CT7J-1 = 16 Megabit chip 2 = 128 Megabit chip 5 = 256 Megabit chip 6 = 64

Megabit chip GM72V661641CT7J- Internal Organization: 16162 = 1Meg x 16 (16Mb chip) 1642 = 4Meg x 4 (16Mb chip) 1682 = 2Meg x 2 (16Mb chip) 28164 = 8Meg x 16 (128Mb chip) 2844 = 32Meg x 4 (128Mb chip) 2884 = 16Meg x 8 (128Mb chip 56164 = 16Meg x 16(256Mb chip) 5644 = 64Meg x 4 (256Mb chip) 5684 = 32Meg x 8 (256Mb chip) 66164 = 4Meg x 16 (64Mb chip) 6644 = 16Meg x 4 (64Mb chip) 6684 = 8Meg x 8 (64Mb chip)GM72V661641CT7J----- 1 GM72V661641CT7J ---- CT / CLT (Revision?) GM72V661641CT7J ---- Speed: 10K = PC66 specifications. 7K = PC100,222 specifications

7J = PC100,322 specifications8 = 125MHz specifications. 75 = PC133 specifications. 7 = 143MHz specifications.