演講者 : 許嘉仁指導老師 : 蔡澈雄助理教授　

以 BJT-PMOS 差動放大器之壓控振盪器實現鎖相迴路

1

　　　　　 大綱

1. 願景 2. 摘要 3. 前言 4. 電路原理 5. 模擬結果 6. 結論 7. 參考文獻

2

願景

近年來，隨著通信電子領域的迅速發展，對電子設備的要求越來越高，尤其是對像振盪器等這種基礎部件的要求更是如此。

再半導體、光電領域市場潛力非常大，自主研究高性能、高品質、低成本的壓控振盪器市場前景廣闊，意義巨大。

3

摘要

我們提出以 BJT-PMOS 差動放大器之壓控振盪器實 現鎖相迴路製程中成功的驗證出有輸出頻率。並且模擬顯示這樣的震盪器電路能穩定的從 1V到 1.8V的電壓工作。

模擬結果顯示此震盪器不僅有好的寬調頻範圍， 並且也有低相位雜訊特性。

4

　　　　　 前言

振盪器自其誕生以來就一直在通信、電子及醫學等領域扮演重要的角色，具有廣泛的用途。

如何設計出一個達到穩定且低雜訊、線性調變頻率、對電源與溫度的穩定度、低功率消耗及高頻化是目前研究的趨勢。

5

6

PMOS-NPN 差動放大器 VCO 之振盪器

虛擬負載電路

7

考慮到在量測時的負載效應， 所以最後在

輸出點 (out) 作虛擬負載電路， C1 是晶片中

的 DC BLOCK 大電容、 C2 是模擬 IC

PAD所

產生的寄生效應、 L 是預估頻率高時的導線

電感效應、 最後的 R 為輸出阻抗匹配 ( 配合

高頻測試儀器，標準值為 50Ω) 。

(1 nH)

(0.2 pF)

8

三級自我穩壓環型振盪器動作狀態表 i

Vin+ Vin- Vo+ Vo-

State1 H L H L

State2 L H L H

State3 L L H H

State4 L H H L

9

Vctrl 為 1 伏特 VDD 為 1.8伏特的輸出波形

　　　　

10

Vctrl 為 1.8伏特 VDD 為 1.8伏特的輸出波形

11

電壓 - 頻率曲線圖

由這張圖可以得知我們模擬結果符合理論，理論上 Fast Fast (FF) 所得的頻率 > Typical Typical(TT) 所得的頻率 > Slow Slow(SS) 所得的頻率，我們電壓分別從 1V 模擬到 1.8V ， 每增加 0.1V 模擬一次，一個好的 VCO 曲線會呈現良好的線性關係。

此振盪器輸出頻率從 4.097 GHz 到8.496 G Hz ，所加在 Vctrl 的電壓分別為 1 伏特 到 1.8 伏特。

1 1.2 1.4 1.6 1.8

0

2

4

6

8

10

FF

SS

TT

Vctrl(V)

Freq

uenc

y(G

Hz)

(8.469)

(1.067)

(0.6697)

12

電壓 - 消耗功率曲線圖

由這張圖可以得知我們模擬結果符合理論，理論上 Fast Fast (FF) 的消耗功率 > Typical Typical(TT) 消耗功率 > Slow Slow (SS) 的消耗功率，且消> 耗功率會跟頻率成正比如公式所 示PDD=fCV^2 [3] ，一個好的 PDD 曲線會呈現圓滑的曲線向上延伸。

此振盪器的總消耗功率在 Vctrl 等於VDD(1.8V) 時，其值為 4.363 mW ，此值為一合理大小。

1 1.2 1.4 1.6 1.8

0

2

4

6 FF(5.640)

SS(3.459)

TT(4.363)

Vctrl(V)

Dis

sipa

tion(

mW

)

13

振盪器佈局圖

14

振盪器核心電路佈局圖

與其他已發表的 VCO 比較表

15

DesignType

(Ring/LC)

FrequencyRange(MHz)

Phase Noise(dBc/Hz@600KHz)

Power(mW)

M. Thamsirianunt [6]

Ring 320~926 -99 7.4

C. H. Park [4] Ring 750~1200 -117 30

D. Y. Jeong [5] Ring 250~1690 -79 96

J. Craninckx [3] LC 1620~1880 -117 6

N. M. Nguyen [7] LC 1680~1860 -104 70

本文 Ring 4097~8496 缺 4.363

1. 以 BJT-PMOS差動放大器之壓控振盪器實現鎖相迴路所產生的波型像傳統的振盪器，例如石英振盪器或環型振盪器都能產生正弦波。與一般的振盪器相同的雜訊與輸出頻率成正比。但是此振盪器仍然有三個優勢，寬調頻範圍、低相位雜訊及好的線性電壓控制振盪器 (VCO) 的特性。

2. 正如我們所知， VCO 是鎖相迴路 (PLL) 的主要核心電路 此振盪器將被我們新的 PLL 晶片裡採用。假使我們在 11 月底能將此振盪器成功的作成 IC ，然後我們將再不同的電源電壓下測量輸出頻率和功率消耗。

16

　 結論

參考文獻

17

[1]. J. Craninckx and M. Steyaert, “Wireless CMOSFrequency Synthesizer Desige,”Kluwer AcademicPublishers, Boston, 1988, pp.40.[2]. I.-C. Hwang and S.-M. Kang,”A Self-regulating VCOwith supply sensitivity of <0.15%-delay/1%-supply,” inIEEE Int. Solid-State Circuit CConf. Dig. Tech. Papers,pp. 140-141,453, Feb. 2002.[3]. Adel S. Sedra and Kenneth C. Smith, MicroelectronicCircuits, 5th edition, 2004, pp. 45- 46.[4]. J. Craninckx and M. Steyaert, “A 1.8-GHz low-phasenoiseCMOS VCO using optimized hollow spiralinductors,” IEEE J. Solid-State Circuits, vol. 32, May1997, pp. 736–744.

18

[5]. C. H. Park and B. Kim, “A low-noise, 900-MHz VCOin 0.6-μm CMOS,” IEEE J. Solid-State Circuits, vol. 34,May 1999, pp. 586–591.[6]. D. Y. Jeong, S. H. Chai, W. C. Song, and G. H. Cho,“CMOS current controlled oscillator using multiplefeedback-loop ring architecture,” in Proc. Int. Solid-State Circuit Conf., Feb. 1997, pp. 386–387.

19

THE END

Thanks for your attention.