1

POLITEHNIKA PULA Visoka tehniko-poslovna kola PULA

ELEKTRONIKA 2 Osnovni sklopovi digitalne elektronike

LEKCIJA 8

Prof.Dr.sc.Branimir Ruoji

2

Sadraj: 1. Elektronike izvedbe logikih sklopova 1.1. Integrirani sklop kao funkcijski modul... .3 1.2. Tehnologija proizvodnje integriranih sklopova .... 3 1.3. Klasifikacija integriranih loginih sklopova5 1.4. Elektrine osobine integriranih sklopova.....5 1.5. Dinamike osobine integriranih sklopova ..... 8 1.6. Integrirani sklopovi temeljeni na kompoziciji funkcija ........ 9 1.7. Integrirani sklopovi temeljeni na direktnom kombiniranju tranzistora..12 1.8. Usporedba skupina integriranih logikih sklopova16

2. MULTIVIBRATORI..17 2.1. Bridom upravljani S-R bistabil ... 18 2.2. Bridom upravljani J-K bistabil ..19 2.3 Bridom upravljani D flip-flop 19 3. REGISTRI 3.1 Posmani registri.21 3.2 Serijsko ulazni paralelno izlazni posmani registri..22 3.3 Posmani registri sa paralelnim ulazom i serijskim izlazom podataka...22 3.4 Posmani registri s paralelnim ulazom i izlazom...22 3.5 Dvosmjerni posmani.23

4. BROJILA..24 4.1 Asinhrona brojila (Asynchronous Ripple- Counters)...24 4.2 Asinhrona dekadska brojila.25 4.3 Asinhrona up-down brojila.26 4.4 Sinhrona brojila (Synchronous Counters)..26 4.5 Sinhrona dekadska brojila..27 4.6 Sinhrona up-down brojila...28 4.7 Prstenasto brojilo28 4.8 Johnsonovo brojilo.29

5. MEMORIJE .30 5.1 Podjela memorija30 5.2 Karakteristike memorija..31 5.3 Poluvodike memorije32 5.4 Statika memorija (SRAM)39 5.5 Dinamika memorije (DRAM)..40 5.6 Magnetske memorije..48 5.7 Optike memorije55

6. DODATAK Projektni zadatak: Uvod u digitalne sustave... 57

3

1. Elektronike izvedbe logikih sklopova

1.1 Integrirani sklop kao funkcijski modul

Digitalni se sustavi sastoje od podsustava koji obavljaju posebne funkcije. Digitalnim sustavom nastoji se izvesti jednu ili vie funkcija integriranim sklopom,

koji se u inenjerstvu naziva crna kutija. Unutar crne kutije nalazi se elektronika izvedba koja u procesu projektiranja sloenijih digitalnih cjelina barata samo putem logine funkcije sklopa.

Kako bi se osiguralo provoenje koncepta crne kutije od nekog se digitalnog sklopa oekuje ponaanje usklaeno s deklariranom funkcijom, i to tako da se za pobudu primijenjenu na njegovim ulazima dobiva odgovarajui odaziv na njegovu izlazu.

Da bi integrirani sklop ispravno radio treba osigurati primjereno stabilan napon napajanja, radnu temperaturu okoline, doputenu razinu smetnji, optereenje izlaza i sl., tek tada e integrirani sklop obavljati ispravno svoju funkciju. Kod razvoja novih digitalnih sustava vrijeme projektiranja znatno utjee na njenu cijenu, a ponekad je vanije i samo vrijeme koje je potrebno da se oivi poetna ideja u konaan proizvod na tritu.

Integrirani sklopovi pokazuju i neka druga dobra svojstva kao npr. bolja pouzdanost sklopa i standardnost njihove izvedbe. Inkapsulacija se temelji na karakteristinoj izvedbi unutar jedinstvenog proizvodnog procesa kojim se na ploici silicija ostvaruju sve komponente sklopa(tranzistori, diode i otpornici).

1.2 Tehnologija proizvodnje integriranih sklopova

Trenutno se digitalni sklopovi proizvode samo kao integrirani sklopovi na siliciju, uz koji se pokuavaju pronai i drugi materijali koji bi pruali bolja elektrika i dinamika svojstva njihovih izvedba. Posljednjih dvadesetak godina razmatra se posebno zanimljiv materijal galij-arsenid(GaAs).Ovaj materijal omoguuje implementacije vrlo brzih sklopova(mikroprocesori) popraeno visokom cijenom i specifinim postupkom projektiranja sustava.

Integrirani se sklopovi ostvaruju u bipolarnoj i MOSFET-tehnologiji. J. Kilby je dobio Nobelovu nagradu za integrirani sklop kod kojeg su sve

komponente(aktivne i pasivne) integrirane na jednom poluvodikom supstratu. Prva skupina komercijalnih integriranih sklopova pod nazivom Fairchild Micrologic, pojavljuje se 1960g.

Najistaknutiji predstavnik bipolarne tehnologije dugo vremena je bila skupina TTL (tranzistorsko-tranzistorska logika). Zbog mnogo manjeg utroka povrine na ploici silicija te osobito mnogo manjeg utroka snage, u posljednje je vrijeme dolo do izraaja tehnologija MOSFET. Ove se tehnologije bipolarna i MOSFET mogu ukratko usporediti u odnosu na ove kriterije: brzini rada ostvarenih sklopova, stupnju integracije i utroku snage po ostvarenom osnovnom sklopu. Ovakvi tranzistori zauzimaju veu povrinu na ipu, pa se stoga teko postie vii stupanj integracije(velike gustoe pakiranja funkcija). Zbog strujnog upravljanja jasno je da bipolarni sklopovi disipiraju vie snage, pa je to dodatni razlog za ogranienje u postizanju veeg stupnja integracije. Tranzistori u tehnologiji MOSFET naponski su upravljani elektroniki elementi pa je u njih disipacija mnogo manja, zauzima jako malu povrinu ipa tek 15% povrine bipolarnog tranzistora to normalno omoguava postizanje jako velikih gustoa pakiranja.

Nedostatak sklopova s MOSFET-ima je u njihovoj osjetljivosti na statiki elektricitet, to moe dovesti do unitenja sklopa probojem upravljake elektrode.

4

1.2.1 Proces proizvodnje integriranih sklopova

Za dobivanje silicijske ploice tipine povrine 1mm2 do 100 mm2 na kojem je integriran odgovarajui digitalni sklop, tzv.ip, potreban je proizvodni proces koji se sastoji od vie koraka. Osnovni materijal za proizvodnju ipova je monokristalni silicij tipinog promjera izmeu 10 i 30 cm i duljine oko 50 cm, koji se potom ree u ploice debljine do 1 mm.

Povrina ploice se najprije presvlai slojem silicijeva dioksida nakon ega one ulaze u proces proizvodnje specifinog integriranog sklopa. Zavretkom obrade ploice se reu u ipove koji ostvaruju eljenu funkciju (integrirani sklop). Vodljivi dijelovi ipa ostvaruju se deponiranjem metala ili polisilicija.

1.2.2 Pakiranje integriranih sklopova

Za kvalitetnu ugradnju ipa, kuite mora imati dobra mehanika, termika, elektrika svojstva te takoer biti proizvodno ekonomini. ipovi razliite sloenosti pakiraju se u razliite tipove kuita (Slika 1.1.), a razliiti tipovi kuita predstavljaju razliite tipove montae na tiskanu plou (Slika 1.2.).

Slika 1.1. Kuita za integrirane sklopove: a) dvoredno b) s izvodima na obodu c) etvrtasto plosnato d) s reetkastim poljem izvoda e) s reetkom kuglica

5

Slika 1.2. Montiranje kuita na tiskanu ploicu: a)kroz prostorne rupice b)povrinsko

1.3 Klasifikacija integriranih loginih sklopova

Logini sklopovi prema stupnju integracije dijele se na tehnoloka i funkcijska. Tehnoloka podjela promatra sloenost sklopova preko broja komponenata ostvarenih na ipu (tranzistori, diode, otpornici), dok kod funkcijske podjele uzima se u obzir broj osnovnih funkcija odnosno osnovnih loginih sklopova ostvarenih na ipu.

Integrirani se logiki sklopovi mogu klasificirati i sa stanovita standardizacije ostvarenih funkcija, pa se razlikuju: -standardni integrirani sklopovi, programirljivi sklopovi, te integrirani sklopovi specifine namjene. 1.4 Elektrine osobine integriranih sklopova

Kada se govori o elektrinim osobinama integriranih logikih sklopova obino se podrazumijevaju oni elektrini parametri koji se odnose na crnu kutiju, i to promatrano na ulazima i izlazima sklopa. U to se ubrajaju naponska podruja za visoku i nisku razinu, granice smetnji koje se mogu tolerirati na ulazima, a da sklop ipak radi ispravno. 1.4.1 Naponska podruja, smetnje i prijenosna karakteristika

Razlika naponskih podruja na ulazu i izlazu sklopa je doputena granica smetnji, odnosno maksimalna amplituda signala smetnji na ulazu sklopa koja sigurno nee dovesti do generiranja krive naponske razine na izlazu. Ove se veliine lijepo vide na prijenosnoj karakteristici integriranog loginog sklopa ( Slika 1.3.)

Slika 1.3. Prijenosna karakteristika: a)idealna b)stvarna

6

Openito govorei smetnje su napon superponiran na ulazu integriranog logikog sklopa, koji moe (a ne mora!) dovesti do neeljene promjene stanja sklopa.

Prema mehanizmu generiranja smetnje mogu biti vanjske i unutarnje. Vanjske smetnje mogu biti inducirane naglim promjenama struje u vanjskim ureajima (razna iskrenja kontakata, prekidaa) ili u prirodi (munja). Unutarnje smetnje rezultat su mehanizma kao to su presluavanje, refleksije signala na neprilagoenim zavrecima prijenosnih linija.

Granica istosmjerne smetnje definira se kao onaj iznos smetnji koji, superponiran na korisni signal na ulazu sklopa, dovodi integrirani logiki sklop na rub zabranjenog podruja. (Slika 1.4. i vidi sliku iznad 1.3.b).

Slika 1.4. Naponska podruja: -karakteristine razine Granica izmjenine smetnje razmatra se s pomou posebnog modela za odreivanje nabijanja, odnosno izbijanja ukupne parazitne kapacitivnosti na izlazu sklopa. (Slika 1.5.)

Slika 1.5. Izmjenine smetnje: -model za izraunavanje 1.4.2 Optereenje i faktor grananja

Preoptereenje izlaza integriranog logikog sklopa moe dovesti do promjene visoke i

niske naponske razine te u konanici i do krive interpretacije logike vrijednosti rezultata rada sklopa. Tako se utvruje maksimalno doputeno optereenje izlaza, pri kojem je izlazni napon jo ispravan.

Za bipolarne skupine se faktor grananja na izlazu definira kao broj ulaza istovrsnih sklopova koje je mogue spojiti na izlaz integriranog logikog sklopa, a da sklopovi sigurno rade u predvienom reimu. Niske i visoke razine na izlazu pobudnog sklopa kao i struje koje utjeu na promjenu razine signala mogu se vidjeti na slici 6.11.

7

Slika 1.6. Faktor grananja za bipolarne skupine:

a) niska razina b) visoka razina

Kod MOSFET-a ulazi ne optereuju pobudni sklop strujom, ve je u igri ukupna

parazitna kapacitivnost ulaza koja se poveava s poveanjem broja pobuivanih ulaza. Ra di kompenzacije utjecaja kapacitivnog ulaza, izlazni se MOSFET moe izvesti kao snani tranzistor.

Faktor grananja istovrsnih sklopova koje je mogue spojiti na izlaz logikog sklopa a da se ne pokvare dinamika svojstva kao to je prikazano na slici 1.7.

Slika 1.7. Faktor grananja na izlazu za MOSFET-skupine 1.4.3 Disipacija snage

Disipacija snage parametar je integriranih sklopova koji je mjera topline generirane radom sklopa. Disipacija snage moe biti statika i dinamika.

Statika disipacija je kada nema prijelaza izmeu stanja (odnosno snaga disipirana izmeu susjednih prijelaza).

Dinamika disipacija snage odnosi se na snagu generiranu prilikom promjene stanja sklopa. U ovom se sluaju koristi jednostavni izlazni stupanj integriranog logikog sklopa koji sadri dva otpornika za pritezanje izlaza k napajanju i k masi, dok je izlazni tranzistor prikazan idealnom sklopkom, to je prikazano na slici 1.8.

8

Slika 1.8. Raunanje mehanike disipacije snage 1.5 Dinamike osobine integriranih sklopova 1.5.1 Vrijeme kanjenja

Vrijeme kanjenja osnovni je parametar koji opisuje dinamiko ponaanje integriranih loginih sklopova, a to je vrijeme koje protekne od promjene signala na ulazu do one na izlazu sklopa. Vrijeme kanjenja definira se kao aritmetika sredina signala kroz sklop za svaku od promjena na izlazu to se vidi na slici 1.9.

Slika 1.9. Vrijeme kanjenja signala kroz sklop 1.5.2. Dinamika svojstva bipolarnog invertora

Kod bipolarnog invertora mrea za pritezanje izlaza prema napajanju je pasivna i

ostvarena otpornikom Rc, dok je odziv tranzistora trenutaan tako na svojstva sklopa prevladava utjecaj ukupne parazitne kapacitivnosti Ct. Pojednostavljena shema sklopa je prikazan na slici 1.10.

9

Slika 1.10. Dinamika svojstva bipolarnog tranzistora: - sklop

Prilikom promjene stanja na izlazu s visoke na nisku razinu (vrijeme pada) parazitna se kapacitivnost Ct izbija preko izlaznog tranzistora maksimalnom moguom kolektorskom strujom koju tranzistor moe provesti.

Iskljuivanjem tranzistor parazitna se kapacitivnost Ct nabija (vrijeme porasta) na Ucc rastuim eksponencijalnim zakonom )1(* /eUu Ttcci = .

Kod CIMOS-invertora postoje dva komplementarna MOSFET-a, jedan je n-kanalni

MOSFET koji tvori mreu za pritezanje izlaza na masu, a drugi je p-kanalni koji tvori mreu za pritezanje izlaza na napajanje Uss, to je prikazano na slici 1.11.a. Proces izbijanja i nabijanja Ct trajat e isto to se moe primijetiti na slici 1.11.b.

Slika 1.11. Dinamika svojstva CMOS- invertora:

a) sklop b) izbijanje i nabijanje Ct

1.6 Integrirani sklopovi temeljeni na kompoziciji funkcija Integrirana ostvarenja univerzalne funkcije kompozicijom javljaju se vrlo rano, jo 1962. godine i to u dvije vrlo bliske skupine DTL i TTL. 1.6.1 Diodno-tranzistorska logika, DTL

Kod diodno-tranzistorske logike ulazna I-mrea direktno pobuuje izlaznu tranzistorsku sklopku. Da bi se osiguralo zapiranje izlaznog tranzistora za sluaj kad je barem jedan ulaz na niskoj razini, potrebno je ugraditi diodu D1 kao to je prikazano na slici 1.12a. Radi sigurnosti unutarnji izlaz ulazne diode I-mree povezuje se na izlazni tranzistor dvjema diodama kako se vidi na slici 1.12.b.

10

Slika 1.12. Ostvarivanje temeljnog sklopa skupine DTL: a) sklop s jednom odvojnom diodom b) temeljni sklop prve izvedbe 1.6.2 Tranzistorsko-tranzistorska logika, TTL

Razradom koncepta kompozicije ulazne I-mree i izlaznog invertora razvijena je

skupina tranzistorsko-tranzistorske logike, uvedenog skupinom diodno-tranzistorske logike. DTL je zamijenjena TTL radi postizanja boljih dinamikih svojstava i to ponajprije kod prijelaza iz niske u visoku razinu na izlazu sklopa. Skupina TTL ciljano poboljava iskljuivanje izlaznog tranzistora i ubrzava nabijanje parazitnih kapacitivnosti na izlazu sklopa sa dva mehanizma.

Razrada temeljnog sklopa TTL prati se razvojem iz pojednostavljenog temeljnog sklopa skupine DTL, kao to se moe vidjeti na slici 1.13.

Slika 1.13. Skupina TTL: izvoenje pojednostavljenog temeljnog sklopa

Prva standardna izvedba temeljnog sklopa skupine TTL prikazana je na slici 1.14. Ova je izvedba karakteristina za najpopularniju podskupinu skupine TTL, tzv. serija 74.

11

Slika 1.14. Standardna izvedba temeljnog sklopa skupine TTL podskupine 74

Budui da se sve promjene u digitalnom svijetu obino sinhroniziraju s impulsima takta, oito se ta relativno velika struja pojedinanog sklopa poveava s brojem sklopova koji mijenjaju stanje, te kao posljedicu ima kratkotrajni pad napona na unutarnjem otporu izvora napona, kao i na ukupnom induktivitetu to ga stvaraju relativno dugaki vodovi na tiskanoj ploi. Radi ograniavanja ovih strujnih impulsa, u izlazni se stupanj i ugrauje mali otpor R. Uobiajeno je da se na svakoj tiskanoj ploi izvor napajanja blokira elektrikim kondenzatorom od 2 do 20 F kako bi se neutralizirala varijacija Ucc koja moe nastati zbog variranja struje prema logikom stanju sklopa. Tehnika spojenog I nije mogua za izlaze oblika totemskog stupa zbog velike struje koja bi potekla u sluaju kad jedan od sklopova ima na svom izlazu nisku a drugi visoku razinu, to bi dovelo do termikog unitenja tranzistor koji vodi. Prikazano na slici 1.15.

Slika 1.15. Skupina TTL: spojeni I za izlazni stupanj oblika totemskog stupa

Otpor R4 nije zamiljen za ograniavanje dugotrajne struje kroz izlazni stupanj, ve samo kratkotrajnih strujnih impulsa prilikom promjene stanja.

Za standardnu izvedbu temeljnog sklopa TTL prijesna karakteristika je karakteristini oblik s koljenom u zabranjenom podruju, to je posljedica trostupanjske strukture sklopa kao

12

to je vidljivo na slici 1.16.a dok je na slici 1.16.b vidljiva dobivena prijenosna karakteristika koja ima oblik obrnutog slova S, koji je uobiajen za invertirane sklopove.

Slika 1.16. Prijenosna karakteristika za standardnu izvedbu temeljnog skopa skupine TTL: a) uz izvoenje b) garantirane razine napona i zabranjena podruja

Skupina TTL dugo je bila tehnologija izbora za implementaciju digitalnih sklopova i sustava, pa nije udno to su razvijene mnogobrojne varijante (male snage, brze), od kojih su osobito zanimljive one temeljene na Schottkyjevim tranzistorima.

Poveana disipacija snage znatnije ograniava broj sklopova koji se smiju smjestiti na jedan ip, zbog ega je razvijena podskupina Schottky TTL male snage (LS TTL) koja je osamdesetih stekla veliku popularnost kod mikroraunala. 1.7 Integrirani sklopovi temeljeni na direktnom kombiniranju tranzistora 1.7.1 Otporno-tranzistorska logika, RTL

Otporno-tranzistorska logika je povijesno prva skupina integriranih logikih sklopova, uvedena 1961 godine. Temeljni je sklop zasnovan na paralelnom spajanju tranzistora, to daje funkciju NILI, kako to je prikazano na slici 1.17..a ali zbog ogranienja broja ulaza poela se koristiti tehnika spojenog I, kojom se dobiva izraz pod komplementom funkcijom ILI vidljivo na slici 1.17.b.

13

Slika 1.17. Skupina RTL: a) temeljni sklop b)paralelni rad sklopa 1.7.2 MOSFET-logika

MOSFET-logika se redovito zasniva na n-kanalnim tranzistorima, gdje se redovito direktnim kombiniranjem tranzistora dobiva univerzalna funkcija. Kao i kod RTL-a i u ovoj se skupini moe izvesti funkcija NILI kao i funkcije NI, prikazano na slici 1.18.

Slika 1.18. MOSFET logika: a)temeljni sklop NILI b) temeljni sklop NI 1.7.3. Skupina CMOS

Skupina CMOS danas je tehnologija izbora za ostvarivanje sklopova u irokom rasponu od vrlo niskog do vrlo visokog stupnja integracije. Skupina CMOS cilja na potpunu zamjenu skupine TTL, zbog toga to skupina CMOS zauzima vrlo malu povrinu ipa uz vrlo mali utroak snage, i to samo zbog kratkotrajnih strujnih impulsa prilikom promjene stanja sklopa.

Temeljni sklop CMOS-a implementira univerzalnu funkciju NILI kao to je prikazano na slici 1.19. a onaj koji implementira univerzalnu funkciju NI prikazano na slici 1.20.

14

Slika 1.19. CMOS- sklop NILI:

a) sklop b) analiza rada

Slika 1.20. CMOS- sklop NI:

a) sklop b) analiza rada

Skupina CMOS temeljena na MOSFET-ima osjetljiva je na statiki elektricitet. Ulazni

otpor sklopa zbog izolirane upravljake elektrode je vrlo velik, zbog ega se elektroda moe nabiti na visoki napon koji e dovesti do proboja sloja SiO2 koji slui kao izolator izmeu elektrode i kanala. Zato se upotrebljavaju diodne zatite koje se ugrauju na ulazima integriranih sklopova.

CMOS-sklopovi niskog i srednjeg stupnja integracije mogu se povezivati s TTL-sklopovima.

Povoljno je ako se rabi isti napon napajanja obiju skupina kao to je vidljivo na slici 1.21.a. gdje je dovoljno premostiti izlaz TTL sklopa otpornikom R za pritezanje na napon napajanja. Ako je napon napajanja CMOS-sklopa vii, potrebno je upotrijebiti TTL sklop sa slobodnim kolektorom, slika 1.21.b ili dodatno ugraditi takav TTL odvojni sklop , slika 1.21.c.

15

Slika 1.21. Povezivanje sklopova CMOS i TTL: a) oba spoja spojena su na isti napon b) CMOS- sklop ima vie napona napajanja c) uporaba posebnoga odvojnog sklopa sa slobodnim kolektorom 1.7.4 Emiterski vezana logika, ECL

Emiterski vezana logika najbra je u skupini integriranih logikih sklopova. To je bipolarna skupina ciljano razvijena za implementacije vrlo brzih digitalnih sklopova i sustava. Temeljni je sklop skupine ECL prikazan na slici 1.22.a a njegov logiki simbol na slici 1.22.b. Sklop radi u pozitivnoj logici (napona -0,75 V koja odgovara loginoj 1, a napon -1,55 V koja odgovara logikoj 0).

Slika 1.22. Skupina ECL: a) temeljni sklop b) logiki simbol

16

1.8 Usporedba skupina integriranih logikih sklopova

U tablici 1.23. usporedno su prikazane tipine vrijednosti osnovnih parametara spomenutih skupina integriranih logikih sklopova. Kao sintetiki parametar za usporedbu upotrijebljen produkt kanjenja i snage ( )Ptd * .to je vrijednost toga produkta manja, to je sklop u stanju postii isto kanjenje uz manju snagu, odnosno uz istu snagu manje kanjenje, pa je stoga sklop efikasniji. Poto taj produkt donekle ovisi i o optereenju, iz tablice je vidljivo da su CMOS i TTL sklopovi najefikasniji. Danas se upotrebljavaju sklopovi skupine CMOS, koji omoguuju veliku gustou pakiranja te osiguravaju malu potronju i sve veu brzinu rada.

Slika 1.23. Tipine vrijednosti osnovnih parametara skupina integriranih logikih sklopova

17

2. MULTIVIBRATORI Multivibratori su sklopovi sa dva razliita stanja pri emu se promjene tih stanja mogu

realizirati na dva naina: Djelovanjem na sklop vanjskim pobudnim signalom Generikom izmjenom stanja bez djelovanja vanjskog signala

Stanje digitalnog sklopa koje je mogue promijeniti samo djelovanjem vanjskog signala naziva se stabilno stanje. Stanje koje se mijenja bez djelovanja vanjskog signala naziva se kvazistabilno stanje. Temeljem navedenog razlikujemo tri vrste multivibratora:

Bistabilni, sklopovi koima su oba stanja stabilna Monostabilni, sklopovi kojima je jedno stanje stabilno i jedno kvazistabilno Astabilni, sklopovi kojima du oba stanja kvazistabilna

Ovakvi su sklopovi vrlo raireni u primjenjenoj digitalnoj elektronici i ovisno o specifinim svojstvima upotreljavaju kao elementi za pamenje (bistabil), elementi za kanjenje (monistabil) ili kao izvori osnovnog signala takta (astabil) Temeljni sklop sa svojstvom pamenja u digitalnoj elektronici je bistabilni multivibrator,krae bistabil (engl. flip-flop).Bistabil ima dva stabilna stanja (otuda i naziv sklopa) kojima se ekvivalentno pridtuuju brojevi binarnog sustava 0 i 1.

Jednostavna elektrina shema bistabila moe se prkazati kao na slici Kada je jedan od izlaza u visokom naponskom nivou tj. u stanju 1, drugi je izlaz u stanju logike 0.

Ovisno o specifinoj strukturi elektronike realizacije, bistabilni sklopovi mogu biti sa rastui ili padajui bridom upravljani flip-flop (edge-triggered flip-flop), sa niskim ili visokim naponskim nivoom (0 ili 1) pulsno upravljivi (positive/negative pulse-triggered), dvostepeni master-slave, flip-flop i dr. Primjerice, bridom upravljani bistabili mjenja stanja na rastuem bridu (positive edge) ili na padajuem bridu (negative edge) samo kod promjene stanja na upravljakom ulazu. Ovisno o logikom ponaanju bistabile moemo svrstati u nekoliko osnovnih kategorija kao to su: RS bistabil, JK bistabil i D bistabil Simboloki u elektrinim shemama, bistabile prikazujemo kvadratnom formom sa dva izlaza (Q i Q ) koji predstavljaju meusobno invertirana logika stabilna stanja bistabila. Na istoj formi ovisno o vrsti bistabila prikazuju se ulazne varijable (primjerice R i S), impulsni ulaz u obliku trokuta te ponekad ostali specifini ulazi kao to su SET, RESET, CLEAR,...

18

Prikaz logike sheme S-R bistabila sa dodatnim impulsnim ulazom koji reagira na rastui brid

Ako se promjene stanja bistabila vre samo u taktu ulaznog kontrolnog signala (CLK) onda takav sklop zovemo sinhroni odnosno ako za isti sklop postoje kontrolni ulazi koji kontroliraju stanja bistabila samo u taktu kontrolnog signala onda za te ulaze kaemo da su sinhroni ulazi. Isti sklop moe imati i sinhrone i asinhrone kontrolne ulaze pri emu ovi zadnji utjeu na stanje sklopa bez obzira na kontrolni signal.

2.1 Bridom upravljani S-R bistabil Osnovna logika stanja prikazana su u pripadnoj tablici stanja (truth table) kojom se opisuje rad bistabila prikazanog simbolikom shemom na slici.

Vremenski diagram ekvivalentan je prikaz pojedinih stanja ovakvog sklopa. Za RS bistabil karakteristino je da se sklop moe postaviti u logiku jedinicu djelovanjem na kontrolni ulaz S odnosno u logiku nulu djelovanjem na kontrolni ulaz R. Istovremeno djelovanje na logikom jedinicom na set i reset kontorlni ulaz ovakvog bistabila nije valjana ili doputena

akcija upravljanja.

Kontrolni ulazi S i R ulazi mogu biti u bilom kojem stanju ako je upravljaki ulaz (clock input) u stabilnom stanju LOW ili HIGH bez utjecaja na promjenu stanja izlaza. Promjena stanja Q i ekvivalentno njegova pridruenog invertiranog stanja Q, moe se dogoditi ovisno o stanjima S i R

samo pri rastuem bridu kontrolnog takta.

19

2.2 Bridom upravljani J-K bistabil J-K bistabil ponaa se vrlo slino kao i S-R bistabil. Razlika je da ovaj bistabil nema zabranjenih stanja (invalid state) kontrolnih ulaza, jer je na ulazu elektronikog sklopa dodana sekvencijalna kontrola. Izlazna promjena (outputs toggle) mjenja izlaze u suprotna stanja kada su J i K ulazi u stanju HIGH. Tablica stanja (truth table) je prikazana kako slijedi:

Ako se J-K bistabil upotrebljava sa fiksiranim ulaznim kontrolnim signala na nivou logike jedinice, pri svakom uzlaznoj promjeni brida kontrolnog takta komplementirat e se izlazi bistabila (eng. toggle). Ovakav se specifini bistabil onda zove T tip bistabilnog multivibratora.

2.3 Bridom upravljani D flip-flop Stanja D flip-flopa mnogo su jednostavnija s obzirom da posjeduje samo jedan ulaz za upravljanje. Vrlo je koristan kada je potrebno da se amo jedan podatak tj. stanje zadri. Ako se na D ulazu nalazi stanje HIGH kada je na upravljakome ulazu potreban brid naiao flip-flop postavlja (SETs) i pamti to kao 1. U sluaju da se na ulazu D nalazi stanje LOW flip-flop mjenja tj. brie prethodno stanje (RESETs) i pamti to kao 0. Tablica stanja je prikazana dolje i pokazuje kako dolazi do promjene kod D flip-flopa u ovisnosti o pozitivnome bridu. Negativni tj. padajui brid djeluje identino kao i rastui brid s time to e doi do promjene na padajuem bridu,a ne vie na rastuem bridu.

20

3. REGISTRI

3.1 Posmani registri Posmani registri su tip sekvencijalnih logikih krugova koji slue za spremanje digitalnih podataka.To je grupa bistabila spojenih u lanac pa je izlaz iz jednog bistabila ulaz u sljedei bisabil. Veina registara nema karakteristini slijed stanja. Svi bistabili su voeni zajednikim signalom i svi se podeavaju ili resetiraju simultano. Osnovni posmani registar moe biti napravljen iz etiri D bistabila kao to je prikazano na slici. Slijed operacija je sljedei : ulazni podaci sekvencijalno se pojavljuju na D ulazu prvog bistabila ( FF0). Za vrijeme svakog impulsa emitira se jedan bit s lijeve strane na desnu. Pretpostavimo da je podatkovna rije 1001. Jedan bit podatka mora proi kroz registre od FF0 do FF3.

Ako elimo na izlazu registra dobiti podatak, svi bistabili moraju biti spojeni serijski, a ulazni signal moe biti uinkovit sa pozitivnim ili negativnim bridom.

Da bismo izbjegli gubitak podataka, moemo bistabile podesiti na pozitivan uinak tako da dodamo dva I sklopa, ili NILI sklop. Shema sklopa prikazana je na donjoj slici.

podaci se pune u registar kada je upravljaki signal na visokoj razini, tj.doputen je upis. Izlaz iz registra doputen je kad je upravljaki signal na niskoj razini tj.doputeno je itanje. To je prikazano na donjoj tablici.

21

3.2 Serijsko ulazni paralelno izlazni posmani registri Za tu vrstu registara bitovi podataka ulaze serijski na isti nain kao u prijanjem primjeru. Razlika je u nainu na koji bitovi podataka izlaze iz registra. Jednom kad je podatak spremljen, svaki bit postavlja se prema izlazu iz prijanjeg i sv bitovi su simultan dostupni. Konstrukcija etverobitnih serijsko ulaznih i paralelno izlaznih registara prikazana je na slici.

U tablici moemo vidjeti kako na Q izlazima registra izgleda etverobitni binarni broj 1001.

3.3 Posmani registri sa paralelnim ulazom i serijskim izlazom podataka Na slici je prikazan etverobitni posmani registar s paralelnim ulazom i serijskim izlazom podataka kod kojeg su koriteni D bistabili i NI sklopovi za ulaz podatak u registar.

D0,D1,D2 i D3 su paralelni ulazi od kojih je D0 najvaniji bit, a D3 ima najmanju vanost. Za upis podataka upravljaki signal je podeen na nisku razinu (LOW) i podac se upisuju. Podaci mogu biti prenoeni kad je upravljaki signal na visokoj razini (HIGH).

3.4 Posmani registri s paralelnim ulazom i izlazom Za posmane registre s paralelnim ulazom i izlazom svi podatkovni bitovi odmah se pojavljuju na paralelnim izlazima, simultano sljedei ulaze. Na slici je prikazan sklop

22

etverobitnog posmanog registra s paralelnim ulazom i izlazom sklopljen od D bistabila.

D bistabili imaju paralelne ulaze i svi Q su paralelni izlazi. Kada je registar jednom podeen, na Q izlazima simultano se pojavljuju odgovarajui podacima sa D ulaza. 3.5 Dvosmjerni posmani registri

Do sada su registri bili u stanju vriti samo jednosmjerne operacije. Svaka jednostavna operacija ima efekt sukcesivnog djeljenja binarnog broja sa dva. Ako je operacija obrnuta tada ima efekt mnoenja binarnog broja sa dva. Sa dodatnim sklopovima moemo vriti obije operacije. Dvosmjerni reverzibilnia posmani registar je registar u kojem se mogu vriti jedna ili druga operacija. etverobitni dvosmjerni posmani registar prikazan je na donjoj slici uz pomo D bistabila.

Imamo set NI sklopova konfiguriranih kao ILI sklopovi da bi prepoznali da li imamo ulazni signal s lijeve ili desne strane, ovisno o upravljakom signalu LEFT/RIGHT. U donjoj tablici imamo prikazani etverobitni signal koji nadolazi s lijeve strane, zatim etverobitni signal koji nadolazi s desne strane pri emu je izlaz iz sklopa upravo suprotan ulazu.

23

4. Brojila Sklopovi za brojanje vrlo se esto koriste u raunalima i drugim digitalnim sustavima. Poto mora pamtiti prolo stanje ono posjeduje memoriju. Dio o latchevima (flip-flop sklopovima) ukazuje kako se spajaju da bi postali brojai. Bojno stanje flip-flopova ovisi o njihovom spajanju koji je posljedica elje to broja mora brojati tj. o broju stanja i koliini kroz jedan kompletan ciklus. Brojai mogu biti klasificirani u dvije skupine po nainu upravljanja tj. davanja takta: Asinhroni brojai (Asynchronous Ripple- Counters) prvi bistabil je upravljan postavnim

ulazima a zatim svaki slijedei bistabil upravljan je izlazima Q ili Q'(Q ) prijanjeg bistabila. Promjena stanja svakog od bistabila vri se nezavisno.

Sinhroni brojai (Synchronous Counters) prvi bistabil je upravljan postavnim ulazima a zatim svaki slijedei bistabil upravljan je izlazima Q ili Q'(Q ) prijanjeg bistabila. Svih bistabila mijenjaju svoja stanja sinhronizirano sa jedinstvenim upravljakim impulsom taktom (clk)

Brojai se osim za brojanje mogu upotrijebiti i za dijeljenje frekvencije

Upravljaki ulaz J-K flip-flopa tako je spojeno da pri nailasku rastueg brida dolazi do obrata logikog nivoa na izlazima (toggle), pri emu Q izlaz poprima signal polovine frekvencije ulaza. Ako se spoje dva bistabila zajedno kao na slici lijevo, frekvencija Q izlaza drugoga bistabila odgovara pak etvrtini originalne frekvencije ulaza. Daljnjim nizanjem bstabila kvencija dalje dijeli sa dva za svaki daljnji prikljueni bistabil u nizu.

24

Slina se struktura upotrebljava i kao broja koji broji od 0 to 3. Dvo-bitno binarno dijelilo ponavlja svaki etvrti upravljajui impuls. Kada nabroji do 3 onda ciklus brojanja kree ispoetka

4.1 Asinhrona brojila (Asynchronous Ripple- Counters)

Dvo-bitni asinhroni broja je prikazan na slici lijevo. Upravljaki je ulaz spojen na izlaz prvoga bistabila. Tako da B0 mjenja stanje samo na padajuem bridu , no B1 mjenja stanje samo kada naie padajui brid te se onda propusti signal sa Q izlaza B0. Vidljivo je da je dijagram nacrtan bez vremenskoga kanjenja iako ono realno postoji.

2-bitni broja ima etiri razliita stanja, a svaki je odgovoran za odreenu vrijednost. Broja moe imati sa n bistabila to znai da moe zauzeti 2 n stanja. Boj stanja u bojau je poznato kao njegov mod (modulo) broj. Tako je 2-bitni broja zapravo mod-4 broja. Mod-n broja moe isto biti opisan kao djelitelj sa brojem n.

25

Ovdje je prikazan na slici lijevo 3-bitni asinhroni binarni broja i njegov dijagram (timing diagram) za jedan ciklus. Radi jednako kao i 2-bitni asinhroni binarni broja spomenut prethodno, no razlika je da ima 8 stanja.

4.2 Asinhrona dekadska brojila Binarni brojai koji su prethodno prikazani imaju od 2 do 2n stanja, ali mogue su kombinacije i sa manjim brojem od prethodno navedenog. Izraeni su tako da njihov broj stanja odgovara potrebama tj. njihovim prirodni ciklus sa bazom 2 ograniava se povratnom vezom (truncated sequences) tj. reagira se na stanje brojaa tako da se "poisti" stanje prije nego to broja dosegne max broj svojih stanja u normalnome sluaju.

Broja sa 10 stanja zove se dekdski broja (decade counter) a klop koji je prikazan na slici dolje prikazuje realizaciju povratne veze kod dekadskoga brojaa.

Kada broja nabroji do 10 (1010), u tome trenutku svi brojai bivaju obrisani. Q1 i Q3 su koriteni da bi odredili kada je dostignut maksimalni broj. Ovakav se nain naziva parcijalno dekodiranje jer ni jedan od stanja nema istovremeno (od 0 do 9) oba izlaza Q1 i Q3 u stanju HIGH istovremeno.

Primjer tablice stanja prikazan je dolje:

26

4.3 Asinhrona up-down brojila U odreenim aplikacijama broja mora biti u mogunosti da broji unaprijed i unatrag. Sklopovi koji e biti prikazani na slijedeoj slici su 3-bitni up-down brojai. Broje gore ili dolje ve ovisno o controlnome signalu UP i DOWN. Kada je na UP na ulazu je 1, a kada je DOWN ulaz je na 0. NAND mrea izmeu FF0 i FF1 e vratiti non-invert izlaz Q od FF0 na upravljaki ulaz FF1. Slino Q od FF1 e vratiti kroz drugu NAND mreu na upravljaki ulaz od FF2. Tako e broja opet brojati.

kada je kontrolni ulaz UP je 0 i DOWN je 1, invertirani izlazi od FF0 i FF1 su vraeni na upravljake ulaze FF1 i FF2 dosljedno. Ako su bistabili resetirani u 0, tada e broja ii kroz slijedea stanja:

4.4 Sinhrona brojila (Synchronous Counters) Kod sinhronih brojaa svi upravljaki ulazi bistabila su povezani zajedno i u istome vremenu se zajedno okidaju ulaznim signalima. Svi flip-flopovi mjenjaju stanje istovremeno. Na slici je prikazan 3-bitni sinhroni broja. J i K ulazi od FF0 su spojeni na stanje HIGH. FF1 ima

27

svoje J i K ulaze spojene na izlaz od FF0, i J i K ulazi od FF2 su spojeni na izlaz od AND sklopa koji spojen na izlaze od FF0 i FF1.

Nakon treeg signala oba su izlaza od FF0 i FF1 u stanju HIGH. Pozitivni brid etvrtoga

upravljakog impulsa e izazvati FF2 da promijeni svoje stanje na AND sklopu.

4.5 Sinhrona dekadska brojila Slino je kao kod asinhronih dekadskih brojaa jedino to kada se dostigne stanje 9 onda se sve vraa ponovno na 0. To se postie kada se ostvari binarna vrijednost od 1010 koja uvjetuje vraanje stanja 0000. Ovakav se sluaj moe postii na slijedei nain:

Prema tablici Q0 mijenja stanja na svaki upravljaki signal.

Q1 se mjenja na slijedeem upravljakome signalu svaki put kada je Q0=1 i Q3=0.

Q2 mjenja se na slijedeem impulsu svaki put kada je Q0=Q1=1.

Q3 mjenja se na slijedeem upravljakome signalu svaki put kada je Q0=1, Q1=1 i Q2=1 (broji 7), ili kada je Q0=1 i Q3=1 (broji 9).

28

4.6 Sinhrona up-down brojila Ovdje je prikazan 3-bitni sinhroni up-down broja:

Slino kao i kod asinhronih up-down brojaa, tako i sinhroni brojai imaju up-down kontrolu ulaza a koji se koristi da bi kontrolirao smijer brojanja kroz odreeni opseg.

Za UP i za DOWN rad, Q0 se obre za svaki upravljaki signal.

Za UP opseg, Q1 mjenja stanje na slijedeem upravljakom impulsu kada je Q0=1.

Za DOWN opseg, Q1 mjenja stanje na slijedeem impulsu signala kada je Q0=0.

Za UP podruje, Q2 mjenja stanje na slijedeem impulsu kada su Q0=Q1=1.

Za DOWN podruje, Q2 mjenja stanje na slijedeem upravljakom signalu kada je Q0=Q1=0.

4.7 Prstenasto brojilo Prstenasto brojilo je osnovni protoni posmani registar u kojem je izlaz na visokoj razini povratnom vezom vraen na ulaz na niskoj razini. Slijedi etverobitno prstenasto brojilo sastavljeno od D bistabila.

Izlaz iz svakog bistabila spojen je na ulaz sljedeeg bistabila na pozitivan brid upravljakog signala. Ako je CLR na visokoj razini, svi bistabili osim prvog ( FF0 ) su podeeni u nulu, a FF0 je u jedinici.

29

Kako redosljed brojenja ima etiri razliita stanja, brojilo se moe smatrati kao brojilo sa etiri naina rada. Upotrebljena su samo 4 od max. 16 stanjato prstenasta brojila ini vrlo neuinkovitima u pogledu iskoristivosti. Glavna prednost prstenastih brojila pred binarnim brojilima je ta da su samodekodirajui tj. nisu potrebni dodatni dekodirajui krugovi za detekciju stanja brojila.

4.8 Johnsonovo brojilo

Johnsonova brojila su inaica standardnih prstenastih brojila s invertirajuim izlazom zadnjeg stanja povratnom vezom spojenog na ulaz prvog stanja. Poznati su pod nazivom twisted ring counters. N to stanje Johnsonovog brojila broji redosljedom duine 2n, pa ga se moe smatrati brojilom sa 2n naina rada. U shemi gore prikazano je etverobitno Johnsonovo brojilo. Redosljed stanja brojila dat je u lijevoj tabeli.

Nedostatak ovog brojila je u tome to njegov broj maksimalno dozvoljenih stanja nije potpuno iskoriten, iskoriteno je samo 8 od max. 16 stanja. Vano je da za oba brojila poetna stanja moraju biti tono podeena u redosljedu brojenja jer oni rade samo sa dijelom doputenih stanja, inae ne dolazi do idealnog redosljeda.

30

5. MEMORIJE

U digitalnim raunalima memorija slui za pohranu naredbi programa i podataka.

5.1 Podjela memorija Prema mediju memorije koje koristi digitalno raunalo dijele se u:

poluvodike - to su memorije izraene od poluvodikih materijala, u izradi se uglavnom koriste bipolarni ili MOSFET tranzistori

magnetske - u izradi se koriste magnetske povrine (magnetski diskovi, diskete, magnetske trake) ili magnetske jezgre (to je starija tehnologija)

magnetooptike - to je kombinacija magnetske i optike memorije optike - diskovi na iju se povrinu laserski upisuju podaci

Prema zapisu memorije se dijele na:

upisno-ispisne - memorije u koje se moe pisati i iz kojih se moe uitavati podatke ispisne - memorije iz kojih se moe samo itati, podaci se mogu upisati samo jednom

ili se posebnim postupcima mogu brisati i ponovo upisati

nepostojane - memorije iji se sadraj gubi kada nije ukljueno napajanje postojane - memorije iji je sadraj trajan

Memorije po namjeni dijele se na:

operativna memorija o glavna memorija o priruna memorija (cache)

vanjska memorija

o magnetski disk o optiki disk o magnetske trake

31

Registri

Priruna memorija

Glavna memorija

Magnetski diskovi

Optiki diskovi

Magnetske trake

Slika 5.1. Hijerarhija memorija Hijerarhija memorija prikazana je na slici 5.1. Na vrhu trokuta nalaze se najbre memorije sa najmanjim kapacitetom, na dnu se nalaze najsporije memorije sa najveim kapacitetom.

5.2 Karakteristike memorija Najvanije karakteristike memorija su: 1. Kapacitet

Oznaava koliinu podataka koja se moe pohraniti u memoriju. Moe biti 1 bit (jedan bistabil) a moe biti i vea od 109 (Gigabyte). Obino se izraava u bajtovima (8 bita - byte) i umnocima k=1024=210, M=1048576=1024*1024=220 i G=230. Danas se uobiajeno koriste memorijski ipovi (DDR SDRAM) od 32 MB. Osam takvih ipova na jednoj ploici daje kapacitet od 256 MB.

2. Vrijeme pristupa

To je vremenski interval koji protekne od trenutka kada se da zahtjev za prijenos podatka iz memorije do trenutka kada se traeni podatak pojavi na izlazu memorije. Kod dinamikih memorija je to vrijeme reda veliine 10-100 nanosekundi (10-9). Kod magnetskih diskova desetak milisekundi, a kod magnetskih disketa stotinjak milisekundi.

3. Ciklus memorije

Odreen je minimalnim vremenskim intervalom izmeu itanja i ponovnog upisivanja u memoriju.

4. Cijena po bitu

To je vrlo vaan podatak za usporedbu ureaja iste vrste i razliitog kapaciteta. 5. Mogunost izmjene podataka

Ovisi o vrsti memorije. Kod upisno-ispisne memorije RAM je laka, dok kod ispisne memorije ROM nije mogue izmijeniti podatke.

6. Pristup podacima

Ovisno o vrsti pristupa podacima memorije se dijele na memorije s izravnim pristupom, npr. RAM, i memorije sa sekvencijalnim pristupom, npr. magnetske trake. Kod RAM vrijeme pristupa podacima ne ovisi o adresi podatka, dok kod memorije sa sekvencijalnim pristupom vrijeme pristupa ovisi o adresi prethodnog podatka.

7. Postojanost podataka

Da li je memorija postojana ili nepostojana.

Brzina

Kapacitet

32

5.3 Poluvodike memorije

Poluvodike memorije dijele se na: upisno ispisne - RAM ispisne - ROM

5.3.1 Upisno ispisne memorije - RAM (Random Access Memory)

To su memorije sa izravnim pristupom, vrlo brze. Raunalo u memoriju moe upisivati (spremati, pohraniti) podatke i kasnije ih iz memorije ispisivati (itati, dohvaati). RAM memorija je nepostojana memorija jer zadrava pohranjene podatke samo dok je ukljueno napajanje. Naziv RAM - Random Access Memory ili memorija sa direktnim pristupom nastao je iz potrebe da se ova vrsta memorije razlikuje od magnetske memorije (trake) kod koje je pristup serijski, sekvencijalan. Na primjer, da bi uitao deseti podatak sa magnetske trake magnetska glava za itanje mora proi preko prethodnih devet podataka. Postoje dvije vrste RAM memorije, statika i dinamika. Statika RAM memorija (SRAM) je upisno-ispisna memorija koja zadrava podatke bez dodatne aktivnosti raunala sve dok postoji napajanje. Memorijska elija statike RAM memorije izvedena je pomou bistabila, 4-6 tranzistora. Dinamika RAM memorija (DRAM) je upisno-ispisna memorija koja zahtijeva stalnu aktivnost raunala na obnavljanju njezinog sadraja. Memorijska elija dinamike RAM memorije izvedena je pomou kondenzatora koji vremenom gubi naboj, te zahtijeva stalno obnavljanje svog sadraja. Statike RAM memorije se upotrebljavaju za prirunu memoriju (cache), dok se dinamike RAM memorije radi manje cijene i vee gustoe, prema tome i veeg kapaciteta, koriste za glavnu memoriju.

33

Princip rada (itanja i pisanja) RAM memorije

Slika 5.2. Pisanje u RAM

Na slici 5.2. prikazan je ciklus pisanja u RAM. Najprije se aktivira adresa podatka, kako promjena adrese moe biti i promjena iz stanja "0" u stanje "1" i obrnuto, na dijagramu je prikazana promjena oba logika stanja. Nakon toga se aktivira signal za omoguavanje memorije (obino se naziva CE - Chip Enable). Aktiviranjem signala za pisanje (Read/Write) podatak se upisuje u memoriju.

Slika 5.3 - itanje iz RAM

34

Na slici 5.3. prikazan je ciklus itanja iz RAM. Najprije se aktivira adresa podatka. Nakon toga se aktivira signal za omoguavanje memorije (obino se naziva CE - Chip Enable). Signal za itanje (Read/Write) je aktivan u stanju "1" pa se nakon ciklusa T4 podatak ispisuje iz memorije.

5.3.2 Ispisna memorija ROM

Ispisna (ROM) memorija dozvoljava raunalu samo ispis podataka iz memorije. Ispisna memorija je postojana memorija, jer zadrava pohranjene podatke i nakon iskljuenja napajanja. Upotrebljava se za pohranu podataka i programa koji se ne mijenjaju za vrijeme rada raunala. Postoje tri osnovne vrste ispisne memorije: ROM, PROM (programabilna memorija) i EPROM (izbrisivo programabilna memorija).

Slika 5.4. Ispisna memorija ROM

ROM

Maskom programirana ispisna ROM memorija je programirana memorija iji je sadraj napunjen za vrijeme proizvodnje integriranog kruga. Primjer primjene maskom programirane ispisne memorije je memorija koja slui za pohranu vrsta i oblika slova kod laserskog pisaa.

35

Slika 5.5. ROM

Na slici 5.5. shematski je prikazan dio ROM memorije. U prvoj eliji u prvoj rijei kontrolna elektroda je prilikom proizvodnje memorije spojena na ulaznu liniju x1. U drugoj eliji u prvoj rijei kontrolna elektroda nije spojena na ulaznu liniju x1. Tako prilikom itanja prvog bita uita se stanje "0" a prilikom itanja drugog bita stanje "1". Rijei na slici imaju vrijednost 100 i 010.

PROM

Programabilna ispisna (PROM) memorija je memorija koja se puni sadrajem prema potrebi, tj. korisnik samostalno programira PROM memoriju elektriki mijenjajui od proizvoaa postavljena memorijska mjesta iz stanja logike nule u stanje logike jedinice. Postupak programiranja je nepovratan, tj. jednom zapisane programe i podatke vie nije mogue mijenjati. Memorijska elija je napravljena tako da za svaki bit postoji po jedan tranzistor koji u emiteru ima topljivi osigura. Programiranje se izvodi tako da se na mjestu gdje treba biti stanje "0" dovede jai strujni impuls (tipino 5 mA kroz 200 ms) i na taj nain se pregori osigura.

Slika 5.6. Programabilna ispisna memorija PROM

EPROM

Izbrisiva programabilna ispisna (EPROM, takoer UV EPROM) memorija predstavlja vrstu postojane memorije iji sadraj korisnik prema potrebi moe izbrisati i ponovno programirati. EPROM memorije se programiraju pomou PROM programatora. Sadraj EPROM memorije se brie osvjetljavanjem memorije ultraljubiastom svjetlou. Odjednom se brie itav sadraj EPROM memorije. EPROM memoriju je poslije brisanja sadraja mogue ponovno programirati i taj se postupak moe ponoviti vie puta.

36

Slika 5.7. EPROM ip

Na slici 5.7. vidljiv je prozori kroz kojega se ultraljubiastom svjetlou brie sadraj EPROM-a.

Slika 5.8. Osnovna elija EPROM-a Podaci se upisuju tako da se na upravljaku elektrodu dovede impuls relativno visokog napona (npr. 20V) i dugog trajanja (nekoliko milisekundi). Taj impuls uzrokuje nabijanje lebdee elektrode elektronima. Naboj ostaje "zarobljen" na lebdeoj elektrodi. Ako je lebdea elektroda nabijena onda se tranzistor memorijske elije nee ukljuiti prilikom itanja (stanje "0"). Naboj se iz lebdee elektrode izbija pomou ultraljubiastog zraenja.

Slika 5.9. Vremenski dijagram itanja EPROM Na slici 5.9. je prikazan vremenski dijagram uitavanja podataka iz EPROM. Najprije se postavi adresa (Addresses), zatim se aktivira signal CE (Chip Enable - Omogui ip), a nakon toga OE (Output Enable - omogui ispis). Nakon vremena t(OE) podaci su spremni za itanje.

37

Slika 5.10. Vremenski dijagram programiranja EPROM

Za upisivanje podataka treba postaviti adresu i podatke, zatim se na liniju OE/Vpp dovede napon programiranja 12.75V i nakon toga se aktivira signal CE (Chip enable) kojim se novi podatak upisuje na postavljenu adresu. Upisani podatak moe se odmah i provjeriti aktiviranjem signala OE (Output Enable - omogui ispis) i CE (Chip enable) te uitavanjem podatka. Vrijeme programiranja EPROM kapaciteta 512k bita iznosi 3 do 6 sekundi.

EEPROM (E2PROM)

Sadraj EEPROM memorije je mogue promijeniti bez pomicanja memorije iz ureaja u kojem se koristi. EEPROM memorija ima posebne stezaljke putem kojih se elektrikim putem prepisuju sadraji izabranih memorijskih lokacija. Prethodni sadraj se izbrie i na njegovo mjesto upie novi. Sadraj se moe mijenjati bit po bit. Postupak je veoma spor. Izvedbe EPROM i EEPROM memorija su najee s osam memorijskih mjesta razliitog broja lokacija. Npr., kapacitet EPROM memorije Intel 27512 je 64K x 8 bita. EEPROM se sastoji od mree memorijskih elija koje se sastoje od dva tranzistora. Na slici 5.11. prikazan je shematski izgled memorijske elije EEPROM memorije.

38

Slika 5.11. EEPROM memorija

Ova dva tranzistora su odvojena tankim oksidnim slojem. Jedan tranzistor je tzv.

izolirana upravljaka (lebdea) elektroda ("floating gate") a drugi je tzv. upravljaka elektroda ("control gate"). Jedini spoj lebdee elektrode prema liniji reda (word line, linija rijei) je preko upravljake elektrode. Dok je taj spoj aktivan memorijska elija je u stanju "1". Za promjena stanja u "0" potrebno je aktivirati postupak tuneliranja (Fowler-Nordheimov mehanizam tuneliranja). Tuneliranje je postupak kojim se lebdea elektroda nabija elektronima. Napon od 10 do 13V dovodi se na liniju bita, na upravljaku elektrodu. Elektroni prolaze kroz lebdeu elektrodu i prolaze kroz tanki oksidni sloj na drugu stranu. Ovi elektroni postaju brana izmeu upravljake i lebdee elektrode. Prilikom itanja EEPROMA specijalni senzor mjeri naboj koji prolazi kroz lebdeu elektrodu i na taj nain se odreuje da li je elija u stanju "1" ili "0". Prazan EEPROM ima sve elije u stanju "1" tj. kroz sve elije moe prolaziti naboj.

Flash memorija

Ova je memorija slina EEPROM memoriji ali sadraj se moe elektriki izbrisati u blokovima i ponovo upisati. Postupak je bri nego kod EEPROM. Primjena flash memorije je sve vea i to prvenstveno zahvaljujui poveanju kapaciteta u ureajima malih dimenzija. Primjeri primjene flash memorije:

BIOS ip u raunalu

CompactFlash (koristi se u digitalnim foto aparatima)

SmartMedia (koristi se u digitalnim foto aparatima)

Memory Stick (koristi se u digitalnim foto aparatima)

Flash memory USB (koristi se kao vanjska memorija kod raunala)

39

Slika 5.12. Blok dijagram Compact Flash kartice (Kingmax)

Na slici 5.12 prikazan je blok dijagram Compact Flash kartice. Flash memorija se koristi kao ureaj koji simulira magnetski disk. ATA kontroler je zaduen za povezivanje ureaja na PC, a to je vrsta kontrolera koja se koristi za magnetske diskove. Na desnoj strani blok dijagrama vidljivo je da se podaci prebacuju u grupama po 512 bajtova, isto kao i kod magnetskog diska, to je opisano u narednom poglavlju.

5.4 Statika memorija (SRAM)

Slika 5.13. Statika memorija Jedna memorijska elija sastoji se od 4-6 tranzistora koji ine bistabil (flip-flop). Zbog toga zauzima vie prostora i na istoj povrini ima manji kapacitet od DRAM. Ova memorija je bra i skuplja i koristi se za prirunu (cache) memoriju.

40

Slika 5.14. Vremenski dijagram itanja sinhrone statike RAM (Samsung)

Na dijagramu je prikazan ciklus itanja podataka iz sinhrone statike RAM. Najprije se aktivira adresa (ADDRESS), nakon toga se interno generiraju signali ADSP, ADSC i ADV pomou kojih se uitava niz podataka. Npr. zadana je adresa A2 i uitani su podaci Q2-1, Q2-2, Q2-3 i Q2-4. Kada je signal OE aktivan (Output Enable - omogui ispis), podaci se mogu uitati. Ciklus itanja podataka za ovakvu memoriju iznosi 4 do 7 ns. Prikazana je memorija sa poveanom brzinom itanja koje se postie itanjem vie (obino etiri) uzastopnih stupaca u istom redu.

5.5 Dinamika memorije (DRAM)

Slika 5.6. Dinamika memorija Kod dinamike memorije, memorijski element je kondenzator. Kako kondenzator vremenom gubi naboj memoriju je potrebno stalno osvjeavati, otprike svakih 15 ms. Zbog malog broja

41

elemenata u memorijskoj eliji postiu se veliki kapaciteti dok je zbog potrebe osvjeavanja DRAM sporiji od SRAM. Kako bi poveali brzinu pristupa podacima i poveali kapacitet memorije proizvoai su poboljavali tehnologiju i razvijali nove vrste RAM:

EDO RAM - Extended Data Output RAM Kod ove vrste RAM ne treba ekati da se potpuno zavri ciklus uitavanje podataka nego se uitani podatak zapamti na rastui brid signala CAS i novi ciklus uitavanja moe poeti ranije.

SDRAM - Sinhrona DRAM Prilikom uitavanja ostaje u istom redu i uita podatke iz nekoliko stupaca (npr. etiri). Ideja je ta da se podaci koje treba uitati nalaze u nizu, jedan iza drugoga.

DDR SDRAM - Double Data Rate SDRAM Ova vrsta DRAM je ista kao SDRAM samo to ima dvostruko veu propusnost podataka jer podatke ita na rastui (prelaz iz stanja "0" u stanje "1") i padajui brid (prelaz iz stanja "1" u stanje "0") signala.

5.5.1 Osnovni nain rada Dinamikog RAM-a (DRAM)

Slika 5.15. Blok dijagram RAM memorije

Memorija je organizirana u pravokutnu mreu. Bitovi podataka (memorijske elije) nalaze se na sjecitima redova i stupaca. Adresa pristupa pojedinoj memorijskoj lokaciji razdvaja se na adresu reda i na adresu stupca. Prilikom itanja podataka najprije se aktivira

42

odreeni red, a onda se aktivira linija odreenog stupca i mjeri se naboj kondenzatora na presjecitu reda i stupca. Tako se odreuje da li je stanje elije "0" ili "1".

Slika 5.16. Vremenski dijagram itanja iz DRAM Na slici je prikazan vremenski dijagram uitavanja podataka iz DRAM. Najprije se aktivira red tako da se postavi odreena adresa (Address-ROW) i aktivira signal RAS. Nakon toga se uitavaju podaci iz odreenog stupca. Postavi se odreena adresa stupca (Address-COL) i aktivira signal CAS (padajui brid, signal prelazi iz stanja "1" u stanje "0"). Nakon toga treba priekati da signal podatka postane valjan i da se podatak uita (DATA). Slijedi deaktiviranje signala CAS (prelazak iz stanja "0" u stanje "1") i memorija je spremna za sljedei ciklus itanja. Deaktiviranje signala CAS smije se dogoditi tek nakon to je podatak uitan.

DRAM memorijska mrea moe se zamisliti kao tablica elija. Te elije sastoje se od kondenzatora, i sadre jedan ili vie bitova podataka, ovisno o konfiguraciji ipa. Ova tablica se adresira pomou dekodera u redovima i stupcima, koji dobivaju signal iz RAS (Row Access Select) i CAS (Column Access Select) clock generatora. Da bi se smanjila veliina paketa, adrese redova i stupaca sadrane su u adresne buffere. Npr. Ako ima 11 adresnih linija, postoji i 11 rednih i 11 stupanih adresnih buffera. Pristupni tranzistori zvani sense amps spojeni su na svaki stupac i omoguavaju itanje i obnavljanje ipa. Kako su elije kondenzatori koji se isprazne za svaku operaciju itanja, sense amp mora obnoviti podatke prije zavretka pristupnog ciklusa.

Kapaciteti koji se koriste za data elije prazne se, i zato trae periodini ciklus obnavljanja ili e podaci biti izgubljeni. Kontroler obnavljanja ( refresh controller ) nalazi vrijeme izmeu ciklusa obnavljanja, a broja obnavljanja (refresh counter) osigurava da se cijela mrea (svi redovi) obnove. To, dakako, znai da su neki ciklusi koriteni za operacije obnavljanja, te to ima utjecaj na performanse.

Tipini pristup memoriji izgleda ovako. Prvo, redni bitovi adrese smjeteni su na adresni pin. Nakon to RAS signal padne, aktiviraju se sense amps i uzrokuju da se adrese redova prebace u redni adresni buffer. Kada se RAS signal stabilizira, oznaeni red prebaen je na sense amps. Slijedee, stupane adrese bitova se oznae, i prebace u stupani adresni buffer kad CAS signal padne, a u isto vrijeme se upali i izlazni buffer. Kada se CAS stabilizira, oznaeni sense amp alje podatke u izlazni buffer.

43

5.5.2 Asinkrone operacije

Asinkrono suelje je ono gdje se utvrdi minimalno potrebno vrijeme da se operacija izvri. Svakoj internoj operaciji asinkronog DRAM ipa dane su minimalne vremenske vrijednosti, tako da ako se ciklus dogodi bilo kad prije minimalnog vremena, slijedei ciklus se mora dogoditi prije nego to se operaciji dozvoli nastavak.

Oito je da sve ove operacije uzimaju veliki dio vremena, te imaju utjecaj na performanse. Primarni fokus DRAM proizvoaa je stoga bio poveanje brojeva bitova po pristupu, eliminiranje nekih operacija u odreenim tipovima pristupa, itd.

iri I/O portovi ine se najjednostavnijom i najjeftinijom metodom poboljavanja performansi. Meutim, iri I/O port znai i dodatna I/O pinove, to znai i vee pakete. Isto tako, dodatno segmentiranje mree znai i vee ipove. Ovi problemi znae i vee trokove. Jo jedan zaostatak je i da vie izlaza vue veu struju. Ovi problemi limitirali su irinu I/O porta na 4 bita za dosta vremena, prisiljavajui DRAM dizajnere za nalaenje novih rjeenja.

5.5.3 Pristup stranicama (Page Mode Access)

Implementirajui specijalne metode pristupa, dizajneri su uspjeli eliminirati neke interne operacije za odreene tipove pristupa. Prva znaajna implementacija nazvana je Page Mode Access.

Koristei ovu metodu, RAS signal dri se aktivnim tako da se cijela stranica podataka dri na sense amps. Nove adrese stupaca mogu se dobivati samo mijenjanjem CAS signala. To znai puno veu brzinu random pristupanja, jer se eliminiralo namjetanje adrese redova.

Neke aplikacije mnogo su profitirale ovim nainom pristupa, dok neke uope nisu. Originalni Page Mode unaprijeen je i zamijenjen vrlo brzo, tako da emo ovu vrstu memorije teko vidjeti.

5.5.4 Fast Page Mode

Unaprijeeni Page Mode zove se Fast Page Mode. Unaprijeen je eliminiranjem namjetanja adrese stupaca tijekom ciklusa stranica. Ovo je dobiveno aktiviranjem buffera stupane adrese na padu RAS signala (umjesto CAS). Zato to RAS ostane nizak tijekom cijelog ciklusa stranice, ini se kao da je CAS visok, i dozvoljava namjetanje adrese im je adresa stupca valjana, umjesto da se eka da CAS padne.

Fast page mod postao je najupotrebljavaniji nain pristupa DRAM-u, i jo se koristi na mnogim sistemima. Prednost FPM memorije je u smanjen utroak energije, zato jer je osjetilna(sense) i obnavljajua (restore) struja nije potrebna tokom pristupa stranicama. Iako je FPM bila vana inovacija, ima nekih nedostataka. Najvaniji je to se izlazni buffer gasi kada CAS ide visoko. Minimalno vrijeme ciklusa je 5ns prije nego se izlazni buffer ugasi, to dodaje najmanje 5ns vremenu ciklusa.

5.5.5 HyperPage Mode (EDO)

Zadnje veliko poboljanje asinkrone DRAM memorije dolo je s Hyperpage modom, ili Extended DataOut (EDO). Inovacija je samo u tome to se vie ne gasi izlazni buffer kada se die CAS.

44

Uz 40% ili vie poboljanje u vremenu pristupa, EDO koristi istu veliinu ipa. EDO radi dobro s brzinom memorijske sabirnice do 83MHz. Ako je brzina ipa dovoljno velika (55ns ili bre), EDO se moe koristiti i na 100MHz memorijskoj sabirnici.

I sa svim nabrojanim prednostima, EDO vie nije moderan. Veina proizvoaa ga vie ne proizvodi ili ima limitiranu proizvodnju.

Slika: 5.17

5.5.6 Burst EDO (BEDO)

Burst EDO, iako dobra ideja, bio je mrtav i prije nego to se rodio. Dodatak burst moda, zajedno s dual bank arhitekturom donijelo je vrijeme pristupa na 66 MHz kakvo su mnogi ocekivali s SDRAM-om. Burst Mode je napredak u odnosu na Page Mode, u tome da, nakon to se unese prva adresa, slijedee 3 adrese se generiraju interno, eliminirajui vrijeme koje je potrebno za unos novih adresa stupaca. Meutim, Intel je odluio da se prebaci na SDRAM, i nije implementirao podrku za BEDO u svoje chipsete.

Osim za brzine sabirnice od 100MHz ili vee, BEDO bi vjerojatno bio puno bra i stabilnija memorija od SDRAM-a. BEDO je izgubio potporu vie iz ekonomskih i politikih, nego tehnikih razloga.

45

Slika 5.18:

5.5.7 Sinkrone operacije

Kada je postalo oito da e brzine sabirnice ii preko 66MHz, DRAM dizajneri morali su pronai nain da izbjegnu veliku latenciju koja je postojala. Implementirajui sinkrono suelje, uspjeli su rijeiti taj problem i dobiti jo prednosti.

S asinkronim sueljem, procesor mora ekati DRAM da zavri svoje interne operacije, koje obino traju oko 60ns. S sinkronom kontrolom, DRAM uzima informacije iz procesora pod kontrolom sistemskog sata. Ove informacije sadravaju adrese, podatke i kontrolne signale, to omoguava procesoru da radi druge zadatke. Nakon specificiranog broja ciklusa podaci postaju dostupni i procesor ih moe itati iz izlaznih linija.

Jo jedna prednost sinkronog suelja je u tome to je sistemski sat jedina vremenska vrijednost koja treba DRAM-u. Ulazi su takoer pojednostavljeni, jer kontrolni signali, adrese i podaci mogu uzeti bez da procesor prati navjetavanje. Sline prednosti dobivene su i za izlazne operacije.

5.5.8 JEDEC SDRAM

Sve DRAM memorije koje imaju sinkrono suelje zovu se SDRAM. Ovo ukljuuje CDRAM (Cache DRAM), RDRAM (Rambus DRAM), ESDRAM (Enhanced SDRAM) i druge, meutim ono to se najee zove SDRAM-om je JEDEC standard synchronous DRAM.

JEDEC SDRAM nema samo sinkrono suelje kontrolirano sistemskim satom, ve ima i dual-bank arhitekturu i burst mode (1-bit, 2-bit, 4-bit, 8-bit and full page). Mode register se moe namjestiti kod paljenja i mijenjati tijekom kontrolnih operacija burst mode, burst type (sequential or interleave), burst length i CAS latency (1, 2 or 3).

46

CAS latencija je jedna od nekoliko vremenskih vrijednosti vezanih za performanse SDRAM-a. Ova vrijednost oznauje koliko vremena treba da se uzme adresa reda i aktivira banka.

SDRAM je inicijalno uveden da bi se rijeili problemi s performansama, ali uskoro je postalo oito da je dobitak u performansama malen, a problemi s kompatibilnou veliki. Prvi SDRAM moduli imali su dvije clock linije, ali ubrzo je to bilo nedovoljno. Nastala su dva razliita dizajna modula (2-clock i 4-clock), i ili su na razliite matine ploe.

SDRAM ipovi rangiraju se u MHz, umjesto u nanosekundama (ns) tako da postoji zajedniki nazivnik izmeu brzine sabirnice i brzine ipa. Ova brzina dobivena je dijeljenjem 1 sekunde s izlaznom brzinom ipa. Npr. 67MHz SDRAM ip je rangiran kao 15 ns. Ovih 15 ns NE MJERE isto vrijeme kao kod asinkronih DRAM ipova. Interno svi DRAM ipovi rade na slian nain, i veina dobitaka u performansama dobiva se skrivanjem internih operacija na razliite naine.

Originalni SDRAM moduli koriste ili 83MHz ipove (12ns) ili 100MHz ipove (10ns), meutim oni su rangirani samo za brzinu sabirnice od 66MHz. 100MHz ipovi raditi e pouzdano na 83 Mhz, u veini sluajeva. Ovi SDRAM moduli sada se nazivaju PC66, da bi se razlikovali od Intelove PC100 specifikacije.

5.5.9 PC100 SDRAM

Kad je Intel odluio slubeno implementirati 100MHz sistemsku sabirnicu, razumjeli su da veina tadanjih SDRAM modula ne rade pouzdano iznad 83MHz. Intel je tada uveo PC100 specifikaciju kao vodi proizvoaima za izgradnju modula koji e funkcionirati na i440BX chipsetu.

Postojalo je dosta zbunjenosti oko toga to pravi PC100 modul zapravo mora imati. Tako su se prodavali moduli nazivani PC100, a nisu pouzdano radili na 100MHz.

PC100 SDRAM na 100MHz (ili broj) sistemskoj sabirnici doprinijet e poboljanju performansi izmeu 10% i 15% na Socket 7 sistemima, jer L2 cache radi na brzini sistemske sabirnice. Pentium II sistemi nee dobiti toliko na performansama, jer L2 cache radi na brzine procesora.

5.5.10 DDR SDRAM

Jedan od nedostataka JEDEC SDRAM-a je teorijska ogranienost dizajna na 125MHz, iako tehnoloki napredak moe dopustiti i do 133Mhz. Oito je da brzine sabirnica moraju ii puno bre od toga da bi se memorijska propusnost mogla dostizati brzine procesora. , Double Data Rate SDRAM dizajn doputa aktivaciju i na diuim i padajuim rubovima sata. Do sada, samo je diui rub signalizirao dogaaju, tako da DDR SDRAM moe poveati brzinu na najmanje 200MHz.

5.5.11 Enhanced SDRAM (ESDRAM)

47

Da bi prevazili neke probleme s latencijom u standardnim DRAM memorijskim modulima, nekoliko proizvoaa stavilo je malu koliinu SRAM-a direktno u ip, kreirajui on-chip cache.

ESDRAM je u biti SDRAM, plus mala koliina SRAM cache-a koji omoguava manje vrijeme latencije i burst operacije do 200MHz. Kao i s vanjskom cache memorijom, cilj cache DRAM-a je da zadri najee upotrebljavane podatke u SRAM cache-u i minimizira pristupanje sporijem DRAM-u. Jedna prednost on-chip SRAM-a je da se moe koristiti ira sabirnica izmeu DRAM-a i SRAM-a, poveavajui time propusnost i ubrzavajui DRAM.

5.5.12 Protocol Based DRAM

Svi prethodno spomenuti DRAM-ovi imaju odvojene adrese, podatke i kontrolne linije to limitira brzinu kojom ureaj moe raditi s trenutnom tehnologijom. Da bi prevazili taj problem, nekoliko dizajna implementira sve te signale na istu sabirnicu. Dva Protokolno bazirana dizajna su SyncLink DRAM (SLDRAM) i Direct Rambus DRAM (DRDRAM) Rambus.

5.5.13 DRDRAM

Intel je odluio podrati dizajn Rambusa, Inc. Na povrini ovo se ini kao jako brzo rjeenje (do 800MHz). U stvarnosti je samo oko dva puta bri od SDRAM-a zbog manje irine sabirnice (16 bita, a ne 64 bita).

Unato tvrdnjama iz Intela i Rambusa, postoje neki ozbiljni problemi s ovom tehnologijom. Velike brzine zahtijevaju krae duine ica i dodatne titove protiv elektromagnetskog zraenja. Osim toga, vremena latencije su loija nego kod brzog SDRAM-a. Kako veina aplikacija ne koristi cijelu irinu memorijske sabirnice, isto proirivanje memorijske sabirnice, i ignoriranje problema latencije nee dovesti do pravih napredaka u performansama. Uz to, procesori koji e raditi na sabirnici od 800MHz trebati e vie nego duplu irinu memorijske sabirnice.

Iako su ti problemi ozbiljni, najvei problem je to je to to je ta tehnologija licencirana. Svi proizvoai koji ele koristiti DRDRAM morati e plaati Intelu i Rambusu.

5.5.14 SLDRAM

Mnogo proizvoaa memorije stavljaju svoju potporu SLDRAM-u kao dugoronom rjeenju. Dok je SLDRAM protokolni dizajn, kao i DRDRAM, on je otvoren industriji, i ne treba se plaati nikome za koritenje tog rjeenja. Ta injenica, kao i injenica da SLDRAM dizajn ne zahtijeva redizajn RAM ipova, znai jeftiniju proizvodnju, a time i cijenu za krajnjeg korisnika.

Kako se koriste paketi za adrese, podatke i kontrolne signale, SLDRAM moe raditi na broj sabirnici od standardnog SDRAM-a. Kao i DDR SDRAM radi dvostruko bre.

48

U usporedbi s DRDRAM-om, SLDRAM je bolje rjeenje zbog manje brzine sata (clock speed), manjoj latenciji i manjim trokovima zbog otvorenog dizajna. Isto tako propusnost SLDRAM-a je vea nego DRDRAM-a (3.2GB/s vs. 1.6GB/s).

5.6 Magnetske memorije

5.6.1 Magnetski disk

Magnetski disk je vrsta postojane memorije s velikim kapacitetom i relativno kratkim vremenom pristupa pohranjenim podacima. Na magnetskim diskovima podaci se pohranjuju na jednu ili vie krutih, aluminijskih krunih ploa prekrivenih eljeznim oksidom. Krune ploe se nazivaju diskovima. Diskovi, esto puta grupirani u paket diskova, su meusobno odvojeni zranim razmakom da bi dozvolili pristup glavi za itanje/pisanje podataka. Slika 8. prikazuje primjer izvedbe magnetskog diska s dvije ploe.

Slika 5.19. Izvedba magnetskog diska

Diskovi se postavljaju na zajedniku osovinu i svi se okreu istom brzinom. Uobiajena brzina vrtnje iznosi 7200 okreta u minuti. Uz tu brzinu potrebna je najvie 1/120 sekunde za puni okret diska. Staze istog broja na svim susjednim diskovima se nazivaju cilindrom diska. Kao to je povrina diska podijeljena na staze, tako je i staza podijeljena na podruja nazvana sektorima. Vidi sliku 5.20. Broj sektora je odreen vrstom i formatom diska. Svi sektori na jednom disku su jednake veliine. Tipini sektor sadri 512 bajta podataka. Radijalnim pomicanjem iznad povrine rotirajueg diska glava za magnetsko snimanje (pisanje) i reprodukciju (itanje) brzo pristupa pojedinom sektoru. Zato se magnetski diskovi nazivaju memorijama s neposrednim pristupom.

Tvrdi disk prema slici sadri dvije ploe i etiri glave. Krune staze diskova tvore prividno tijelo u obliku cilindra (CYLINDER). Pojedine staze se dijele na isjeke (SECTOR) od kojih svaki uobiajeno sadri 512 bajt-a. Skupina sektora uzdu cilindra, koji su u istom

49

tragu i isjeku ali na razliitim povrinama npr. sve gornje povrine ploa, tvori veu nakupinu podataka - klaster (CLUSTER), najmanju dostupnu jedinicu skupine podataka na disku. Tvrdi disk od 16 strana, 684 cilindra, 38 sektora po cilindru i 8 sektora po klasteru ima kapacitet:

C = (16 strana)*(684 cilindra)*(38 sektora)*(512 bajt-a) = = 212 926 464 B = 207 936 kB = 203.0625 MB

Logika organizacija diska je podijeljena na koncentrine staze. Premda je povrina vanjskih staza vea od povrine unutarnjih staza diska, u praksi se na sve staze rasporeuje ista koliina podataka.

Slika 5.20. Logika organizacija diska

utom bojom je oznaena staza, a plavom bojom sektor. Za razliku od neposrednog pristupa podacima na disku, kod pristupa podacima na

magnetskoj vrpci potrebno je sekvencijalno proi sve prethodne podatke. Podaci se itaju s diska i zapisuju na disk u blokovima. Veliina bloka odgovara veliini sektora. Premda podaci mogu biti razliitih veliina, njihovo stvarno zapisivanje ili itanje se izvodi samo u punim i potpunim sektorima.

5.6.2 Magnetska disketa

Magnetska disketa, ili floppy disk, predstavlja postojanu memoriju srednjeg kapaciteta. Nainjen je od mekog savitljivog materijala prekrivenog magnetski osjetljivim eljeznim oksidom. Disketa je smjetena u zatitno kuite, slika 20.

50

Slika 5.21. Magnetska disketa Glavni dijelovi disketnog ureaja, za itanje/pisanje magnetskih disketa su:

Glave za itanje i pisanje - glave su smjetene s obje strane diskete. Motor - mali motor koji vrti disketu brzinom od 300 ili 360 okr/min. Korani motor - pomie sklop glave za itanje/pisanje na odgovarajuu stazu.

Korani motor disketnog ureaja omoguava odabir 80 razliitih krunih staza (TRACK). Svaka staza dijeli se na 18 isjeaka (SECTOR) od kojih svaki sadri 512 bajt-a podataka. Kako se koriste obje strane diskete, tj. postoje dvije magnetske glave, ukupni kapacitet diskete je: C = (2 strane)*(80 staza)*(18 sektora)*(512 bajt-a) = = 1 474 560 B = 1 440 kB = 1.44 MB

51

Slika 5.22. Magnetska disketa - logika organizacija

Danas se uglavnom koriste diskete promjera 3,5 inch-a. Unutar kuita, smjetena je disketa od mekog plastinog materijala prekrivenog magnetski osjetljivim eljeznim oksidom. Disketa je u sreditu pojaana metalnim diskom kojim se povezuje s mehanizmom disk jedinice. Unutar metalnog diska nalazi se dodatni utor za povezivanje na rotirajui mehanizam disk jedinice. Kliua vrataca na kuitu pokrivaju i zatiuju povrinu diska od vanjskih utjecaja. Zatita pisanja je ostvarena plastinim gumbom s dva poloaja, zabranjeno i dozvoljeno pisanje na disk.

5.6.3 Magnetska traka

Magnetske trake predstavljaju vrlo jeftine masovne memorije te slue za pohranu velike koliine podataka koji se rjee koriste. Magnetska traka je savitljiva plastina traka prekrivena tankim filmom feromagnetskog materijala. Najee koritene trake su iroke 1/2 inch-a, duge 2400 ili 3600 ft (1ft=30cm) i namotane na kolut promjera 10 1/2 inch-a. Standardne gustoe zapisa iznose 200, 556, 800, 1600, 6250 i 12500 bita po inch-u (BPI). Premda se na magnetskim vrpcama mogu pohraniti vrlo velike koliine podataka vrijeme pristupa podacima je dugo. Kod dohvata podataka s vrpce ili pohrane podataka na vrpcu, za pristup mjestu dohvata ili upisa potrebno je sekvencijalno proi sve prethodno zapisane podatke, ime se produljuje vrijeme pristupa.

Slika 5.23. Magnetska traka

Podaci se upisuju du trake u vie staza ili ukoso. Mala povrina trake (magnetska domena) magnetizirana u jednom ili drugom smjeru predstavlja zapisanu 0 ili 1, dakle uva podataka veliine 1 bit-a. Podaci se zapisuju u vie staza istovremeno, na primjer 9 staza za zapisivanje osam bitnih podataka. Deveta upravljaka staza slui za oznaavanje poloaja trake.Svaka staza ima svoju magnetsku glavu itanja i upisivanja.

5.6.4 "Bubble" memorije

Osamdesetih godina prolog stoljea dolo je do razvoja jedne vrste magnetske memorije koja je nazvana bubble memory (bubble - mjehuri). Ideja je bila ta da ne rotira medij na kojem su zapisani podaci nego da rotiraju sami podaci. Podaci se spremaju u cilindrino oblikovanim magnetiziranim podrujima na tankom sloju magnetskog materijala. (Os cilindra je okomita na povrinu materijala). Postojanje magnetiziranog podruja (mjehuri) se interpretira kao stanje "1", nepostojanje kao stanje "0". Mjehurie kreira "generator mjehuria" unutar memorije i oni se pretvaraju u elektrini signal pomou posebnog detektora.

52

Slika 5.24. Magnetski mjehurii

Na slici je prikazan izgled magnetskog podruja (magnetske domene) kada nije magnetizirana (slika a) i kada je magnetizirana pod utjecajem okomitog magnetskog polja (slika b).

Slika 5.25. Bubble memorija - izvedba

Na slici je prikazana izvedba "bubble" memorije. ip se nalazi unutar dvije zavojnice

(coil) koje generiraju rotirajue magnetsko polje, izmeu dva permanentna magneta koja stvaraju magnetsko polje za kreiranje mjehuria i sve je u magnetskom oklopu. Vanjsko rotirajue magnetsko polje pomie mjehurie kroz sloj magnetskog materijala. Mjehurii se usmjeravaju uz pomo metalnih formi ("chevron") nanesenih na magnetski sloj. Kada nestane napajanje mjehurii se sauvaju zahvaljujui permanentnim magnetima koji su u kuitu memorije.

53

Slika 5.26. Bubble memorija (Intel)

5.6.5 Optike memorije

Optiki diskovi (CD - compact disk i DVD - Digital Video) su memorije s elektromehanikim pristupom informacijama, a razlika u odnosu na magnetske je u optikom principu itanja i pisanja. Postoje dvije vrste: izbrisivi i neizbrisivi. Diskovi bez mogunosti brisanja predstavljaju zapravo ispisnu memoriju (zato i naziv CD ROM). Prednost optikih diskova u odnosu na magnetske je to staze mogu biti vrlo blizu, a to omoguuje vei kapacitet zapisa. CD ima jednu spiralnu stazu u kojoj su upisani podaci. Staza ide od unutranjeg prema vanjskom dijelu diska, iroka je otprilike 0,5 mm, a razmak izmeu staza je 1,6 mm. Zapisi koji tvore stazu su iroki 0,5 mm, dugaki minimalno 0,83 mm i visoki 125 nm.

Slika 5.27. Optiki disk - spiralna staza

Za razliku od magnetskih diskova kod kojih su staze koncentrine krunice, kod optikog diska podaci se nalaze u jednoj stazi koja je duga otprilike 500 km.

54

Slika 5.28. Optiki disk - zapisi

Neizbrisivi optiki diskovi obrauju se toplinom laserskog snopa kojim se formiraju nereflektirajue udubine na sjajnoj povrini ploe. Povrina diska se nakon upisivanja zatiuje prozirnim slojem. Kapacitet optikog diska je 600MB i vei.

Slika 5.29. Optiki disk - princip rada

Najnovija generacija optikih diskova su DVD. U sljedeoj tabeli je dan pregled karakteristika CD ROM i DVD memorija.

55

Slika 5.30. Pregled karakteristika CD ROM i DVD memorija

Izbrisivi optiki diskovi

Postoje dva tipa izbrisivih diskova (CD-RW, Compact Disk Read Write): magnetooptiki (MO) i promjenjive faze.

CD-RW (CD Rewritable - CD na koji se moe ponovo pisati)

CD-RW za upis podataka koristi sloj polikristalne strukture koja je reflektirajua. Kada se podaci upisuju na disk laser koristi najveu snagu. TOm prilikom se na povrini diska postiu temperature od 500 do 700 C, na toj temperaturi mijenja se polikristalna struktura u amorfno stanje. Kada se materijal ohladi u amorfnom stanju gubi svojstvo reflektivnosti. Laserska zraka moe se jako precizno fokusirati i na taj nain se mogu zapisivati podaci na povrinu optikog diska. Brisanje diska izvodi se tako da se povrina zagrije na temperaturu od 200 C. Na toj temperaturi materijal se iz amorfnog stanja vraa u polikristalnu strukturu i postaje opet reflektivan. Nedostatak CD-RW diskova je manja reflektivnost od obinih CD ROM diskova. Zbog toga kod nekih ureaja ima problema s itanjem CD-RW diskova.

5.7 Magnetooptiki disk Magnetooptiki disk (MO) koristi kombinaciju optikog i magnetskog zapisivanja podataka. Laserska zraka koristi se u kombinaciji s magnetskim poljem.

Pri sobnoj temperaturi vanjsko magnetsko polje ne moe promijeniti magnetski zapis na sloju za zapisivanje na MO disku. Meutim taj sloj ima karakteristiku da snaga magnetskog polja pada sa porastom temperature. Kada temperatura nekog podruja dostigne oko 300 C, pomou vanjskog magnetskog polja moe se promijeniti orijentacija magnetskog polja. Kada se podruje ohladi magnetski zapis ostane fiksiran i ne moe se promijeniti vanjskim magnetskim poljem.

Slika 5.31. Upisivanje podataka

Zapisani podatak se moe itati pomou iste laserske zrake, na manjoj snazi, koristei magnetsku orijentaciju svakog podatka na povrini diska.

56

Prilikom itanja polarizirano svjetlo laserske zrake odbija se od povrine diska. Orijentacija magnetskog polja na povrini diska uzrokuje rotaciju ravnine polariziranog svjetla. Ovaj kut rotacije se detektira pomou optikih senzora i pridruuje mu se stanje 1 ili 0.

Slika 5.32. itanje podataka

Na slici je prikazano itanje podataka kod MO diska. Na lijevoj i desnoj slici vidljiva je razlika u polarizaciji svjetla koja se moe detektirati pomou optikih detektora.

Jedna od prednosti MO tehnologije u usporedbi s ostalim optikim diskovima je mogunost pisanja i brisanja do 10 miliona puta. Na CD-RW se moe pisati i brisati oko 1000 puta.

57

6. DODATAK

Projektni zadatak:

Uvod u digitalne sustave

Kolegij: Elektronika II Studenti: Barbara Jurki Roberto Koara

Pula, oujak 2011.

58

SADRAJ: 1. Uvod 4

2. Digitalneianalogneveliine 6

3. Brojevnisustavi 8

4. Logikaalgebra 11

5. Logikisklopovi 15

6. Zbrajala 23

7. Dekoderi 28

8. Multivibratori 30

9. Registriibrojila 42

10. Zakljuak 46

11. Literatura 47

59

1. Uvod Digitalna je elektronika dio elektronike. Osim digitalnih sklopova, u

impulsne sklopove se ubrajaju sklopovi za generirenje impulsa, oblikovanje impulsa, prijenos i pojaavanje impulsa.

Razvoj digitalne elektronike je gotovo u potpunosti vezan za razvoj

digitalnih elektronikih kompjutera, od 1946. kada je konstruiran ENIAC, 1951. kada je konstruirano prvo komercijalno raunalo UNIVAC, do danas. Digitalna se elektronika bavi obradom podataka, koji se prikazuju kao numerike vrijednosti, najee u binarnom kodu. Digitalni sustavi se generalno sastoje od 5 funkcijskih dijelova odnosno podsustava koji mogu obraivati podatke: ulazne jedinice, memorije, aritmetiko-logike jedinice, upravljake jedinice i izlazne jedinice.

60

Ulazna jedinica prima ulazne podatke (input), i moe biti u obliku tastature, optikog itaa, analogno digitalnog konvertera i dr. Memorija je dio koji pamti ulazne podatke, meurezultate i konane rezultate, te omoguava dohvat i koritenje tih podataka onda kada je to potrebno. Aritmetiko logika jedinica obavlja aritmetike i logike operacije te izvrava petlje i druge funkcije u skladu sa programom. Upravljaka jedinica generira odgovarajue elektrike signale koji upravljaju i kontroliraju radom svih ostalih jedinica. Izlazna jedinica preuzima podatke iz memorije, primjerice ekran, pisa, digitalno analogni konverter i slino. Neki jednostavniji digitalni sustavi mogu biti pojednostavljeni, bez odreenih jedinica ili te jedinice mogu biti reducirane na minimum, primjerice digitalni sat koji mema memoriju ili ulaznu jedinicu. Digitalna se elektronika bavi obradom digitalnih signala, odnosno signala kojem vrijednosti ine diskretan skup. Osnova svih digitalnih sustava je binarni sustav brojeva, koji se sastoji od dvije znamenke, nule i jedinice. Taj je sustav odabran zato to ga je tehniki najlake realizirati sa dvije naponske vrijednosti, odnosno niom (eng. low) i viom (eng. high) naponskom vrijednosti. Osim u raunalima, digitalna se elektronika primjenjuje i koristi u razliitim podrujima, te je svaku veliinu ili pojavu mogue prikazati u digitalnom obliku.

2. Digitalne i analogne veliine Razliite pojave osnosno veliine koje opisuju te pojave mogu biti kontinuirane ili diskretne u prostorno vremenskom sustavu. Kontinuirane veliine nazivamo analognim, te je veina prirodnih pojava upravo takvog oblika. Budui da nije mogue potpuno precizno izmjeriti niti jednu veliinu, smatra se da e informacija biti potpuno sauvana ukoliko se mjeri u odgovarajuim diskretnim vremenskim periodima. Na taj se nain kontinuirani analogni signal zamjenjuje diskretnim. Analogno digitalna pretvorba postie se kvantizacijom, odnosno usporeivanjem mjerene veliine sa standardnim jedinicama i pretvaranjem rezultata u impulse, kodirane u binarni sustav.

61

Kod takvog digitalnog signala, veliina signala nije sadrana u veliini

impulsa odnosno amplitudi, ve u broju impulsa, odnosno postojanju i ne postojanju impulsa. Digitalni podaci su znatno manje podloni smetnjama, jer postoje samo dvije veliine odnosno 0 i 1, pri emu najee nula predstavlja nepostojanje signala, a jedinica postojanje signala. Izmeu nule i jedinice postoji zabranjeno podruje u kojem se signal ne smije zadravati, ve samo prolazi kroz njega pri promjeni.

62

3. Brojevni sustavi U digitalnim sustavima podaci se prikazuju u odgovarajuim standardnim veliinama odnosno dimenzijama. Bit je osnovna jedinica za mjerenje informacija, koja sadri samo jedan podatak. Moe imati dvije vrijednosti, koje se najee izraavaju kao 0/1, true/false, postoji/ne postoji i slino. Sama rije bit je nastala od engleskog izraza binary unit ili binary digit (binarna jedinica ili binarna znamenka). Osnovna grupa bitova naziva se rije. Za odreeni sustav veliina rijei je konstanta, pa tako postoje sustavi od 8, 16, 32, 64 i rijee 128 bitova. Rijei se obino dijele u manje grupa, koje tipino sadre 8 bitova, to nazivamo jedan bajt (eng. byte) ili oktet. Za vee grupe podataka, upotrebljava se naziv blok, koji moe sadravati 512, 1024 ili vie rijei.

63

Najopenitije, niz bitova moe predstavljati niz brojeva, niz znakova (slova, interpunkcijski znakovi, matematiki simboli itd.) ili niz upravljakih znakova odnosno instrukcija. Kako e neki digitalni sustav tumaiti niz podataka, mora biti predefinirano raunalnim programom. Grupa simbola kojoj je pridano odreeno znaenje naziva se kod (eng. encoding), dogovorno je definirana i postoje razliiti standardi. Kodovi koji osim znamenki omoguuju i kodiranje slova i znakova, nazivaju se alfanumeriki kodovi. Jedan od najee upotrebljavanih je ASCII (American Standard Code fof Information Interchange), koristi se pri prijenosu podataka izmeu raunala i ulazno izlaznih ureaja.

64

Brojevni sustavi odreeni su bazom sustava, koja mora biti cijeli broj. Najee koriteni brojevni sustavi u digitalnim sustavima su binarni, oktalni i heksadecimalni, sa bazama 3, 8 i 16. Svaka znamenka ima vrijednost prema poziciji koju zauzima unutar broja. Svaki broj, ukljuujui decimalne brojeve, moe se prikazati u bilo kojem brojevnom sustavu.

Decimalni Binarni Oktalni Heksadecimalni sustav sustav sustav sustav

0 0 0 0 1 1 1 1 2 10 2 2 3 11 3 3 4 100 4 4 5 101 5 5 6 110 6 6 7 111 7 7 8 1000 10 8

65

9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 16 10000 20 10 17 10001 21 11 18 10010 22 12 19 10011 23 13 20 10100 24 14

4. Logika algebra Digitalni sklopovi mogu imati jedan ili vie ulaza i izlaza, pri emu

naponi na ulazima i izlazima mogu imati vrijednosti koje odgovaraju binarnim znamenkama 0 ili 1. Stanje napona na izlazima sklopova vezano je za ispunjenje odreenih uvjeta na ulazima, odnosno izmeu stanja na ulazima i na izlazima postoji odreena logika veza. Digitalni sklopovi obavljaju logike funkcije i operacije, pa se nazivaju i logiki sklopovi. Sklopovi na kojima stanje izlaza ovisi o trenutanom stanju na ulazu u sklop nazivaju se kombinacijski logiki sklopovi. Sklopovi na kojima trenutno stanje izlaza ovisi o stanju ulaza i prethodnom stanju izlaza nazivaju se sljedni ili sekvencijski sklopovi.

Logika svojstva digitalnih sklopova iskazuju se tablicama stanja sklopova (eng. truth table), koje pregledno prikazuju sve kombinacije ulaznih binarnih veliina i odgovarajuih stanja na izlazu. esto se umjesto oznaka 0 i 1 koriste oznake L (eng. low) i H (eng. high). Neke od funkcije koje mogu

66

obavljati logiki sklopovi su primjerice funkcija konjunkcije, disjunkcije ili negacije, odnosno funkcije zbajanje i mnoenja.

Slika prikazuje jednostavni strujni krug u kojemu su serijski spojene dvije sklopke, odnosno logike varijable. Struja e tei strujnim krugom samo ako su obje sklopke zatvorene. Ako su jedna ili obje sklopke otvorene, strujnim krugom nee tei struja. Takav strujni krug simbolizira logiku operaciju mnoenja, odnosno konjunkciju (AND). Strujni krug u kojem su paralelno spojene dvije sklopke predstavlja logiku operaciju zbrajanja, odnosno disjunkcije (OR). Da bi krugom tekla struja, potrebno je da su barem jedna ili obije sklopke zatvorene.

U strujni se krug moe ukljuiti vie od dvije sklopke, te analogno proiriti tablica stanja.

67

Takoer, postoje logiki sklopovi koji invertiraju, to se shematski moe prikazati strujnim krugom u kojem je troilo paralelno spojeno sa sklopkom. Kada je sklopka zatvorena, troilom ne tee struja i obrnuto. Takva se logika funkcija naziva komplementom.

68

Logika funkcija koja usporeuje meusobna stanja dvaju ulaza naziva se iskljuivo ili (eng. exclusive OR). Shematski se moe prikazati strujnim krugom kao na slici, kojim e struja tei samo ako su sklopke u meusobno razliitom poloaju, neovisno o pojedinanom poloaju pojedine sklopke.

5. Logiki sklopovi

Logike funkcije se mogu realizirati pomou digitalnih elektronikih sklopova. Kako strujna logika nije pogodna za realizaciju sloenijih logikih funkcija, uobiajeno se koristi naponska logika, pri emu su logike varijable predstavljene s dvije naponske razine. Postoje dva konvencionalna naina pridjeljivanja vrijednosti 0 i 1 naponskim vrijednostima. Pozitivnom logikom nazivamo sustav kada je pozitivnijem naponu pridjeljena vrijednost 1, a negativnijem naponu vrijednost 0. Obrnuto, kada je negativnijem naponu pridjeljena vrijednost 1, a pozitivnijem naponu vrijednost nula, govorimo o negativnoj logici. Takoer, mogue je koristiti mjeovitu logiku kod koje se primjenjuju oba sustava, jedan a ulazu u logiki sklop a drugi na ulazu. Pri

69

takvom nainu, uobiajeno je oznaiti stranu na kojoj se primjenjuje negativna logika trokutastim indikatorima. Osnovni logiki sklopovi su sklopovi AND (I), OR (ili), invertor (NE), a njihovim kombinacijama se dobivaju sloeniji sklopovi, primjerice NAND, NOR, XOR itd. U osnovi, sve se logike operacije mogu pojednostavniti na negaciju, konjunkciju i disjunkciju primjenom Booleove algebre, koja opisuje mehanizme donoenja zakljuaka odnosno funkcioniranje logikih sklopova. Sloeni logiki sklopovi prikazuju se pomou jednadbi, tablica istinitosti ili simbolikim prikazom, ovisno o potrebama, a esto se koristi i mjeoviti prikaz.

Diodni AND sklop (i) sastoji se od dviju dioda i jednog otpornika, pri emu naponi na ulazima A i B mogu poprimiti dvije vrijednosti, nisku i visoku. Ukoliko su na jednoj ili na obje diode signali na niskoj razini, kroz diode e tei struja. Ukoliko su oba ulaza na visokoj naponskoj razini, obje e diode biti iskljuene, a na izlazu e se pojaviti visoka razina napona. Ovakav sklop moe imati i vie ulaza, odnosno vie

paralelno ukljuenih dioda na ulazu sklopa.

70

Diodni OR sklop (ili) se takoer sastoji od dvije diode i jednog otpornika. Ukoliko je na ulazima A i B niski napon, i na izlazu e biti niski napon. Ukoliko je na jednom ili oba ulaza visoki napon, diode e provesti i na izlazu e se pojaviti visoki napon. Sklop se moe proiriti sa vie ulaza odnosno paralelno spojenih dioda.

Invertorski logiki sklop (NE) se praktino moe izvesti upotrebom tranzistora kao sklopke. Ako se na ulaz prikljui niski napon, tranzistor ne provodi, te je na izlazu visoki napon. Ako je na ulazu visoki napon, tranzistor ce biti u stanju zasienja a na izlazu e biti niski napon zasienja. Na taj nain se ostvaruje logiki sklop koji obavlja funkciju negacije odnosno komplementiranja.

Svaki logiki sklop se prikazuje odreenim simbolom s karakteristinim

71

oblikom, te svaki simbol prikazuje samo jednu funkciju. Osim takvih simbola, koriste se i simboli koje preporua Meunarodna elektrotehnika komisija (IEC) koji predstavljaju neslubeni meunarodni standard.

Spajanjem sklopa I sa sklopom NE dobija se NI sklop (eng. NAND). Takav sklop na izlazu daje suprotne naponske vrijednosti u odnosu na AND