1

第四章 触发器

本章的重点 : 1. 各种电路结构的触发器所具有的特点； 2. 触发器逻辑功能的分类和触发器逻辑功能的描述方法。 3. 要注意区分触发器的电路结构和逻辑功能这两个不同的概念。本章的难点 : 本章的难点在于如何讲清楚每种触发器的电路结构为什么会导致这样的动作特点，因为我们后面用到的只是这些动作特点的结论。

2

第四章 触发器第一节 概述

触发器 :(Flip-Flop) 能存储一位二进制信号的基本单元。用 FF 表示。

特点： 1. 有两个稳定状态，用 0 和 1 表示； 2. 输入信号可改变其状态，且输入信号撤消后 ,

其改变后的状态可保留下来。 分类：

按电路结构分： 基本 RSFF 、同步 FF 、主从 FF 、边沿 FF( 包括维持－阻塞 FF 、 CMOS 边沿 FF 等 ) 。其中，基本 RSFF 无时钟信号，其他均有时钟信号。

按逻辑功能分： RSFF 、 DFF 、 JKFF 、 TFF 等。学习要点： 分清触发器逻辑功能与电路结构的区别；

会画工作波形。

3

第二节 触发器的电路结构与动作特点一、基本 RS 触发器

1. 电路组成：

用与非门和或非门均可构成，这里介绍与非门构成的电路。

2. 输入信号和状态触发器的状态：用 Q 端的值表示。 Q=1,Q =0 为 1 状态，反之为 0 状态。原状态：输入信号没有改变时 , 该时刻观察到的状态 . 记为 nQ

新状态：输入信号变化后出现的状态。记为 . 也称为次态。1nQ

在分析电路原理时，要把原状态作为已知条件，即把 作为输入变量。

nQ

4

SD:Set(Direct) ，置 1 端。

RD:Reset(Direct) ，置 0 端。高电平有效

非号和输入端的园圈均表示低电平有效

5

Qn+1=1 、 Qn+1=0

3. 工作原理

1

0

0

1

不论原状态如何，都有 :

－－置 0Qn+1=0 、 Qn+1=1

1若： Qn=0, 则 Qn+1=0若： Qn=1, 则 Qn+1=1

－－置 1

－－保持

1

当两门 tPD 相同时，将产生振荡； 当两门 tPD 相异时，新状态和延迟时间有关。

－－不定

从输入信号变化起，经 2tPD 电路稳定。

0

1

1

(2) 若 和 同时变为 1 ，DRDS(1) = =1 ；1nQ1nQ

＝ ＝ 0DS DR

＝ ＝ 1DS DR

=0 、 =1DS DR

＝ 1 ， ＝ 0DS DR

6

4. 动作特点

直接控制： 输入信号直接控制输出端 Q 和 Q 的状态。

工作波形：

7

用或非门构成的基本 RSFF也可用右表描述。

5. 逻辑功能的描述

(1) 特性表

保持

置 1

清 0

不定

(2) 特性方程

11

110

10110100

DS

DR Qn

0

1

DD

nDD

n

RS

QRSQ

只需将表中的 SD 和 RD 看作是该触发器输入信号 SD 和 RD

的反变量即可。同时将表中的 1* 改为 0* 。

8

(4) 激励表（驱动表 ) 111

0101

1010

100

RDSDQn+1Qn

(3) 状态转换图

简称：状态图

10

DS DR =1=0

DS DR=1 =0

DS =1

DR = DS =DR =1

9

二、同步 RS 触发器

1. 电路结构和逻辑符号

在数字系统中，常常要求某些触发器在同一时刻动作（改变状态，也称为翻转）这就要求有同步信号，该信号称为时钟信号CP(Clock Pulse) 。

G1 和 G2 门构成基本RS 触发器。 用 G3 和 G4

两门引入时钟信号 CP 。

10

2. 工作原理CP=0 时：G3 、 G4 门均输出 1, 基本 RSFF 处在保持状态；输入信号 S 、R 变化无影响。

CP=1 时：G3 、 G4 门打开 ,此时电路就是一个基本 RSFF ，只需把输入信号 S 、 R 分别看作：

S = SD R = RD ; 注意，输入信号已无下标 D 。按上述规定，该触发器也满足基本 RSFF 的特性表、特性方程和状态图。

一定要注意，只有 CP=1 时，才能按特性表、特性方程求新状态。

11

3. 特性表、特性方程、波形图

4. 动作特点

0

1

SR

QRSQ nn

在 CP=1期间， S,R 的变化都将引起 Q端状态的变化。因此易受干扰。

CP

S

R

Q

Q

0

0

0

0

t

t

t

t

t

5. 逻辑功能特点有约束－－ SR=0 。

12

带异步置位、复位端的同步 RS 触发器（ a）电路结构 （ b）图形符号

6.带异步置 0 、置 1 端的同步 RS 触发器

注意 : 或 将触发器置位或复位应当在 CP=0 的状态下进行 ,否则在 或 返回高电平以后预置的状态不一定能保存下来。

DS___

DR___

DR___

DS___

13

D锁存器

1

D

Qn+1 = D 可用来存储一位二进制数。

其特点与同步结构的触发器相同。

例 4.2.2 已知同步 RS 触发器输入信号波形如图所示，试画出 Q和 端的电压波形 .设触发器的初始状态为 Q =0 。

__

Q

14

三、主从触发器1. 主从 RS 触发器

(1) 工作原理 用两个同步 RSFF连成主从结构。因此，该电路应具有 RSFF 的逻辑功能。

CP=1 时：

主触发器保持，此时可改变输入信号 S,R ； 从触发器工作，且 Q= 。Q

主触发器工作，

从触发器保持。保持 CP=0时得到的主触发器的状态。

CP=0 时：

0

1

SR

QRSQ nn

分析可知：主从触发器的工作是分两步走的－－在 CP上升沿开始的高电平期间，主触发器改变状态；在 CP 下降沿到来时，从触发器改变状态。显然，触发器在 CP 下降沿翻转。

15

看一下输入一个完整的 CP脉冲时电路的工作过程（设初始状态为 0 ）：

1

0

0

1

0

00 0

1

1 1

10

(2) 特点

•有约束。•在整个 CP=1期间输入信号都控制主触发器的状态；

•无直接控制，翻转分两步走；

16

(3) 特性表，时序图

17

2. 主从 JK 触发器

（ 1 ）工作原理

目的：消除约束条件；

增加翻转功能。&

&

J

KS=J Q

R=KQnn QRSQ 1

=JQ+KQ Qnn QKQJ

约束条件自动满足：

SR=JQ KQ 0

(2) 特性表，时序图，状态图 翻

转

置0

置1

保持

18

(2) 特性表，时序图，状态图

(3) 动作特点

•翻转分为两步走；

•CP=1期间，主触发器只能翻转一次。此现象称为“一次变化”。

10

J=1,K=X

J=X,K=1

J=0K=X

J=XK=0

19

例 4.2.5 的电压波形图

例 4.2.5 ：在主从 JK 触发器中，已知 CP 、J 、 K 的电压波形如图所示，试画出与之对应的输出端电压波形。设触发器的初始状态为 Q=0

注意到： 由于 Q ， Q端接回到输入门上，所以Qn=0 时主触发器只能接收置 1 的输入信号，在 Qn

=1 时主触发器只能接收置0 信号，其结果就是在 CP=1期间主触发器只可能翻转一次，一旦翻转了就不会翻回到原来的状态。

20

带异步置 0 、置 1 端的主从 JK 触发器

J

K

SD

RD

多输入端的情况：

Q

QC1S

R

1J

1K

SD

RD

&

&

1J

1K

C1

Q

Q

J1

J2

K2

K1

21

D

四、边沿触发器

（一） CMOS 边沿触发器

触发器的次态只取决于时钟信号上升沿（或下降沿）到达时刻的输入信号的状态。

1.D锁存器

CP=0 时，TG3 导通， TG4截止。接收数据。

CP=1 时，

TG3截止， TG4 导通。锁存数据。这是一个 CP=1 有效的 D锁存器。

2.D 触发器连成主从结构即可。

CP=0 时，主触发器接收数据；从触发器保持。

CP=1 时，

Q

主触发器保持；从触发器接收数据，且 Q= 。

22

因此这是一个边沿触发器。次态取决于 CP上升沿到来前 D 的值。如果主触发器有保持功能（如同步 RSFF ），它就不是边沿触发器了。

23

•D 触发器的特性表，特性方程和状态图特性表：特性方程：

Qn+1=D

状态图：

有异步输入端 SD 和 RD

的边沿 DFF ：

24

（二）维持阻塞触发器（ D 触发器）1. 工作原理

CP=0 时 触发器保持。且有：

CP上升沿时电路按 RSFF 动作。注意到上式，

因此有 Qn+1=D

研究一下 CP上升沿到来后的情况，以判断它是不是边沿触发器：（ 1 ）若原来 D=0, 则 G4=0,使得 D 变为 1 无影响；（ 2 ）若原来 D=1, 则 G4=1,但 G3=0,使得 D 改变仍无影响；

将 2 号线称为置 1 阻塞线、置 0 维持线；将 1 号线称为置 1 维持线、 3 号线称为置 0 阻塞线；

说明它是 CP上升沿翻转的边沿触发器。

RS=D = D

25

具有异步输入端和多输入端的维持阻塞 D 触发器

26

（三）利用传输延迟时间的边沿触发器CP=0 时，电路保持，例如 0 状态；CP 变为 1 后， B ， B` 两个门起作用，仍然保持；同时 J,K 的影响到达 P 和 P` 点：

P=J Q P`=K QCP 下降沿到达时：

一方面 B ， B` 门被封锁， A ， A` 门起作用；

另一方面，利用门 G3 、 G4 的延迟作用， P 和 P` 的值将维持一小段时间；

G3,G4 门的延迟时间过后， P=P`=1,但对状态无影响。

所以它是时钟下降沿翻转的边沿触发器。

在这期间，门 G1 、 G2 构成基本 RSFF, 且 P=S ,P`=R,代入 RSFF 的特性方程 Qn+1=S+RQn 有 : Qn+1=JQn+KQnQn=JQn+KQn

27

第三节 触发器的逻辑功能及其描述方法

时钟触发器：在时钟信号作用下，根据输入信号改变状态的触发器。分为：RSFF 、 JKFF 、 DFF 、 TFF 、 FF 。

T

一、触发器的逻辑功能

前三种已介绍过。下面介绍后两种。1.T 触发器

特性方程： nn QTQ 1

特性表：

状态图：

功能特点： T=0 时，保持； T=1 时，翻转。

逻辑符号： T

可用 JKFF 直接转换来：

28

特性方程： nn QQ 1

JKFF 中，当 J=K=T 时，即为 TFF 。当 T=1 时成为FFT二、触发器逻辑功能表示方法

特性表，特性方程，状态图。这里不再介绍。

触发器的逻辑功能和结构是两个不同的概念，一定要分清。

2.T` 触发器

29

三、触发器逻辑功能的相互转换1.JKFF 转换为 DFF

转换方法留给同学思考。待学完第六章后，大家自然会明白。

1

D

2.DFF 转换为 FFT 1DC1

Q

QCP

所以，任何结构的触发器都可实现各种不同的逻辑功能。如 CC4027就是用 CMOS传输门构成的 JK 触发器。

30

转换的逻辑关系请同学推导。

同样，也可用维持阻塞结构构成 JK触发器：

CC4027

31

74LS109 就是维持阻塞结构的 JK 触发器。