第 36卷 第9期

2008年 9月

华 南 理 工 大 学 学 报 (自 然 科 学 版 ) Journal of South China University of Technology

(Natural Science Edition) Vo1．36 NO．9 September 2008

文章编号：l000-565x(2o08)09—0128—04

低电压、低功耗 CMOS基准电压源的设计

蔡敏 舒俊

(华南理工大学 电子与信息学院，广东 ， 州 510640)

摘 要：为了有效降低模拟集成电路的功耗，提高工艺兼容性，文中提出了一种全 CMOS结

构的低电压、低功耗基准电压源的设计方法．该方法基于工作在亚阈值区的 MOS管，利用

AT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比．仿真结果表明：在

1．0V的电源电压下，输 出基准电压为 609mV，温度 系数为 46×10I／K，静态工作电流仅为

1．23 tzA；在 1．0～5．0V的电源电压变化范围内，电压灵敏度为130 V／V，低频电源电压抑制

比为74．0dB．由于使用了无寄生双极型晶体管的全 CMOS结构，该电路具有良好的CMOS

工艺兼容性．

关键词：基准电压源；功耗；电源电压抑制比；亚阂值

中图分类号：TN432 文献标识码：A

近年来，随着各种便携式电子产品，如手机、笔

记本电脑、数码相机、移动音／视频产品、医疗设备等

的广泛应用和发展，如何降低功耗、延长基于电池供

电产品的使用时间已成为产品设计首要考虑的问题

之一．因此，作为集成电路中的关键模块，基准电压

源必须满足低电压、低功耗和高稳定性的要求．目

前，有很多电路(如带隙电压源 。。 、基于工作在亚

阈值区的 CMOS的电压源 等)都可以满足这个

要求，但带隙电压源需要用到寄生双极型晶体管，其

工艺复杂度和成本都比较高．

为此，文中提出了一种结构简单的 CMOS基准

电压源电路，该 电路使用 由与绝对温度成正 比

(PTAT)的电流源和微功耗运算放大器构成的负反

馈系统，提高了电源电压抑制比(PSRR)，具有低工

作电压、低功耗的特点，可采用标准 CMOS工艺技术

制造，适用于温度、电源电压波动较大的低电压、低

功耗应用中．

1 设计原理

1．1 工作在亚阈值区MOS管的 温度特性

当MOS管工作在亚阈值区时，其漏电流 ，。可

表示为

( )[ -exp(一 V DS

，呻 唧( ) ㈩ 式中： V。 和 、 分别为 MOS管的栅源电压、漏

源电压和阈值电压；V =kT／q为热电压，k为波耳兹

曼常数， 为绝对温度，q为电子电荷；n为亚阈值斜

率因子；S=W／L为 MOS管的沟道宽长比；，Do为特

征电流．通常情况下由于 V。 >4V ，因此 ，。可以用

式(1)右边的近似结果表尔．

对式 (1)变形可得

( n ) (2) 由于 MOS管工作在亚阈值区时，1O《，D。S，因此由式

(2)可知 随温度的升高而减小，即具有负的温度

系数．

根据文献[4]中的推导，当 MOS管工作在亚阈

值区时， 、 ， 及温度 71的函数关系为

耻 )+VOFF A．- ×

[Vc (To)一VT。。( )一Vo ] 1 (3)

收稿日期：2007—09—19

作者简介：蔡敏(1955一)，男，教授，博士生导师，主要从事集成电路设计与系统集成研究．E-mail：admincai@scut·edu．c“

第 9期 蔡敏 等：低电压、低功耗 CMOS基准电压源的设计 l29

其中， 为BSIM3V3模型中的修正常数项 ．假

定 n(T)基本不随温度而变化，即n(T)兰n(To)，又

VT (T)=VTH(To)+K ( 一1)，可得 ：

， 、

s( ) VGs(To)+KG l 一1 l (4) 、 0 ，

式中：KG Kr+Vcs(To)一VTH(To)一 FF；Kr为阈

值电压的温度系数．这里 一般为负值，因此，从

式(4)中可以看出， 。随着温度的升高呈线性减小，

即具有负的温度系数．

1．2 基准电压产生原理

文中提出的基准电压源的基本工作原理如图 1

所示．由前面的分析可知，将 MOS管偏置在亚阈值

区时， 具有负温度系数 K ／To，而热电压 具有

正的温度系数 k／q，将 乘以系数 Ot并与 相加

可得输出电压为

VREF=Vcs+aVr (5)

因此，可以通过调整系数 的值使 在特定温度

下的温度系数为0．由于在给定温度下 由MOS

管的偏置电流确定，因此只要能提供一个受电源电

压变化影响很小的稳定偏置电流，那么输出基准电

压 将具有很高的电源电压抑制比．

图l 基准电压源的工作原理

Fig．1 Principle of voltage reference

2 电路 结构

2．1 传统 AT电流源

由式(5)可知，为了产生具有正温度系数的电

压aV ，可以利用 AT的电流流过电阻形成压降来

实现．图2所示是在 CMOS基准电压源中普遍采用

的传统 AT电流源电路图[n-5,s]．这是一个自偏置

电路，通过选择合适的 值可以使 MN1和 MN2工

作在亚阈值区，并得到支路电流 J：

Ipl= nVr

·n( ) (6) 式中：s 和 SMN2分别为 MN1和 MN2的沟道宽长

比．由于文 中采用的是 CMOS双阱工艺，把各个

MOS管的源极和体相连接，因此可以忽略 MN2由

于体效应而产生的阈值电压变化．

从式(6)可以看出，如果不考虑 的温度系数，

电流，P，与热电压 呈线性关系，具有正温度系数，

而与电源电压无关．实际上，随着 。的升高，MOS管

MP1、MP2的源漏电压升高且不相等，在沟道长度调

制效应的作用下，，P 随 。升高而增大，这种现象在

沟道长度较短的深亚微米工艺中表现得更为明显，

从而使 ， 的电源电压抑制能力更低．

图 2 传统 AT电流源的电路图

Fig．2 Circuit of conventional AT current source

2．2 具有高PSRR的 AT电流源

为了克服传统 PTAT电流源电源电压抑制能力

较低的缺点，文中对图2所示电路结构进行了改进，

结果如图 3所示．其中在 MN1和 MN2的上方分别

串人 MN3和 MN4，并将 MP1、MP2的漏端 、 连接

由MN5、MN6、MN7、MP3和 MP4构成的运算放大器

的输人端．当电源电压升高时，A、B两点电位均升

高，但 曰点电位上升速度远大于 A点，使得运算放

大器的输出电压上升，流过 MP1、MP2的电流减小，

形成深度负反馈使电流稳定，从而产生具有较高电

源电压抑制能力的 PTAT电流．

图3 具有高 PSRR的 PI’AT电流源电路图

Fig．3 Circuit of n T current source with high PSRR

图4给出了传统 PTAT电流源产生的 frrAT电

流 ，P 与具有高 PSRR的 AT电流源产生的 PTAT

电流，P2同电源电压关系的仿真结果．从图4中可以

130 华 南 理 工 大 学 学 报 (自然 科 学 版) 第 36卷

发现，在相同的电源电压变化范围内，， 随 升高

而明显增大，Ip2则非常稳定，具有较高的电源电压

抑制能力．

《

：

寸

00 0．5 1 0 l 5 2 O 2 5 3 0

D／V

图4 ，P 、 与 的关系曲线

Fig．4 Relationship eu~es of l and versus Vl1D

具有高 PSRR的 AT电流源与传统 PTAT电

流源相比，主要变化在于增加了一个运算放大器，这

使得电流源的功耗随之增加．为了降低功耗，文中采

用文献[9]中的微功耗运算放大器设计方法，通过

选择合适的宽长比将 MN5、MN6偏置在亚阈值区，

使得整个运算放大器消耗的静态电流不超过 1 A．

为了保证由运算放大器构成的负反馈环路的稳

定性，应在运算放大器输出端添加补偿电容 C ．对

于反馈系数口=1的情况，环路的增益带宽积为

∞GBw：gm,MN5／(C。+C ) (7)

式中：C 为运算放大器输出端寄生电容的总和．为

保证反馈环路相位裕度大于45。，应选择合适的 C．．

值使 。 w小于环路中的其它极点值．

2．3 基准电压源电路结构

文中设计的基准电压源电路的整体结构如图5

所示．从图5中可以看出，该电路分为 3个主要部

分：PTAT电流源、电压求和电路和启动电路．

启动电路： FIAT电流源 rgnd 电压求和电路

图5 基准电压源电路的整体结构

Fig．5 Whole structure of voltage reference circuit

如图5所示，由 PTAT电流源产生的电流 ，P2通

过电流镜成比例复制为 ，P5．根据式(6)可得

百nVr SMp~ n( ) (8)

确定电流 大小后，应为 MN8选择合适的沟

道宽长比，以保证 能将 MN8偏置在亚阈值区．由

于 大小并不恒定，而是随温度而变化，根据式(2)

可知，由，P5偏置而得到的 ． 并非完全与温度成

反比，但由于偏置电流， 位于对数项内，且其值远小

于，D。．s，因而在实际应用中，可以忽略这种微小误差．

流过电阻尺 形成压降并与 MN8的栅源电压相

加，产生输出电压 因此输出基准电压可表示为

VREF= s M 8+ (9)

一 鲁 ( ) c ， 将式(4)代入式(9)中，解偏导方程 a 邛／OT=0，可得

K(

一 一丽 式(11)就是当温度 T=To时温度系数为零所需满

足的条件，此时的 OL值可以根据式(10)调节相应

MOS管的宽长比及电阻阻值等参数来实现．

由于 AT电流源有两个平衡工作点，即零点

和正常工作点，因此，需要启动电路使电路能在上电

过程中脱离零点而稳定工作．启动电路由MS1、MS2

和电容 c 构成．上电后，MS1开启，对 MN1、MN2栅

极充电，使电流源进入正常工作状态；同时，MS2开

启，对电容 c 充电，使 MS1因栅极电位升高而关闭，

达到稳态后，启动电路停止工作而不消耗额外功耗．

3 仿真结果

文中所设计的电路采用和舰 0．18 m双阱

CMOS工艺实现．图6给出了1Tr、ss、FF三种工艺角

下基准电压 与温度的关系曲线，在233～393K的

温度范围内，温度系数大约为46×10～／K．基准电压

与电源电压的关系曲线如图7所示，可以看出，在 。

降低到0．9V时，电路仍能正常工作，且输出基准电压

具有很低的直流电源电压灵敏度，约为1 30 pN／V．

图6 VREF与温度的关系曲线

Fig．6 Relationship curves of VREF versus temperature

图8是基准电压源的 PSRR仿真曲线．从图 8

中可以知道，在低于 2 kHz的噪声频率内，PSRR可

达到74．OdB；要提高高频区的PSRR，可以通过增大

第9期 蔡敏 等：低电压、低功耗 CMOS基准电压源的设计 131

输出端的滤波电容 C。来实现．

∞ 勺

∽

图7 VREF与 的关系曲线

Fig．7 Relationship curve of VREF versus VDD

l厂／Hz

图 8 基准电压源的PSRR仿真结果

Fig．8 Simulation result of PSRR for voltage reference

4 结论

文中设计了一种低电压、低功耗 CMOS基准电

压源．在 1．0V的电源电压下，该电路输出基准电压

为609mV，温度系数为46×10。。。／K，静态工作电流

仅为1．23 A．在 1．0～5．0 V的电源电压变化范围

内，电压灵敏度为 130IxV／V，低频 PSRR为74．0dB．

该电路为全 CMOS电路，不需要用到寄生双极型晶

体管，具有良好的CMOS工艺兼容性．

参考文献：

『11 Tzanateas G，Salama C A T，Tsividis Y P．A CMOS

bandgap voltage reference[J]．IEEE Journal of Solid—

State Circuits，1979，14(3)：655—657．

[2] Vittoz E A，Neyroud O．A low—voltage CMOS bandgap re

ferenee『J]．IEEE Journal of Solid—State Circuits，1979，

14(3)：573—577．

『3] Banba H，Shiga H，Umezawa A，et a1．A CMOS bandgap

reference circuit with sub一1一V operation[J]．IEEE Jour—

nal of Solid—State Circuits，1999，34(5)：670—674．

『4] Giustolisi G，Palumbo G，Criseione M，et a1．A low—voltage

low—Dower voltage refe-rence based on subthreshold MOS—

FETs J]．IEEE Journal of Solid—State Circuits，2003，38

(1)：15t一154．

[5] Naro G D，Lombardo G，Paolino C，et a1．A low·power fully—

mosfet voltage reference generator for 90 nm CMOS tech—

nology[c]／／Proc of International Conf on IC Design＆

Technology．Padova：IEEE，2006：1—4．

[6] Allen P E，Holberg D R．CMOS analog circuit design [M]．

2nd ed．Oxford：Oxford University Press，2002：97—99．

[7] Cheng Y，Hu C．MOSFET modeling&BSIM3 user's guide

『M]．New York：Kluwer，1999．

『8] Baker R Jacob，Li Harry W，Boyce David E．CMOS circuit

design，layout，and simulation[M]．New York：John Wi—

ley& Sons．1998．

[9] Pimentel J，Salazar F，Pacheco M，et a1．Very—low power

analog cells in CMOS[c]∥Proc of the 43rd IEEE Mid—

west Symposium on Circuits System．Michigan：IEEE，

2000：328—331．

[10] Gray P R，Hurst P J，Lewis S H，et a1．Analysis and de—

sign of analog integrated circuits[M]．New York：John

Wiley＆ Sons，2001：652—656．

Design of CM OS Voltage Reference for Low Voltage

and Low Power Consumption

Cai Min Shu Jun

(School of Electronic and Information Engineering，South China University of Technology，Guangzhou 510640，Guangdong，China)

Abstract：In order to effectively decrease the power consumption of analog integrated circuits and improve the tech

nology compatibility，a design method of low-voltage low—power consumption voltage reference with fully CMOS con—

figuration is presented based on the MOS transistors in sub—threshold region．In this method，the negative feedback

system constructed by the AT current source and the micropower operation amplifier is employed to improve the

power—supply rejection ratio(PSRR)．Simulated results demonstrate that，with a power supply voltage of 1．0 V， the circuit exhibits an output voltage of 609 mV

． a temperature coefficient of 46×1 0一／K and a total power supply

current of 1．23 A，that when the supply voltage ranges from 1． OV to 5．0V，the power supply is of a voltage sensi．

tivity of 1 30 pN／V and a low—frequency PSRR of 74．0 dB， and that the proposed circuit has good compatibilitv for

CMOS technology due to the adopted full CMOS construction without parasitic bipolar iuncti0n transistors．

Key words：voltage reference；power consumption；power．supply re ection ratio；sub—thresh0ld