第9章存储器与可编程逻辑器件

第9章

存储器与可编程逻辑器件

第第 99 章存储器与可编程逻辑器件章存储器与可编程逻辑器件第第 99 章存储器与可编程逻辑器件章存储器与可编程逻辑器件

主要内容：

9.1 只读存储器

9.2 随机存取存储器

9.3 可编程逻辑器件

第9章


目的和要求：

1 、掌握只读存储器的原理和分析；

2 、重点掌握 ROM 的原理和应用；

3 、掌握随机存储存储器的原理和应用；

4 、重点掌握 RAM 原理及其应用；

5 、掌握可编程逻辑器件原理及其应用；

6 、重点掌握 PLD 器的原理和应用。

第9章


9.1 只读存储器只读存储器

ROM的分类掩膜 ROM ：不能改写。PROM ：只能改写一次。EPROM ：可以改写多次。

存储器的分类RAM ：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。

ROM ：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。

第9章


9.1.1 ROM 的结构的结构

数据输出

…

位线（数据线）

A0

A1

An-1

W0

W1

WN-1

…

DM-1… D1 D0

地址输入

字线（选择线）

……

地址译码器

存储矩阵

读出电路

N×M

数据输出存储容量＝字线数 × 位线数＝ N×M（位）

存储单元地址

第9章


9.1.2 ROM 的工作原理的工作原理

1

1

读出电路

位线A0

A1

W0

W1

W2

W3

D3 D2 D1 D0

地址输入

字线

数据输出

+U

地址译码器存储矩阵

二极管与门阵列

二极管或门阵列

第9章


1

1

A1

A0

W0

W1

W2

W3

&

&

&

&

D3 D2 D1 D0

≥ 1 ≥ 1 ≥ 1 ≥ 1

0101310

0101201

0101013212

0101103

AAAAWWD

AAAAWWD

AAAAAAWWWD

AAAAWWD

010 AAW

011 AAW

012 AAW

013 AAW

第9章


结合电路图及上表可以看出，接有二极管的交叉点存 1 ，末接二极管的交叉点存 0 。存储单元是存 1 还是存 0 ，完全取决于只读存储器的存储需要，设计和制造时已完全确定，不能改变；而且信息存入后，即使断开电源，所存信息也不会消失。所以，只读存储器又称为固定存储器。

存储内容

第9章


D3 D2 D1 D0

W0= A1 A0

W1= A1 A0

W2= A1 A0

W3= A1 A0

地址译码器

A1

A0

ROM的阵列图

第9章


W0

W1

W2

W3

D3 D2 D1 D0

+UCC

接有三极管的交叉点存 1 ，末接三极管的交叉点存 0 。

第9章


W0

W1

W2

W3

D3 D2 D1 D0

+UCC

1 1 1 1

负载管

接有场效应管的交叉点存 1 ，末接场效应管的交叉点存 0 。

第9章


字线

位线

熔断丝

EPROMEPROM的存储单的存储单元元

第9章


9.1.3 ROM 的应用的应用

1、用 ROM实现组合逻辑函数

CBACBCAY

CBBCABY

BCACABY

BAY

4

3

2

1

例用 ROM 实现下列一组逻辑函数。

解

（ 1 ）列真值表

第9章


Y1 Y2 Y3 Y4

W0= ABC

W1= ABC

W2= ABC

W3= ABC

W4= ABC

W5= ABC

W6= ABC

W7= ABC

地址译码器

A

B

C

（ 2 ）选择合适的 ROM ，对照真值表画出逻辑函数的阵列图。

第9章


2、用 ROM作函数运算表

用 ROM 构成能实现函数 y＝ x2 的运算表电路。例

设 x 的取值范围为 0 ～ 15 的正整数，则对应的是 4 位二进制正整数，用 B＝ B3B2B1B0 表示。根据 y＝ x2 可算出 y 的最大值是 152 ＝ 225 ，可以用 8 位二进制数 Y＝ Y7Y6Y5Y4Y3Y2Y1Y0

表示。由此可列出 Y＝ B2即 y＝ x2 的真值表。

第9章


真值表

第9章


0000000100100011010001010110011110001001101010111100110111101111

Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

地址译码器

B3

B2

B1

B0

W0

W1W2W3

W4W5W6

W7W8W9

W10W11W12

W13W14W15

阵列图

第9章


3、用 ROM作字符发生器电路

用 ROM存储字符 Z

第9章


9.2 随机存取存储器随机存取存储器

RAM 是由许许多多的基本寄存器组合起来构成的大规模集成电路。 RAM 中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做个数（位数）的乘积，叫做 RAMRAM 的容量的容量。按照 RAM 中寄存器位数的不同， RAM 有多字 1 位和多字多位两种结构形式。在多字 1 位结构中，每个寄存器都只有 1 位，例如一个容量为 1024×1 位的 RAM ，就是一个有 1024 个 1 位寄存器的 RAM 。多字多位结构中，每个寄存器都有多位，例如一个容量为 256×4位的 RAM ，就是一个有 256 个 4 位寄存器的 RAM。

9.2.1 RAM 的结构

第9章


由大量寄存器构成的矩阵

用以决定访问哪个字单元

用以决定芯片是否工作

用以决定对被选中的单元

是读还是写读出及写入数据的通道

第9章


X0

X1

X2

X31

8根列选择线 Y0 Y1 　　 … 　　 Y7

32根行选择线

…

容量为 256×4 RAM 的存储矩阵存储单元

1024 个存储单元排成32 行 ×32 列的矩阵

每根行选择线选择一行

每根列选择线选择一个字列

Y1＝ 1， X2＝ 1 ，位于 X2和 Y1 交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。

第9章


地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。

256×4 RAM 存储矩阵中， 256 个字需要 8 位地址码 A7～ A0 。其中高3位 A7～ A5 用于列译码输入，低 5位 A4～ A0 用于行译码输入。 A7

～ A0=00100010 时， Y1=1、 X2=1 ，选中 X2和 Y1 交叉的字单元。

0

0

0

1

0

0 0 1

第9章


24 23 22 21 20 19 18 17 16 15 14 13

6116

1 2 3 4 5 6 7 8 9 10 11 12

A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND

VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3

集成 2kB×8 位 RAM6116

写入控制端片选端输出使能端

第9章


9.2.2 9.2.2 RAMRAM 容量的扩展容量的扩展

I/O

1024× 1RAM(0)

A0 A1 … A9 R/W CS

I/O0 I/O1

I/O

1024× 1RAM(7)

A0 A1 … A9 R/W CS

I/O7…

…

…

A0A1

A9R/WCS

I/O

1024× 1RAM(1)

A0 A1 … A9 R/W CS

位位扩扩展展

将地址线、读／写线和片选线对应地并联在一起

输入／输出（ I/O ）分开使用作为字的各个位线

第9章


A0A1

A9R/WA10A11A12

I/O0

I/O1

I/O3

…

…

…

…

I/O2

I/O0 I/O1 I/O2 I/O3

1k× 4RAM(7)

A0 A1 … A9 R/W CS

I/O0 I/O1 I/O2 I/O3

1k× 4RAM(1)

A0 A1 … A9 R/W CS

I/O0 I/O1 I/O2 I/O3

1k× 4RAM(0)

A0 A1 … A9 R/W CS

Y0Y1Y2Y3Y4Y5Y6 Y7

3线-8线译码器A0 A1 A2

字扩展字扩展输入／输出（ I/O ）线并联

要增加的地址线 A10～ A12

与译码器的输入相连，译码器的输出分别接至8片 RAM 的片选控制端

第9章


9.3 可编程逻辑器件可编程逻辑器件9.3.1 PLD的基本结构的基本结构

1 & ≥ 1

A B C D A B C D

Y=A·C·D Y=A+B+CA

AA × ×

(a) 缓冲器画法 (b) 与门画法 (c) 或门画法

PLD的基本结构

门电路的简化画法

第9章


9.3.2 PLD 分类

第9章


1、用 PROM实现组合逻辑函数

9.3.3 9.3.3 PLDPLD 应用应用

例用 PROM 实现下列一组函数

ABCCABBCACBAY

ADACDCADABY

ACCBBAY

ABCDDABCABBAY

4

3

2

1

第9章


真值表

第9章


阵列图

Y1 Y2 Y3 Y4

0000 W0

0001 W1

0010 W2

0011 W3

0100 W4

0101 W5

0110 W6

0111 W7

1000 W8

1001 W9

1010 W10

1011 W11

1100 W12

1101 W13

1110 W14

1111 W15

地址译码器

A

B

C

D

第9章


用 PLA实现逻辑函数的基本原理是基于函数的最简与或表达式

例用 PLA 实现下列一组函数

2 、用 PLA 实现组合逻辑函数

ABCCABBCACBAY

ADACDCADABY

ACCBBAY

ABCDDABCABBAY

4

3

2

1

第9章


化简

CAABY

ADACABY

ACBY

AY

4

3

2

1

阵列图

1 1 1

A B C D

1

Y1 Y2 Y3 Y4

P1

P2

P3

P4

P5

P6

第9章


本章小结本章小结 (1) 半导体存储器是现代数字系统尤其是计算机中的重要组成部分，有只读存储器 (ROM) 和随机存取存储器 (RAM) 两大类，当前主要是用 MOS 工艺制造的大规模集成电路。存储器的存储容量用存储的二进制数的字数与每个字的位数的乘积来表示。存储器容量的扩展有位数的扩展和字数的扩展两种方式，通过扩展位数和字数，可以组成大容量的存储器。 (2)ROM 是一种非易失性的存储器。由于信息写入方式的不同， ROM 可分为 MROM、 PROM、 EPROM、 EEPROM 。从逻辑电路构成的角度来看， ROM 是由与门阵列 ( 地址译码器 ) 和或门阵列 ( 存储矩阵 ) 构成的组合逻辑电路。因此，可用 ROM 来实现各种组合逻辑函数，也可用 ROM 来构成各种函数运算表电路或各种字符发生电路。

第9章


(3)RAM 是一种时序逻辑电路，具有记忆功能。 RAM 内存储的信息会因断电而消失，因而是一种易失性的存储器。 RAM 有SRAM和 DRAM 两种类型， SRAM 用触发器记忆数据， DRAM靠MOS 管栅极电容存储信息。因此，在不停电的情况下， SRAM的信息可以长久保持，而 DRAM 则必须定期刷新。 (4)PLD 是近期发展起来的新型大规模数字集成电路。 PLD 的最大特点是用户可以通过编程来设定其逻辑功能，因而 PLD比通用的集成电路具有更大的灵活性，特别适合于新产品的开发。目前已开发出来的 PLD 器件及其开发系统种类很多，结构及性能各异。系统开发时，要根据所设计的目标选择合适的 PLD 器件及适当的开发系统来完成 PLD 的设计工作。

第9章


本章作业本章作业

习题九　 9-1 、 3 、 4 、 9

第9章 存储器与可编程逻辑器件

Documents

第9章存储器与可编程逻辑器件