半導体工学 11第7回目/ OKM

MOSFETMOSFETの動作原理の動作原理

・しきい電圧（・しきい電圧（VVTHTH))と制御と制御・・EE型と型とDD型型・０次近似によるドレイン電流解析・０次近似によるドレイン電流解析

半導体工学 22第7回目/ OKM

電子のエネルギーバンド図での考察

価電子帯

Ec

EvEF

Ei

伝導帯

金属(M)

酸化膜(O)

シリコン(S) 電子

エネルギー

理想MOS構造の仮定： ・シリコンと金属の仕事関数が等しい。・界面を含む酸化膜中に余分な電荷がない。

熱平衡でフラットバンド

金属(M)

酸化膜(O)

シリコン(S)

qVG

ゲートに正電圧

半導体工学 33第7回目/ OKM

表面電位と表面キャリア密度

金属(M)

酸化膜(O)

シリコン(S)

qVG

Ec

EvEFEi

qφs

qφp

バルク(bulk)領域の正孔密度：(4-14）式

表面電位：

表面正孔密度→表面電位のボルツマン因子だけ減少

表面電子密度→表面電位のボルツマン因子だけ増加

⎟⎠⎞

⎜⎝⎛−=

kTqNp sAs

φexp

⎟⎟⎠

⎞⎜⎜⎝

⎛=⎟⎟

⎠

⎞⎜⎜⎝

⎛ −==

kTq

nkT

EEnNp pi

FipiAp

φexpexp0

φs > 0

⎟⎠⎞

⎜⎝⎛=

kTq

Nnn s

A

is

φexp2

半導体表面は空乏

半導体工学 44第7回目/ OKM

p型表面の伝導型がnに反転

qVG

Ec

EvEFEi

qφs

qφp

qVTH

Ec

EvEFEi

qφs = 2qφp

qφp

半導体表面は真性

EF

がEi

に一致

qφp

p型表面がnに反転

ゲート電圧をさらに増やしていくと

qVOX

禁制帯中央から見てEFの位置がバルクと表面とで正反対！

dOX

半導体工学 55第7回目/ OKM

理想MOS構造のしきい電圧

半導体工学 66第7回目/ OKM

VGS

空乏層電荷 (QSC)アクセプタ

ある程度，表面に電子が溜まると電界は遮蔽され，Ｃが一定になる

QC = COX (VGS-VTH)• Q=QSC+QC

チャネル電荷 (QC)伝導電子

Cは空乏層の伸びにより減少

VTH

しきい電圧 (threshold voltage)

半導体工学 77第7回目/ OKM

しきい電圧 (VTH)

n-MOS の場合

– ゲート電圧を上げていったときに，表面電子密度が増

加し，バルク正孔密度に等

しくなったときの値．

– 仕事関数の小さなゲート電極材料によりマイナス側に

シフト．

VGS

チャネル電荷 (QC)

⇒ ソース・ドレイン間のコンダクタンス

VTH

ドナーなど，プラスのイオンをドーピングすることで，マイナス側にシフトできる

半導体工学 88第7回目/ OKM

MOSFETはしきい電圧のコントロールが可能

エンハンスメント型

Enhancement 型normally off 型ともいう

デプレション型

Depletion 型normally on 型ともいう

Siバイポーラ

立上がり電圧がしきい電圧．

約0.7 Vのnormally off 型のみ．VGS

IDS

VTH

ED

0

⇒ 出力電流

⇒入力電圧

半導体工学 99第7回目/ OKM

ゲート材料としきい電圧

ゲート金属の仕事関数

大 小

Ec

Ev

poly p-SiGate

p-Si ポリシリコンゲート

NMOS PMOS

Ec

Ev

poly n-SiGate

n-Si

半導体工学 1010第7回目/ OKM

酸化膜中電荷によるVTHシフト

Na+

Na+

Na+

Na+

Na+

Na+

Na+Na+

Na+ Na+

酸化膜中にNaやKなどの陽イオンが汚染混入

→ 電圧をかけなくても電子が表面に。

→ VTHは負側にシフト

フローティングゲートに電子を注入・蓄積

→ 電子は表面に行き難く→ VTHは正側にシフトEPROM等（フラッシュメモリ）

半導体工学 1111第7回目/ OKM

チャネルドープとしきい電圧

半導体工学 1212第7回目/ OKM

G

sub

D

S

G

sub

D

S

G

sub

D

S

G

sub

D

S

IDS

VDS

VGS

IDS

VDS

VGS

IDSS

VGS

IDSS

VGS

VGS

IDSS

VGS

IDSS

IDS

VDS

VGS

IDS

VDS

VGS

MOSFETを4種類に大別（しきい電圧の絶対値を 2V として例示）

nMOS (E) nMOS (D) pMOS (E) pMOS (D)

伝達特性

出力特性

回路記号

+5 V

+4 V+3 V

< 2 V

+1 V

0 V- 1 V

< - 2 V

- 5 V

- 4 V- 3 V

> - 2 V

- 1 V

0 V+1 V

> +1 V

半導体デバイス工学 11第8回目/ OKM

MOSFETMOSFET（つづき２）（つづき２）

・０次近似によるドレイン電流解析・０次近似によるドレイン電流解析

・ピンチオフと傾斜チャネル近似・ピンチオフと傾斜チャネル近似

・等価回路・等価回路

半導体工学 1313第7回目/ OKM

チャネルコンダクタンス

チャネルに誘導される伝導電荷

（単位面積当たり）

チャネル電荷分布が，ドレイン印加電圧に影響さ

れなければ・・

QCWL

QCWL

QC = COX VGS − VTH( )

半導体工学 1414第7回目/ OKM

ドレイン電流を求めよう

QCWL

QCWL

QCWL =εOXε0WL

dOXVGS − VTH( ) tC =

LvC

の電荷が

IDS =QCWL

tC=

εOXε0μ ndOX

WL

⎛ ⎝ ⎜

⎞ ⎠ ⎟ VGS − VTH( )VDS

秒かかって走行．

tC =

Lμ nE

=L

μ n (VDS /L)=

L2

μ nVDS

半導体工学 1515第7回目/ OKM

線形領域の特性と利得係数

( ) ( ) DSTHGSDSTHGSOX

nOX

C

CDS VVVVVVL

Wdt

WLQI −=−⎟

⎠⎞

⎜⎝⎛== 0 β

μεε

利得係数（gain）

IDS

VDSVGS < VTH

VGS － VTH に比例して増加

半導体デバイス工学 44第8回目/ OKM

MOSFETの出力静特性

0 V 0 V+5 V

0 V

チャネル

5 V 5 V

ソース ゲート ドレイン（a）

IDS =QCWL

tC=

εOXε0μ ndOX

WL

⎛ ⎝ ⎜

⎞ ⎠ ⎟ VGS − VTH( )VDS

n-MOSVTH = +2 V

+3 V+1 V VDS

IDSVGS = +5 V

VGS = +3 V

半導体デバイス工学 55第8回目/ OKM

MOSFETの出力静特性

0 V +5 V +1 V

0 V

空乏層

4 V

（b）

VDS が0のときに同じ

1V分は空乏層に逆バイアス

n-MOSVTH = +2 V

+3 V+1 V VDS

IDS VGS = +5 V

VGS = +3 V

半導体デバイス工学 66第8回目/ OKM

0 V +5 V +3 V

0 V

ピンチオフ

2 V

（c）

ピンチオフ電圧 VP

ゲートとドレインの電圧差

が 2 V !

しきい電圧に等しい VGS − VDS = VTH

VDS = VGS − VTH ≡ VP

n-MOSVTH = +2 V

+3 V+1 V VDS

IDSVGS = +5 V

VGS = +3 V

半導体デバイス工学 77第8回目/ OKM

傾斜チャネル近似Gradual channel approximation

0 V V GS

0 V空乏層

V DS

z

0 L

V C (z )

( )THCGSOXC VzVVzWCzWzQ −−⋅⋅= )(dd)(

IDS (z) = QC (z)μ n∂VC (z )

∂z= const.

IDS =1L

I DS(z )dz0L∫

=1L

QC (z)μ n ∂VC (z ) /∂z( )dz0L∫

=μ nεOXε0

dOX

WL

⎛ ⎝ ⎜

⎞ ⎠ ⎟ VGS − VC − VTH( )dVC0

VDS∫

=μ nεOXε0

dOX

WL

⎛ ⎝ ⎜

⎞ ⎠ ⎟ VGS − VTH( )VDS −

VDS2

2

⎡

⎣ ⎢ ⎢

⎤

⎦ ⎥ ⎥

半導体デバイス工学 88第8回目/ OKM

基板バイアス効果

半導体デバイス工学 99第8回目/ OKM

線形領域と飽和領域

線形領域のドレイン電流

利得係数 β, プロセス係数 KP

飽和電流値 IDSS

IDS =μ nεOXε0

dOX

WL

⎛ ⎝ ⎜

⎞ ⎠ ⎟ VGS − VTH( )VDS −

VDS2

2

⎡

⎣ ⎢ ⎢

⎤

⎦ ⎥ ⎥

= β VGS − VTH( )VDS −VDS

2

2

⎡

⎣ ⎢ ⎢

⎤

⎦ ⎥ ⎥

β ≡μ nεOXε0

dOX

WL

⎛ ⎝ ⎜

⎞ ⎠ ⎟ ≡ K P

WL

⎛ ⎝ ⎜

⎞ ⎠ ⎟

IDSS =12

β VGS − VTH( )2

=12

βVP2

IDS

VDS0

線形領域

飽和領域IDSS

VP = VGS − VTH

半導体デバイス工学 1010第8回目/ OKM

ピンチオフ電圧以上で飽和する理由

0 V +5 V +3 V

0 V

ピンチオフ

2 V

チャネルの抵抗

小 大

VC(z)

L0

+3 V

VC (z) = VP 1− 1−zL

⎛

⎝ ⎜

⎞

⎠ ⎟

Ez (z) = −∂VC (z )

∂z= −

VP2L

1−zL

⎛ ⎝ ⎜

⎞ ⎠ ⎟ −1

QC (z)dz = COXVP 1−zL

IDSS = β VGS − VC − VTH( )dVC0VC∫

半導体デバイス工学 1111第8回目/ OKM

高耐圧MOSFETの工夫

ドレイン付近の電界集中を避ける．

半導体デバイス工学 1212第8回目/ OKM

小信号パラメータ

ドレインコンダクタンス

伝達コンダクタンス

gD 0 ≡∂ IDS∂VDS VDS → 0

= β VP = β (VGS −VTH )

gDS ≡∂IDS∂VDS VDS >VP

=∂IDSS∂VDS

= 0

線形領域：

飽和領域：

gm ≡∂ IDS∂VGS

= β VDS

gm ≡∂IDSS∂VDS

= β VP

線形領域：

飽和領域：

IDS = β VGS −VTH( )VDS −VDS

2

2⎡

⎣ ⎢ ⎤

⎦ ⎥

半導体デバイス工学 1313第8回目/ OKM

ゲートキャパシタンス

遮断領域 線形領域 飽和領域

COX WL

S G D

sub

S G D S G D

sub sub

COX WL2

COX WL2

COX WL23

半導体デバイス工学 1414第8回目/ OKM

チャネル長変調

半導体デバイス工学 1515第8回目/ OKM

等価回路と遮断周波数 fT

G D

S

C GS g mv GSv GS

i G i D

CGS =23

COXWL gm =12

β VP

G D

S

C GS

C GD

g mv GSg Dv GS

i G i D

電流利得

電圧利得

遮断周波数＝利得帯域幅積