專利分析期末報告晶圓代工廠之專利品質分析 ·...

專利分析期末報告

晶圓代工廠之專利品質分析

Focusing on MOS Transistor Device

指導教授：張瑞芬教授

第七組：林家銘 9934811

江秀月 100036513

吳林善 101034466

中華民國 102 年 6 月 13 日

目錄

第一節緒論................................................................................................................ 3

1.1 分析背景與動機 ........................................................................................... 3

1.2 研究目的 ....................................................................................................... 4

1.3 半導體元件與製造之基本知識 ................................................................... 5

第二節專利檢索與專利選擇.................................................................................... 8

2.1 檢索範圍與策略 ........................................................................................... 8

2.2 檢索次數與檢索字串結構 ........................................................................... 9

2.3 檢索結果與專利選擇範圍 ......................................................................... 10

2.4 專利品質的分析標的選擇 ......................................................................... 10

第三節關鍵字分類.................................................................................................. 13

3.1 關鍵字處理 ................................................................................................. 13

3.3 關鍵字分類 ................................................................................................. 13

第四節專利文件分群與分類.................................................................................. 17

4.1 依關鍵字分類執行專利文件分群 ............................................................. 17

4.2 依分群結果做專利文件分類 ..................................................................... 18

第五節專利品質分析.............................................................................................. 20

5.1 專利品質指標選擇 ..................................................................................... 20

5.2 依專利品質指標執行主成份分析 ............................................................. 21

5.3 專利文件品質權重 ..................................................................................... 23

5.4 依晶圓代工廠的專利品質分析 ................................................................. 25

5.5 依製程開發階段的專利品質分析 ............................................................. 25

第六節結論.............................................................................................................. 26

專利分析與智財管理張瑞芬教授

第七組期末報告—晶圓代工廠之專利品質分析 Focusing on MOS Transistor Device

第一節緒論

1.1 分析背景與動機

電腦，手機，遊戲機，藍芽耳機，DVD player，醫療裝置，汽車裝罝等各式

電子產品已成為現代社會不可缺少的「生活必需品」，所有電子產品的共通特性

即為擁有積體電路(Integrated Circuit, IC)而趨使其存在。因為現代計算、交流、製

造等全都依賴積體電路，所以積體電路僅開發半個世紀即變得無處不在(1958 年

發明積體電路)，也可以說，積體電路所帶來的數位革命是人類歷史中最重要的

事件。

以手機為例，小小的手機裡具有多種的電子裝置與輸出入裝置，而電子裝置

是用來發揮手機的功能與性能，依其功能可分為射頻 IC、中頻 IC、處理控制 IC

及各種記憶體 IC 等。而手機中的收發訊號處理電路、數位聲音處理器(DSP)及通

訊控制 CPU 等電子裝置，總稱為「處理控制 IC」(為邏輯電路，數位電路的一種)；

而手機中的 Flash、ROM、SRAM、EEPROM 及 LCD 驅動裝置等電子裝置，總稱

為「記憶體 IC」(為記憶體電路，數位電路的一種)。「處理控制 IC」與「記憶體

IC」都是使用 MOS 裝置組成的。另外，聲音用的 D/A(數位類比電路)與 A/D(類

比數位電路)、系統電源等通常是同時使用 MOS 裝置與雙極裝置。

多數流行於全世界的數位電子產品，對終端消費者而言，最在乎的性能即是

高速度與低能耗(省電)；對晶圓代工廠及業者而言，最在乎的是低成本與高利

潤。電子產品要能夠達到消費者的期望才能讓業者及代工廠達到高收益，而業者

及代工廠也要能夠想辦法降低成本才能有高利潤。唯一能達到兩全其美的方法即

為「縮小 MOS 的閘極(Gate)的尺寸」或稱，所以本組有興趣研究積體電路中最為

重要的核心元件--金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor

Field-Effect Transistor, MOSFET)，或稱金氧半導體電晶體

(Metal-Oxide-Semiconductor Transistor, MOS)。

一般大眾常聽到的 40nm、28nm、20nm、16nm、12nm 等製程皆是指 IC 的

MOS 的 gate 的尺寸大小，此種「MOS 線寬大小」的研究發展也是最為全世界半

導體研發團隊關注的，因為線寬越細，元件就越小，成本就越少，且每個晶片所

能儲存的資料量就越大，元件開關速度也越快，也因為元件很小且彼此靠近，所

以消耗能量更低。而 MOS 線寬越來越小的製程於業界稱為「先進製程(Advanced

process)」。



4

在發展 MOS 線寬縮小化的過程中，在元件特性上，可以預期的是會不斷遇

到元件性能的新問題與新瓶頸，解了一個問題後又容易連帶出現另一個問題；在

製程上，主要的瓶頸在於微影製程的技術限制(微影解析能力問題)，也就是 MOS

線寬越來越小，小到現有的微影曝光的光波波長大於線寬大小而面臨物理極限，

所以微影製程的技術發展也攸關先進製程的競爭力。雖然微影製程問題與元件特

性問題一樣重要，但元件特性的問題屬於整個製程開發的前端(FEOL)，而微影製

程屬於後端(BEOL)，所以本組將研究的重心放在解元件特性問題及其對應的關鍵

技術的專利上。

1.2 研究目的

本組將由元件特性的問題出發，利用專利的檢索與交叉分析找出未來能有競

爭力的關鍵技術，再將有提出元件特性問題與關鍵技術的專利做專利品質分析，

以確認專利品質與半導體製程開發的 stage migration 是否有關。

半導體製程開發的 stage migration 的條件依每間公司所訂定的內容略有不

同，但其 stage 大多為圖一的分類。stage migration 的第一階段皆為發想階段，此

階段的 SPICE model (Simulation Program with Integrated Circuit Emphasis) 無 Si data

做驗證；第二階段為發展階段，此時的 SPICE model 已開始有 Si data 可做驗證，

此階段的目的為調好製程內容與相關參數，或解決製程所將遇到的工程問題，以

能達到一定程度的良率為目標，同時也為工程變更最為頻繁的階段(詳圖一)；第

三及第四階段的工程變更則會快速遞減，並以無工程變更為目標，因在越後期階

段所做的工程變更其所需付出的代價將越高。

如專利品質與半導體製程開發的 stage migration 有關，則晶圓代工廠於專利

參考時，可選擇性的避開參考在未有製程驗證的 stage 所提出的較差專利，以節

省時間成本。而投資者可因為專利品質的分析報告而瞭解到哪些晶圓代工廠所提

出的專利都偏向於在未有製程驗證的 stage 上，以知道並不是專利越多的晶圓代

工廠即代表其製程能力較強；相對的，投資者也可瞭解到哪些晶圓代工廠所提出

的專利其品質較佳且較具有前膽性，以做為選擇投資標的的參考。



5

圖一、半導體製程開發的 Stage Migration。

1.3 半導體元件與製造之基本知識

1.3.1 積體電路 (Integrated Circuit, IC)

積體電路為將所有元件共構於一個基片上且構成包括有各元件間相互連接

的裝置，而其常見電路元件有電晶體(transistor)、電容(capacitor)、電阻(resistor)及

二極體(diode)。第一個積體電路雛形是由傑克基爾比(Jack Kilby)於 1958 年完成

的，其中包括一個雙極性電晶體，三個電阻和一個電容器。

1.3.2 電晶體 (Transistor)

電晶體是一種可變開關，基於輸入的電壓而控制流出的電流，因此電晶體可

做為電流的開關，和一般機械開關不同之處在於電晶體是利用電訊號來控制，而

且開關速度可以非常之快。一片晶片(wafer)，可以透過雜質擴散(參雜)、離子佈

值等製程將其表面處理成積體電路的陣列，所以不同的 mask pattern 設計，不同

的積體電路製程順序會長出不同的電路元件結構，以給不同的產品來應用，所以

可以知道，電晶體的種類很多。依電晶體的工作原理可粗分為以下兩種：雙極性

接面電晶體(Bipolar Junction Transistor, BJT) 與金氧半導體(場效)電晶體(MOSFET,

MOS)。MOS 是 4 個電極形成 4 個端子的電子元件，4 個電極分別是源極(Source)、

閘極(Gate)、汲極(Drain)及基極(Body，也稱 Silicon substrate)；BJT 是 3 個電極形

成 3 個端子的電子元件，3 個電極是分別由 N 型跟 P 型組成的射極(Emitter)、基

極 (Base)和集極(Collector)。



6

1.3.3 積體電路設計/晶圓製造/半導體元件 (IC Design/Wafer Fabrication/Devices)

在 IC 的製作完成前，必須先對其做 IC 設計(電路設計、layout、驗證與 SPICE

模擬)，IC 設計階段確認達到預期的電性要求時，即會進行 tape-out(將 layout 進行

運算)產生光罩(Mask)，光罩是用來供後續的製程(Process)來組成元件部份

(Device；FEOL process)及元件上層的導通與拉線(BEOL process)，最後產出 IC。不

同的光罩使用順序及不同的製程順序設計(Process flow)將會產出不同結構的元

件，而元件最基本是由 substrate、source、drain、gate、well 等區域(Device component)

所組成的(詳圖二與圖三)。

圖二、積體電路設計到晶圓製造。



7

圖三、設計圖樣、光罩與半導體元件關係。



8

第二節專利檢索與專利選擇

2.1 檢索範圍與策略

2.1.1 晶圓代工廠範圍

本組的檢索目標為找到有競爭力的關鍵技術及高潛力的晶圓代工廠並對其

專利進行品質分析，所以本組決定檢索的專利權人聚焦於營收為前三年前三名的

晶圓代工廠。晶圓代工廠 2010 年及 2011 年的前三名分別為 TSMC、UMC 及

GlobalFoundries；2012 年的前三名則為 TSMC、GlobalFoundries 及 Samsung (見表

一)。所以本組所檢索的專利權人將聚焦於 TSMC、UMC、GlobalFoundries 與

Samsung 這 4 間晶圓代工廠。

晶圓代工廠的所謂的大客戶通常來自美國，如 Altera、Apple、Broadcom、

Marvell、Nvidia、Qualcomm、TI、Xilinx 等，且目前的最大銷售市場仍還是美國，

所以本組決定先分析註冊於美國的專利，也就是利用美國專利資料庫 USPTO 作

為檢索範圍。

表一、晶圓代工廠營收排名(Y2010--Y2012) (Bill McClean，2013)。

2.1.2 元件特性問題範圍

元件結構的發展過程是三維結構的縮小，除了 MOS 的長寬外，還包括剖面



9

的閘極氧化層厚度與源極/汲極接面深度，任何的改變均有其限制與困難，所以

在製程研發時必須要作全面性的考量，才能得到最佳化的結果。而在這其中所會

對面的相關元件特性問題，在結合本組所知半導體知識及與晶圓代工廠研發工程

師所提的問題，我們統整出以下 10 種元件特性的問題做為 MOS 專利檢索的第一

步切入：1) Short channel effects, SCE (短通道效應)、2) Narrow channel effects, NCE

(窄通道效應)、3) Hot carrier/electron effects, HCE/HEE (熱載子效應)、4) Stress effects

(in LOD/STI/DSL/SiGe) (應力效應)、5) Well proximity effects, WPE (井鄰近效應)、

6) Poly space effects, PSE (閘極距離效應)、7) Tunneling effects (穿隧效應)、8) Body

effects (基體效應)、9) Parasitic effects (寄生效應)與 10) Latch up (閉鎖效應)。

2.1.3 技術發展範圍

在元件特性的 10 種問題範圍中，以 Short channel effects (SCE)、Hot

carrier/electron effects (HCE/HEE)與 Stress effect 此 3 種問題最能反應潛力技術，所

以本組進一步翻閱有提出此 3 種問題的專利，發現有數種技術被提出。經過網路

爬文及與研發工程師討論後，整理出以下 7 種技術做為 MOS 專利檢索的第二步

切入：1) Fully depleted silicon on insulator, FDSOI、2) Fin field-effect transistor,

FinFET、3) High k metal gate, HKMG、4) Partially depleted silicon on insulator, PDSOI、

5) Highly doped drain, HDD、6) Lightly doped drain, LDD 與 7) Double diffused drain,

DDD。

2.2 檢索次數與檢索字串結構

本組有對於各晶圓代工廠的 10 個問題、各晶圓代工廠的 7 個技術、各晶圓

代工廠的持有專利及各晶圓代工廠的 MOS 專利進行檢索，並同時於已核准的專

利資料庫及申請中的專利資料庫作檢索，所以本組的檢索次數多達 152 次(19

problems/skills/items * 4 companies * 2 types of patents (approved and applying)

= 152 times for search)。

每組的檢索字串皆為「各晶圓代工廠公司名稱及其同義字(聯集)」、「MOS 元

件名稱及其同義字(聯集)」及「各種問題/技術/項目名稱及其同義字(聯集)」的交

集所組成。檢索字串內容如下，全部的檢索字串請參閱附錄二。

(((((((TTL/"MOS" OR ABST/"MOS") OR ACLM/"MOS") OR SPEC/"MOS") OR

ABST/"metal oxide semiconductor") OR ACLM/"metal oxide semiconductor")) AND



10

(AN/"Taiwan Semiconductor" OR AN/"TSMC")) AND (((ABST/"hot electron effect" OR

SPEC/"hot electron effect") OR ABST/"hot carrier effect") OR SPEC/"hot carrier effect")

2.3 檢索結果與專利選擇範圍

詳細的檢索結果與說明請參閱本組的期中報告的第 4 節。在做專利品質分析

的專利選擇前，本組決定與先前期中報告中所關注的 SCE、HCE/HEE 及 Stress

effects 元件特性問題與 FDSOI、FinFET 及 HKMG 技術發展做為專利選擇的考量

範圍。其中，在 3 種元件特性問題上有 732 份專利可供選擇；在 3 種技術發展上

有 771 份專利可供選擇。經過交叉比對後，3 種元件特性問題與 3 種技術發展將

有 835 份專利可供專利品質分析的選擇。

2.4 專利品質的分析標的選擇

本組決定依各專利的被引證次數做為專利選擇的指標。在 835 份專利中，被

引證次數大於等於 2 次的有 15 份，其他的 820 份專利皆只有被引證 1 次。因為

半導體晶圓代工的技術門檻高，所以如有某個較有前膽競爭力的技術被發展出來

時，其他競爭對手可能無法在第一時間即時跟進研究或無能力跟進研究，由此可

知，較有前膽競爭力的技術專利在當下的發展環境下其專利的數量皆較為稀少。

而如有新核准的專利在一年內即馬上被引證，則可知其專利將可能為較有前膽競

爭力的技術專利，所以本組決定進一步針對只有被引證 1 次的 820 份專利中，找

出在近期一年內被核淮即馬上被引證 1 次的專利做為專利品質分析的標的，在此

部份有 8 份專利。

綜合以上，本組將對被引證次數大於等於 2 次的 15 份專利及專利核准一年

內即馬上被引證 1 次的 8 份專利進行隨後的專利關鍵字與專利品質的分析，一共

23 份專利，詳細內容如表二。

23 份專利中，以晶圓代工廠方面來看，Samsung 即佔了 11 份專利，高達近

一半的量，其次 TSMC 佔了 8 份專利，而 Globalfoundries 與 UMC 各佔 2 份專利。

而 TSMC 的被引證次數為 83 次，較 Samsung 的被引證次數 63 次還多，Samsung

雖然專利量最多，但被引證次數卻不是最多，請見表三。由後繼的分析可知，此

現象與專利的品質有關，詳見第五節。

23 份專利中，涉及了 9 個 IPC，以 IPC 的被引證次數方面來看，前五名 IPC

分別為 H01L21/02(半導體裝置或其部件之製造或處理)、44 次；H01L21/336(具有

絕緣閘者)、40 次；H01L21/8238(互補型場效應電晶體)、32 次；H01L29/76(單極

裝置)、17 次；H01L21/84(基板為半導體以外者，例如絕緣體者)、13 次，請見表

三。此部份的前五名 IPC 與期中報告中對於原先的 835 份專利分析的前五名 IPC

相同，只差在 23 份專利中的第五名 H01L21/84 與 835 份的第四名 H01L21/70(由在



11

一共用基片內或其上形成之多個固態元件組成的裝置或其部件之製造或處理；積

體電路裝置或其部件之製造)。23 份專利的前四名 IPC 的定義分析與解說，請詳

見本組的期中報告的第 6.2 節。

表二、專利關鍵字與專利品質的分析標的。

No. 專利號專利權人 IPC 歷經時間(年) 被引證次數年平均被引證

1 5291052 Samsung H01L21/8238 22 24 1.09

2 6008100 UMC H01L29/40 15 8 0.53

3 6359311 TSMC H01L21/02 12 44 3.66

4 7002207 Samsung H01L29/76 10 8 0.8

5 7005330 TSMC H01L21/84 10 13 1.3

6 7008835 Samsung H01L21/336 9 6 0.66

7 7015106 Samsung H01L21/336 9 4 0.44

8 7022561 TSMC H01L21/336 11 21 1.9

9 7026688 Samsung H01L29/76 8 5 0.62

10 7033895 Samsung H01L21/336 9 2 0.22

11 7045413 Samsung H01L21/8238 9 5 0.55

12 7052965 Samsung H01L21/336 9 2 0.22

13 7056781 Samsung H01L21/336 9 3 0.33

14 7057238 Samsung H01L29/76 10 2 0.2

15 7067370 Samsung H01L21/8238 9 2 0.22

16 8293609 Globalfoundries H01L21/336 1 1 1

17 8357575 Globalfoundries H01L21/8238 1 1 1

18 8368149 TSMC H01L29/76 1 1 1

19 8373219 TSMC H01L29/788 1 1 1

20 8377779 TSMC H01L21/336 1 1 1

21 8390073 UMC H01L29/76 1 1 1



12

22 8390077 TSMC H01L27/088 1 1 1

23 8409964 TSMC H01L21/76 1 1 1

表三、專利品質分析標的之晶圓代工廠與 IPC 的被引證次數分析。

Company Globalfoundries Samsung TSMC UMC Sum

Patent Count 2 11 8 2 23

H01L21/02

44

44

H01L21/336 1 17 22

40

H01L21/76

1

1

H01L21/8238 1 31

32

H01L21/84

13

13

H01L27/088

1

1

H01L29/40

8 8

H01L29/76

15 1 1 17

H01L29/788 1 1

Sum 2 63 83 9 157



13

第三節關鍵字分類

3.1 關鍵字處理

3.2.1 NTFIDF 矩陣分析

將 23 份專利進行 NTFIDF 矩陣分析，結果分析出高達 561 個 Key Pharse(KP)。

因為 KP 的數量過高且多數 KP 皆為同義詞，所以在進行關鍵字分類前，必須先

對於 561 個 KP 進行刪除與合併。

3.2.2 刪除不必要關鍵字

本組將依所有的半導體知識對於 561 個 KP 進行刪除動作，對於非關鍵詞

彙、非領域詞彙、不必要副詞與單位等皆予以刪除。另外，對於有疑慮的 KP 則

進行翻閱各 KP 所屬專利的內容後，再進行判斷是否為必要 KP 而進行保留或刪

除。全部刪了 32 個 KP，詳見附錄一。

3.2.4 合併同義關鍵字

本組將依所有的半導體知識對於 529 個 KP 進行同義字合併動作。最後合併

的結果，其 NTFIDF 分數為對應的數個同義字各別的 NTFIDF 分數加總。前後共

合併 289 個 KP，新組合成 67 個 KP，詳見附錄二。

3.2.5 取 NTFIDF 分數為平均值以上的關鍵字

進行 KP 的刪除與合併後，KP 數量減至 307 個。以 307 個 KP 進行後續分析

將導致過多的少數資訊擾亂分析結果，使分析結果過於雜亂而無法輕易看出資料

分析結果的價值，所以本組決定以原先 561 個 KP 的平均 NTFIDF 分數做為取有

效關鍵字的判斷。平均 NTFIDF 分數為 74.28，NTFIDF 超過 74.28 的 KP 有 80 個，

我們將以此 80 個 KP 進行後續的分析。

3.3 關鍵字分類

本組將依所有的半導體知識對關鍵字進行分類，分類的準則將依 1.3.3 節的

積體電路設計、晶圓製造與半導體元件所提及的七大分類：Layout、Mask、

Process、Process flow、IC、Device 及 Device component 與另外二個分類：Phenomenon

及 Material 做為基準。80 個 KP 分至 9 個類別請詳見表四。



14

表四、80 個 KP 的 9 個分類。

Phrase Chinese Classification 專利

篇數詞彙/文件編號

gate electrode 閘極 Device component 12 KP27:gate electrode

semiconductor substrate 基底 Device component 12 KP63:semiconductor substrate

etch process 蝕刻 Process 12 KP22:etch process

conventional mosfet 金氧半場效電晶體 Device 10 KP12:conventional mosfet

doped drain structure 摻雜技術 Process 10 KP17:doped drain structure

spacer 間隔層 Device component 9 KP71:spacer

source drain regions 源極泛極 Device component 8 KP70:source drain regions

insulator layer 絕緣層 Device component 8 KP34:insulator layer

semiconductor device 半導體元件 Device 7 KP62:semiconductor device

gate insulating layer 閘極絕緣層 Device component 7 KP30:gate insulating layer

device isolation region 隔離絕緣層 Device component 6 KP13:device isolation region

conductive layer 傳導層 Device component 6 KP10:conductive layer

drain region 泛極 Device component 6 KP20:drain region

gate electrode layer 閘極層 Layout 5 KP28:gate electrode layer

oxide layer 氧化矽層 Device component 5 KP48:oxide layer

cesl 接觸蝕刻停止層 Process flow 4 KP6:cesl

cmos device 互補式金屬氧化物半

導體 Device 4 KP8:cmos device

field oxide layer 氧化層 Device component 4 KP24:field oxide layer

insulating layer pattern 絕緣層設計圖樣 Layout 4 KP33:insulating layer pattern

pmos transistor P 型金氧半場效電晶體 Device 4 KP55:pmos transistor

active region 主動區 Device component 4 KP1:active region

sidewalls 邊牆 Device component 4 KP64:sidewalls

polysilicon material 半導體材質 Material 4 KP57:polysilicon material

dielectric material 介電層材質 Material 4 KP16:dielectric material

hard mask layer 光罩 Mask 3 KP32:hard mask layer

silicon epitaxial layer 外延晶矽層 Device component 3 KP66:silicon epitaxial layer

sup impurity region 離子摻雜區域 Device component 3 KP75:sup impurity region

ion implantation

process 離子植入 Process 3 KP39:ion implantation process

nmos N型金氧半場效電晶體 Device 3 KP45:nmos

gate field effect 閘極場效應 Phenomenon 3 KP29:gate field effect

integrated circuit field 積體電路 Device 3 KP35:integrated circuit field



15

stacked gate patterns 閘極堆疊設計圖樣 Layout 3 KP73:stacked gate patterns

field regions 場區 Device component 3 KP25:field regions

silicon nitride layer 氮化矽層 Device component 3 KP67:silicon nitride layer

silicon cap layer 覆蓋層 Device component 2 KP65:silicon cap layer

ldd structure 汲極輕滲雜區 Device component 2 KP41:ldd structure

gate oxide film 閘極氧化膜 Device component 2 KP31:gate oxide film

dielectric layer 介電層 Device component 2 KP15:dielectric layer

compressive stress 壓應力 Phenomenon 2 KP9:compressive stress

bottom widened sti 淺溝渠隔離 Device component 2 KP4:bottom widened sti

dielectric comprises

silicon 氧化矽閘極介電質 Device component 2

KP14:dielectric comprises

silicon

photoresist pattern 光阻設計圖樣 Layout 2 KP53:photoresist pattern

chemical vapor

deposition 化學氣相沉積 Process 2 KP7:chemical vapor deposition

pre active pattern 主動區設計圖樣 Layout 2 KP58:pre active pattern

oxide buffer layer

pattern

氧化物緩衝層設計圖

樣 Layout 2 KP47:oxide buffer layer pattern

drain extension layers 泛極擴大 Process 2 KP18:drain extension layers

source drain extension 源極泛極擴大 Process 2 KP68:source drain extension

epitaxial single

crystalline 外延單晶矽 Process flow 2 KP21:epitaxial single crystalline

ion implantation mask 離子植入光罩 Mask 2 KP38:ion implantation mask

containing electrode

material 閘極材質 Material 2

KP11:containing electrode

material

vapor deposition pecvd 電漿輔助化學氣相沈

積 Process 2 KP80:vapor deposition pecvd

etched regions 蝕刻區域 Device component 2 KP23:etched regions

type gate pattern 閘極設計圖樣 Layout 1 KP79:type gate pattern

blocking layer 阻檔層 Layout 1 KP3:blocking layer

junction isolation

insulating 接面隔離絕緣 Device component 1

KP40:junction isolation

insulating

rapid thermal chemical

vapor deposition

快速升溫化學氣相沈

積 Process 1 KP60:rtcvd

tensile stress layer 抗拉應力層 Device component 1 KP76:tensile stress layer

backside illuminated

semiconductor 感光元件 Device 1

KP2:backside illuminated

semiconductor

finfet device 鰭式場效電晶體 Device 1 KP26:finfet device



16

sacrificial nitride layer 犧牲氮化物層 Device component 1 KP61:sacrificial nitride layer

drain induced barrier 漏極感應勢壘降低 Phenomenon 1 KP19:drain induced barrier

pyramidical photoresist

layer 光阻層 Layout 1

KP59:pyramidical photoresist

layer

top surface 頂部表面 Device component 1 KP77:top surface

nmos device region N型金氧半場效電晶體

區域 Device 1 KP46:nmos device region

peripheral circuit region 周圍電路區 IC 1 KP51:peripheral circuit region

spacer layer patterns 間隔層設計圖樣 Layout 1 KP72:spacer layer patterns

mask insulating layer 絕緣層光罩 Mask 1 KP43:mask insulating layer

cell array region 記憶體陣列 IC 1 KP5:cell array region

peripheral circuit gate 周圍電路閘極 Device component 1 KP50:peripheral circuit gate

patterning layer 設計圖樣層 Layout 1 KP49:patterning layer

source drain junctions 源極汲極接面 Device component 1 KP69:source drain junctions

interfacial layer 界面層 Device component 1 KP37:interfacial layer

integrated circuit

structure 積體電路結構 IC 1 KP36:integrated circuit structure

stressed metal gate 受應力金屬閘極 Device component 1 KP74:stressed metal gate

photoresist 光阻 Material 1 KP52:photoresist

tuned stressed metal 受應力金屬調整 Process flow 1 KP78:tuned stressed metal

pmos device region P 型金氧半場效電晶體

區域 Device 1 KP54:pmos device region

nitride layer liner 氮化物絕緣層對齊 Process flow 1 KP44:nitride layer liner

low impurity

concentration 離子摻雜濃度 Process 1 KP42:low impurity concentration

polysilicon layer pattern 多晶矽層設計圖樣 Layout 1 KP56:polysilicon layer pattern



17

第四節專利文件分群與分類

4.1 依關鍵字分類執行專利文件分群

此部份將最後關鍵字分類出的 9 個分類當做分群的變數而對於 23 份專利進

行 K-means Clustering。

第一次群集分析的分群數 k 值取 4，其分群結果為 Cluster1 有 1 份專利、

Cluster2 有 4 份專利、Cluster3 有 13 份專利及 Cluster4 有 5 份專利。根據 9 個分群

變數的內容可發現 Cluster1, 2 及 4 皆有一定的分群趨勢出現，其分別可將對應的

專利分類為過氣專利、半導體材料及製程設計前段開發，而 Cluster3 中的 13 份

卻無一定的定義方向可尋，所以將朝增加分群數 k 值的方向繼續分析。

第二次群集分析的分群數 k 值取 5，其分群結果為 Cluster1 有 1 份專利、

Cluster2 有 4 份專利、Cluster3 有 6 份專利、Cluster4 有 3 份專利及 Cluster5 有 9 份

專利。在此發現第一次群集分析的 Cluster3 的 13 份專利被分散至於第二次群集

分析的 Cluster3、Cluster4 及 Cluster5，而其他於第一次群集分析已有一定方向的

Cluster1, 2 及 4 的專利均不變其所在的分群。根據 9 個分群變數的內容可發現每

個分群皆有趨勢出現，Cluster1 至 Cluster5 分別可將對應的專利分類為過氣專利、

半導體材料、解決現象調整製程、其他及製程設計前段開發。由此可知，分群數

k 值取 5 較取 4 來的適當。

第三次群集分析的分群數 k 值取 6，其分群結果為 Cluster1 有 1 份專利、

Cluster2 有 4 份專利、Cluster3 有 6 份專利、Cluster4 有 3 份專利、Cluster5 有 8 份

專利及 Cluster6 有 1 份專利。在此發現分群數 k 值取 6 與取 5 最大的差別只在於

k 值取 5 的 1 份 Cluster5 專利於 k 值取 6 時被分群至 Cluster6，而此動作對於分析

並特別的意義，所以分群數 k 值取 5 也較取 6 來的適當。以上分群內容請詳見表

五。



18

表五、使用 K-Means Clustering 的專利分群。

Patent No.

Variable 4

Clusters

5

Clusters

6

Clusters Device Device

component IC Layout Mask Material Phenomenon Process

Process

flow

5291052 462.014 963.517 0 0 0 207.11 0 0 0 1 1 1

6359311 169.04 810.105 0 0 0 152.05 0 13.003 0 2 2 2

7005330 137.752 746.596 0 0 30.133 120.534 0 30.133 0 2 2 2

8357575 30.321 188.194 0 0 0 282.29 0 128.948 0 2 2 2

8409964 20.534 259.939 0 0 0 65.92 0 14.667 0 2 2 2

7002207 25.245 255.153 0 125.796 0 0 25.245 127.91 82.961 3 3 3

7022561 46.65 287.672 0 124.399 0 0 124.399 513.512 181.943 3 3 3

7026688 26.182 303.003 0 101.237 0 0 26.182 129.164 59.346 3 3 3

8377779 156.525 269.68 0 0 0 35.958 0 71.915 683.773 3 3 3

8390077 477.411 32.926 0 0 0 0 0 555.053 0 3 3 3

8354295 298.885 159.346 0 0 0 0 132.2 86.132 0 3 3 3

8293609 403.771 230.048 0 0 0 0 0 85.24 0 3 4 4

8373219 232.572 398.826 107.341 0 0 35.78 0 29.817 0 3 4 4

8368149 232.2 275.354 0 93.894 0 0 0 0 99.111 3 4 4

7045413 0 1065.002 259.601 346.814 0 0 0 59.15 82.152 3 5 5

7052965 0 662.717 0 979.433 95.271 0 0 256.324 0 3 5 5

7067370 115.186 746.199 0 641.033 0 0 0 140.226 0 3 5 5

6008100 153.703 697.197 0 275.001 0 0 0 497.895 0 3 5 5

7008835 31.603 1214.595 0 95.897 20.902 0 0 175.811 0 4 5 5

7015106 143.894 922.08 0 157.177 698.149 0 133.235 26.647 0 4 5 6

7056781 0 1151.909 0 0 0 0 0 26.245 91.857 4 5 5

7057238 65.084 1530.127 0 55.344 129.308 0 0 52.899 0 4 5 5

8390073 270.045 1129.317 0 0 81.832 0 163.664 114.565 0 4 5 5

4.2 依分群結果做專利文件分類

綜合以上的分析，本組最後決定使用分群數 k 值為 5 的群集分析結果做後續

的分析，其 minitab 的結果輸出請見附錄三。在分群變數中，因為 Device、Device

component、Process 幾乎被每份專利所提及，所以在依分群結果判斷專利文件分



19

類前，將此 3 個無意義的分群變數刪除，不予以考慮。另外，IC 這個分群變數

只有 2 份專利提及，且無特別的訊息給出，所以也將此一無意義的分群變數刪

除，不予以考慮。根據剩餘的 5 個分群變數的內容可將 Cluster1 至 Cluster5 分別

可將對應的專利分類為過氣專利、半導體材料、解決現象調整製程、其他及製程

設計前段開發，詳細內容請見表六。

表六、專利文件分類。

Patent No Assignee 時間

(年)

被引證

次數 Layout Mask Material Phenomenon Process flow 5 Clusters 專利分類

5291052 Samsung 22 24 0 0 207.11 0 0 1 過氣專利

6359311 TSMC 12 44 0 0 152.05 0 0 2

半導體

材料

7005330 TSMC 10 13 0 30.133 120.534 0 0 2

8357575 Globalfoundries 1 1 0 0 282.29 0 0 2

8409964 TSMC 1 1 0 0 65.92 0 0 2

7002207 Samsung 10 8 125.796 0 0 25.245 82.961 3

解決現象

調整製程

7022561 TSMC 11 21 124.399 0 0 124.399 181.943 3

7026688 Samsung 8 5 101.237 0 0 26.182 59.346 3

8293609 Globalfoundries 1 1 0 0 0 132.2 0 3

8377779 TSMC 1 1 0 0 35.958 0 683.773 3

8390077 TSMC 1 1 0 0 0 0 0 3

7067370 Samsung 9 2 0 0 0 0 0 4

其他 8368149 TSMC 1 1 93.894 0 0 0 99.111 4

8373219 TSMC 1 1 0 0 35.78 0 0 4

6008100 UMC 15 8 275.001 0 0 0 0 5

製程設計

前段開發

7008835 Samsung 9 6 95.897 20.902 0 0 0 5

7015106 Samsung 9 4 157.177 698.149 0 133.235 0 5

7033895 Samsung 9 2 346.814 0 0 0 82.152 5

7045413 Samsung 9 5 979.433 95.271 0 0 0 5

7052965 Samsung 9 2 0 0 0 0 91.857 5

7056781 Samsung 9 3 55.344 129.308 0 0 0 5

7057238 Samsung 10 2 641.033 0 0 0 0 5

8390073 UMC 1 1 0 81.832 0 163.664 0 5



20

第五節專利品質分析

5.1 專利品質指標選擇

因為課程的第九章所介紹的專利品質分析系統 IPSA 並無即時與 USPTO 更

新，所以本組所有興趣研究的「近期一年內被核淮即馬上被引證 1 次的 8 份專利」

無法被 IPSA 所帶出，故本組於專利品質分析部份將使用主成份分析(Principal

components analysis，PCA)，將品質指標當變數，於 PCA 對變數進行分類，並利

用分類出的變數特徵對其所對應的專利文件進行品質分類。

使用 PCA 做分析前，本組也須自行建立每份專利的品質指標內容才能進行

分析，原始預計分析的品質指標有 11 項，分別為：專利審查時間、IPC 分類數

量、UPC 分類數量、引證國外前案數、被引證次數、Claim 總項數、獨立項數、

全球專利家族數量、科學相關性、專利應用範圍長度及技術生命週期。但由於分

析時間受限，故只先建立前六項品質指標進行後續分析，前六項品質指標的詳細

內容請見表七。



21

表七、各專利的品質指標。

Patents 專利審查

時間

IPC 分類

數量

UPC 分類

數量

引證國外

前案數

被引證

次數

Claim

總項數

5291052 30 8 6 3 24 3

6008100 20 8 11 0 8 24

6359311 14 7 3 0 44 2

7002207 38 2 13 4 8 34

7005330 37 1 2 2 13 69

7008835 17 1 13 0 6 10

7015106 20 3 5 4 4 13

7022561 40 2 6 0 21 30

7026688 12 2 12 4 5 17

7033895 24 1 10 3 2 24

7045413 25 5 12 0 5 27

7052965 25 1 8 0 2 15

7056781 18 1 5 0 3 26

7057238 36 2 12 2 2 8

7067370 28 2 6 1 2 18

8293609 9 1 11 0 1 12

8357575 6 1 4 1 1 12

8368149 8 5 3 0 1 20

8373219 8 2 5 0 1 17

8377779 13 1 6 0 1 20

8390073 12 2 4 0 1 8

8390077 10 6 1 1 1 20

8409964 14 11 1 0 1 20

5.2 依專利品質指標執行主成份分析

將表七資料進行 PCA，其 minitab 電腦輸出結果請參閱附錄四。由圖四可知

各專利品質指標分散的走勢方向，其中「引證國外前案數」、「Claim 總項數」及

「專利審查時間」這 3 個變數可歸類為同一類特徵變數，並由第一主成份解釋。

專利在申請時，如果其引證國外前案數與 Claim 總項數較多，則專利審查時間則

相對較長，反之亦然，所以此部份的變數分類合理。另外 3 個專利品質指標「IPC

分類數量」、「UPC 分類數量」及「被引證次數」則各自分散於其他方向，所以這



22

些專利品質指標則各別被其他主成份所解釋，因為此 3 個專利品質指標皆各別適

合某個主成份解釋，所以此部份無將變數縮減的作用。因此，對於進一步的專利

文件品質分類則可由變數「第一主成份」、「IPC 分類數量」、「UPC 分類數量」及

「被引證次數」來進行分類。而「第一主成份」相對於其他 3 個變數，其所定義

的文件的品質相對較高，所以可以對於「第一主成份」歸納出「高品質」的代表

意思。

由圖五可清楚的判別各專利屬於哪一群，所以對於專利文件品質分類部份將

不另外進行 K-means Clustering，而是直接利用分類出的變數特徵對其所對應的專

利文件進行品質分類。圖五中綠色圖框內的專利皆屬於「第一主成份：高品質」

變數所解釋的部份，所以可以歸納出該 3 份專利為高品質專利。相對的，散佈在

「高品質」象限的對角象限區的專利則皆屬於「低品質」專利。其他可由「IPC

分類數量」、「UPC 分類數量」及「被引證次數」所解釋的專利，我們則定義為「中

品質」專利。

圖四、第一主成份與第二主成份的 Loading 對專利品質指標(變數)的散佈圖。



23

圖五、第一主成份與第二主成份的 Score 對專利文件的散佈圖。

5.3 專利文件品質權重

由圖六可知，高品質文件只佔全部文件的 13%，只有 3 份。由 80/20 法則的

角度來看，對於專利可說明 20%的專利文件握有 80%的專利品質。依本組的案

例，則可解釋成 15%的專利文件握有 85%的專利品質，也就是 15%的「高品質」

專利文件握有 85%的專利品質。剩餘的 15%專利品質中，則由「中品質」專利文

件握有其三分之二的專利品質，也就是佔 10%的專利品質；最後由「低品質」專

利文件握有其三分之一的專利品質，也就是佔 5%的專利品質，請詳見圖七。

由專利文件佔各種品質的百分比乘上各種品質的佔有比例，即可如表八得各

種品質的權重，「高品質」、「中品質」及「低品質」的權重分別為 11.0870、5.2174

及 1.7391。權重確定後，即可為各晶圓代工廠計算其專利品質分數，也可為每種

的專利分群計算其專利品質分數，進而分析出在製程開發的各階段所申請的專利

的品質分數。以上所提的內容的專利品質分數，請詳見表九。

表八、各品質的權重。

Quality 專利文件專利品質 Weight

High Quality 13% 85% 11.087

Medium Quality 52% 10% 5.2174

Low Quality 35% 5% 1.7391



24

圖六、專利文件品質分類比例。

圖七、各種專利文件握有的專利品質比例。



25

表九、各晶圓代工廠與各專利分群的品質分數。

Company Quality Count Weight 製程設計

前段開發

解決現象

調整製程

半導體

材料

過氣

專利其他 Sum

各晶圓代工廠的專利

品質分數

GlobalFoundries H

M

1 11.087 0 0 11.087 0 0 11.087 8.1522

1 5.2174 0 5.2174 0 0 0 5.2174

Samsung

H

M

L

1 11.087 0 11.087 0 0 0 11.087

3.5375 3 5.2174 0 5.2174 0 5.2174 5.2174 15.6522

7 1.7391 12.1737 0 0 0 0 12.1737

TSMC

H

M

L

1 11.087 0 0 11.087 0 0 11.087

5.5163 6 5.2174 0 15.6522 10.4348 0 5.2174 31.3044

1 1.7391 0 0 0 0 1.7391 1.7391

UMC M 2 5.2174 10.4348 0 0 0 0 10.4348 5.2174

Sum 22.6085 37.174 32.6088 5.2174 12.1739

各專利分群的專利數量 9 6 4 1 3

各專利分群的平均專利品質分數 2.51206 6.1957 8.1522 5.2174 4.0580

5.4 依晶圓代工廠的專利品質分析

由表九可知，GlobalFoundries 所握有的專利品質分數最高，為 8.1522，其次

為 TSMC 的 5.5163，專利品質分數最低者為 Samsung 的 3.5375。由此分析結果可

再次證明期中報告的技術分析結果：「專利多不一定營利多、專利少不一定營利

少」，也可說是「專利多不一定專利品質高、專利少不一定專利品質低」。

Samsung 雖然專利最多，但其專利大多不是產業發展的主流專利，且其專利

品質是最低的，所以其專利最多卻對於營利上的反應相對於其他公司較不明顯，

所以營利並不與專利呈正比。相反的，GlobalFoundries 雖然專利最少，但其專利

大多是產業發展的主流專利，且其專利品質是最高的，所以其專利雖為最少但對

於營利上的反應卻相對於其他公司十分明顯，所以其營利也並不與專利呈正比。

5.5 依製程開發階段的專利品質分析

由表九可知，專利內容偏「半導體材料」的專利品質分數最高，為 8.1522(跟

上一節的最高分的分數一樣)，其次為專利內容偏「解決現象調整製程」的 6.1957，

專利品質分數最低者為「製程設計前段開發」的 2.51206。而專利內容偏「製程



26

設計前段開發」可對應於半導體製程開發的 stage migration 中的第一階段，發想

階段；而專利內容偏「半導體材料」與「解決現象調整製程」可對應於半導體製

程開發的 stage migration 中的第二階段。由此分析結果可印證在半導體製程開發

的第一階段所產出的專利較低品質；相對的，在半導體製程開發的第二階段所產

出的專利較有高品質，所以在此確認專利品質與半導體製程開發的 stage migration

有關。

第六節結論

本組將由元件特性的問題出發，利用專利的檢索與交叉分析找出未來能有競

爭力的關鍵技術，再將有提出元件特性問題與關鍵技術的專利做專利品質分析，

最後確認專利品質的分析結果與半導體製程開發的 stage migration 有關。所以，

晶圓代工廠於專利參考時，可選擇性的避開參考在未有製程驗證的 stage 所提出

的較差專利，以節省時間成本。而投資者可因為專利品質的分析報告而瞭解到哪

些晶圓代工廠所提出的專利都偏向於在未有製程驗證的 stage 上，以知道並不是

專利越多的晶圓代工廠即代表其製程能力較強；相對的，投資者也可瞭解到哪些

晶圓代工廠所提出的專利其品質較佳且較具有前膽性，以做為選擇投資標的的參

考。

另外，專利品質的分析結果也再次證明期中報告的技術分析結果：「專利多

不一定營利多、專利少不一定營利少」，也可說是「專利多不一定專利品質高、

專利少不一定專利品質低」。

順道一提的是，晶圓代工廠 UMC 在去年 7 月與 12 月，已分別就 20 奈米與

14 奈米 FinFet，取得 IBM 授權，昨天聯電進一步宣布加入 IBM 技術開發聯盟。

UMC 在 20 奈米以下先進製程與 IBM 技術「互通」，GlobalFoundries 因為也是 IBM

通用平台的成員，也引來業界另外一層解讀，認為 UMC 做法，某種程度已與

GlobalFoundries 在先進製程搭起「間接合作」的橋樑，有聯合次要敵人、打擊主

要敵人的意味。UMC 雖然在專利上無明顯的優異表現，但在與 GlobalFoundries

一樣成為 IBM 的技術開發聯盟後，UMC 是否能尋 GlobalFoundries 的腳步，成功

再次登上全世界晶圓代工廠的前三名，值得關注。



27

附錄一、被刪除的 32 個 Key Pharse。

Deleted KP NTFIDF

KP134:embodiments 650.793

KP305:method 607.927

KP358:plurality 542.466

KP177:formed 450.075

KP179:forming 377.092

KP410:semiconductor layer 377.092

KP237:inducing semiconductor material 309.558

KP472:stress inducing semiconductor 309.558

KP50:claimed 267.556

KP456:spacer 265.427

KP550:wherein 246.975

KP131:embodiment 245.169

KP80:current 182.045

KP98:disclosure 174.845

KP268:layer 165.995

KP53:cm sup 144.069

KP267:kev 144.069

KP160:fabricating 143.035

KP67:concentration source drain 131.443

KP478:strip 130.032

KP470:stress inducing layer 128.948

KP551:wherein forming 113.507

KP150:exemplary embodiments 95.153

KP79:cross sectional view 92.569



28

KP334:partially removed 85.241

KP516:torr 77.749

KP13:angstroms 77.486

KP392:sacrificial material 62.731

KP91:device region forming 35.78

KP290:material comprises forming 23.972

KP401:semiconductive material disposing 23.972

KP291:material comprises performing 21.524

附錄二、289 個被合併的 Key Pharse。

New KP Original KP

1 KP3:active region comprises

1 KP4:active region corresponding

1 KP40:cell active regions

1 KP46:circuit active region

1 KP5:active region forming

1 KP170:fin type active

1 KP341:peripheral circuit active

1 KP526:type active region

1 KP2:active region

2 KP8:advanced manufacturing stage

2 KP9:advanced technology

3 KP14:anisotropic etching process

3 KP15:anisotropically etching

4 KP20:backside illuminated light

4 KP21:backside illuminated semiconductor

4 KP22:backside illuminated sensor

4 KP23:backside surface

5 KP27:bottom widened sti

5 KP28:bottom widened trench

6 KP30:buffer layer pattern

6 KP31:buffer oxide layer

7 KP32:bulk semiconductor substrate



29

7 KP33:bulk silicon

7 KP34:bulk silicon substrate

7 KP35:bulk substrate

8 KP36:buried insulating layers

8 KP37:buried junction isolation

9 KP54:cmos device

9 KP55:cmos image sensors

9 KP56:cmos semiconductor device

9 KP57:cmos technology process

9 KP58:cmos technology processing

9 KP59:cmos transistor

9 KP74:conventional cmos

10 KP62:compression stress layer

10 KP63:compressive stress

10 KP64:compressively stressed dielectric

11 KP68:conductive layer

11 KP69:conductive material

11 KP70:conductive polysilicon layer

12 KP144:etch stop layer

12 KP145:etch stopping layer

12 KP148:etching stop layer

12 KP42:cesl

12 KP71:contact etch stop

13 KP124:ed nmos transistor

13 KP125:ed pmos transistor

13 KP162:field effect transistor

13 KP75:conventional mosfet

13 KP77:core nmos transistor

13 KP78:core pmos transistor

14 KP87:device isolation film

14 KP88:device isolation insulating

14 KP89:device isolation layer

14 KP90:device isolation region

15 KP110:double gate field

15 KP111:double gate transistor

16 KP115:drain recess



30

16 KP116:drain region

16 KP117:drain region disposed

16 KP118:drain regions

16 KP119:drain regions respectively

17 KP121:dry etching

17 KP122:dry etching method

18 KP136:epitaxial growth

18 KP139:epitaxially grown semiconductive

19 KP141:etch process

19 KP147:etching step

19 KP43:chemical etch process

20 KP155:extended doped feature

20 KP156:extended drain feature

20 KP157:extended drain nmos

20 KP158:extended drain pmos

20 KP159:extended feature

21 KP163:field oxide film

21 KP164:field oxide layer

22 KP169:fin structure

22 KP171:finfet device

23 KP189:gate dielectric comprises

23 KP190:gate dielectric layer

23 KP191:gate dielectric overlying

23 KP92:gate dielectric comprises silicon oxide

24 KP192:gate disposed

24 KP193:gate electrode

24 KP195:gate electrode material

24 KP196:gate electrode structures

25 KP197:gate field effect

25 KP47:circuit field effect

26 KP199:gate insulating layer

26 KP200:gate insulation layer

26 KP201:gate insulator material

27 KP202:gate layer

27 KP206:gate oxide layer

27 KP208:gate polysilicon layer



31

28 KP184:fourth spacer

28 KP210:gate spacer

28 KP211:gate spacers

28 KP243:insulating spacers

28 KP318:nitride layer spacer

28 KP384:recessed spacer layer

28 KP437:silicon oxide spacers

28 KP456:spacer

28 KP457:spacer disposed

28 KP508:third spacer

28 KP547:wall spacers

29 KP101:dopant concentration

29 KP102:dopant type formed

29 KP103:doped drain regions

29 KP104:doped drain structure

29 KP105:doped polysilicon layer

29 KP106:doped region

29 KP107:doped semiconductor material

29 KP108:doped source drain

29 KP109:doping concentration

29 KP112:drain doped region

29 KP155:extended doped feature

29 KP181:forming lightly doped

29 KP230:implanting doping

29 KP275:ldd type source

29 KP278:lightly doped drain

29 KP279:lightly doped region

29 KP443:situ doped semiconductor

29 KP527:type dopant

29 KP528:type doped regions

30 KP176:form source drain

30 KP373:predetermined source drain

30 KP450:source drain region

30 KP451:source drain regions

30 KP536:type source drain

30 KP83:deep source drain



32

31 KP173:form deep source

31 KP282:low concentration source

31 KP452:source region

31 KP61:common source regions

32 KP110:double gate field

32 KP152:exposed gate electrode

32 KP193:gate electrode

32 KP203:gate line

32 KP209:gate region

32 KP220:hat shaped gate

32 KP284:lower floating gate

32 KP299:metal gates

32 KP381:quasi surrounding gate

32 KP420:shaped gate polysilicon

32 KP421:shaped gate structure

32 KP48:circuit gate electrode

32 KP490:surrounding gate structure

32 KP73:control gate electrodes

33 KP502:third gate structure

33 KP521:triple gate transistor

34 KP315:multiple gate transistor

34 KP489:surrounding gate mosfet

35 KP213:gate stack layer

35 KP460:stacked gate patterns

36 KP194:gate electrode layer

36 KP202:gate layer

36 KP298:metal gate layer

37 KP164:field oxide layer

37 KP497:thermally oxidized layer

37 KP506:third oxide layer

38 KP273:ldd nmos transistors

38 KP320:nmos

38 KP321:nmos device leaving

39 KP359:pmos device leaving

39 KP361:pmos transistor

39 KP362:pmos transistor respectively



33

39 KP363:pmos transistors

40 KP272:ldd cmos semiconductor

40 KP402:semiconductor cmos image

40 KP54:cmos device

41 KP310:mos fet

41 KP311:mos semiconductor device

41 KP312:mos transistor device

41 KP313:mos transistors forming

41 KP314:mosfet semiconductor device

41 KP445:soi mosfet semiconductor

41 KP535:type mos transistor

41 KP75:conventional mosfet

42 KP219:hard mask layer

42 KP287:mask layer

42 KP288:mask layer pattern

42 KP338:patterned mask

42 KP503:third hard mask

42 KP505:third mask layer

43 KP265:junction isolation insulating

43 KP266:junction isolation trenches

43 KP37:buried junction isolation

44 KP261:isolation film surrounding

44 KP262:isolation insulating film

44 KP263:isolation insulating layers

44 KP417:sensor isolation feature

44 KP90:device isolation region

45 KP315:mosfet

45 KP416:semiconductor transistor device

45 KP517:transistor

45 KP518:transistor device structure

45 KP519:transistor structure

46 KP248:integrated circuit field

46 KP329:oxide semiconductor field

46 KP404:semiconductor field effect

47 KP180:forming impurity regions

47 KP229:implanted impurity



34

47 KP231:implanting impurity ions

47 KP234:impurity ions using

47 KP235:impurity region self

47 KP484:sup impurity region

47 KP531:type impurity

47 KP532:type impurity region

48 KP233:impurity concentration adjacent

48 KP283:low impurity concentration

49 KP27:bottom widened sti

49 KP376:prior art sti

49 KP464:sti films

49 KP76:conventional sti

50 KP166:filling insulating layer

50 KP183:fourth insulation layer

50 KP239:insulating layer

50 KP245:insulation layer remains

50 KP246:insulator layer

50 KP254:interlayer insulating layer

50 KP330:pad insulating layer

50 KP504:third insulation layer

50 KP520:trench filling insulating

51 KP238:insulating film pattern

51 KP240:insulating layer pattern

51 KP241:insulating layer patterns

51 KP244:insulation layer pattern

52 KP247:insulator semiconductor device

52 KP315:mosfet

52 KP75:mosfet

53 KP253:interlayer dielectric material

53 KP345:permittivity materials

53 KP95:dielectric material

54 KP218:grown semiconductive material

54 KP292:material selected

54 KP296:merged semiconductive material

54 KP354:planarizing material

54 KP370:polysilicon material



35

54 KP97:different materials

55 KP204:gate material

55 KP391:sacrificial gate material

55 KP72:containing electrode material

56 KP121:dry etching

56 KP14:anisotropic etching

56 KP141:etch process

56 KP143:etch selectivity

56 KP356:plasma etch process

56 KP357:plasma etching process

56 KP548:wet chemical etch

56 KP549:wet etching process

56 KP96:different etching

57 KP337:patterned etch stop

57 KP42:cesl

57 KP465:stop layer comprises

58 KP274:ldd structure

58 KP533:type ldd region

59 KP446:soi semiconductor device

59 KP447:soi wafers

60 KP324:oxide cap wherein

60 KP39:capping oxide

61 KP187:gate capping layer

61 KP38:cap layer covering

61 KP431:silicon cap layer

62 KP188:gate conductive layer

62 KP68:conductive layer

63 KP260:isolating insulation layer

63 KP263:isolation insulating layers

64 KP382:rapid thermal chemical

64 KP494:thermal chemical vapor

64 KP543:vapor deposition rtcvd

64 KP85:rtcvd processing

65 KP228:implantation species

65 KP257:ion implantation process

65 KP258:ion implantation step



36

66 KP34:bulk silicon substrate

66 KP412:semiconductor substrate

66 KP413:semiconductor substrate adjacent

66 KP414:semiconductor substrate forming

66 KP415:semiconductor substrate using

66 KP439:silicon substrate

66 KP479:substrate adjacent

66 KP480:substrate adjacent sidewalls

66 KP481:substrate surface

66 KP482:substrate wherein

67 KP120:drain sidewall

67 KP153:exposed sidewall

67 KP411:semiconductor sidewall

67 KP426:sidewalls

67 KP453:source sidewall



37

附錄三、分群數 k 值取 5 的 K-means Clustering 之 minitab 輸出結果。



38

附錄四、PCA 之 minitab 輸出結果。

參考文獻

Bill McClean (2013), Samsung Jumps to #3 in 2012 foundry Ranking, Has Sights Set on

#2 Spot in 2013, IC Insights, USA.

Richard A. Johnson and Dean W. Wichern (1992), Applied Multivariate Statistical

Analysis, 3/e, Prentice-Hall International, UK.

莊達人 (1995), VLSI 製造技術, 高立圖書, 台灣 (第三版).

張瑞芬, 張力元, 吳俊逸, 樊晉源 (2013), 專利分析與智慧財產管理, 華泰文化,

台灣 (第一版).

菊地正典, 影山隆雄 (2010), 圖解電子裝置, 世茂出版社, 台灣 (第一版).

陳碧珠(2013), 聯電結盟 IBM 衝刺 10 奈米, 2013/06/14 經濟日報, 台灣.

專利分析期末報告 晶圓代工廠之專利品質分析 ·...

Documents

專利分析期末報告晶圓代工廠之專利品質分析 ·...