optimizing lna performance for cdma applications using...
TRANSCRIPT
1
Optimizing LNA Performance for CDMA Applications
using Nonlinear Simulation
Abstract 이 응용 책자는 코드 분할 다중 접속(CDMA)을 포함하는 새로운 디지털 암호 통신 체계가
요구하는 최적의 성능을 얻기 위해 , 설계자가 Xpedion 설계 계통의 GoldenGate 와 같은 최근
의 시뮬레이션 툴을 활용하는 과정을 보여준다. 전통적으로, 소신호 증폭기에 대해서는, 세
개의 구별되는 그리고 일반적으로 호환되지 않는 기본 설계 방식이 있다 . 이것들은 대부분
의 설계 목적에서 함께 요구된다. 높은 이득과 낮은 반송 손실을 갖는 정합 증폭기; 저잡음
증폭기; 그리고 고출력 전력증폭기가 그것이다. 새로운 기술의 등장으로, 특히 디지털 통신
에서, 원래의 정의들간에 걸친 특별한 설계 목적을 요구하는 복합적인 증폭기의 요구가 증
대되고 있다. 이전의 글은 플라스틱에 포장된 저렴한 NEC HJ-FET[1]을 이용해서 다른 기본
적인 설계 방식을 어떻게 이루어내는지 보여줬다 . 이 글은 직렬 피드백 기술을 이용하고, 비
선형 시뮬레이션 분석을 통해 디지털 신호에 대한 시스템의 성능을 예상함으로써 , 원래의
PCS 용 저잡음 증폭기의 향상된 능력을 강조할 것이다. 제안된 설계방식이 모든 PCS 응용
에 대해 최적의 설계 조건을 제시하지 못할지 모르지만 , 처리상 설계자가 가지고 있는 시뮬
레이션 기술의 진보된 부분을 강조하는 것만큼 , 다른 디지털 응용에 적용될 수 있는 중요한
RF, 마이크로웨이브 기술 몇 가지를 소개한다.
CDMA Design Considerations CDMA 는 여러 채널내에서 사용자를 다른 사용자와 구별하기 위해 상관성있는 코드를 사용
한다. 그러나 채널은 전통적인 아날로그 전화체계보다 훨씬 큰 채널 당 1.25MHz 의 대역을
갖는다. 이들 코드는 한 채널내에서 여러 사용자들의 중첩을 가능하게 하고 각 사용자가 간
섭이 있는 상태에서 운용되도록 한다 . 그러나, 사용자에게 높은 간섭 수준의 신호가 근접해
있음으로 해서, 전송측의 전력증폭기가 항상 켜져 있는 상태가 되고, 이 때문에 중요한 RF
요구사항 중 두 가지가 필요해진다. 낮은 NF(Noise Figure)와 높은 선형성이 그것이다. 이는
CDMA 이동국 수신측으로부터 다른 이동 LNA 들을 구별하는데 중요한 변수가 된다. 낮은
NF 는 심지어 입력 Diplexer 로부터 입력손실이 추가된다고 해도, 사용자가 요구하는 동작영
역을 얻기에 충분한 반송파에 대한 잡음의 비율을 보장한다. 높은 선형성은 보드 PA 나 증
폭기 대역에서 발생하는 두 번째 하모닉스와 같은 밴드 신호외에서 오는 왜곡을 막아준다.
또한, CDMA 변조 방식은 안테나에(송신이나 수신측을 켜고 끄는 스위치에 방해된
다)Diplexer 를 사용하기 때문에, LNA 는 Diplexer 나 부하가 걸리는 요소에 상당히 정확한
2
입력 반송 손실을 공급할 필요가 있다. 원하지 않는 풀링은 Diplexer 의 입력 손실을 증가
시키고, 수신 신호에 의도하지 않은 지연을 발생시킨다. 이런 시스템 요구사항을 가지는, 전
통적인 CDMA LNA 사양이 Table 1에 있다. 참조[1]에서 설명된 것과 같이, 그러한 요구사항
은 전통적인 정합 방식으로는 생각할 수 없는 복합적인 설계를 가져야 한다. 오히려, 임벨로
프 과도 기술을 사용하는 훌륭한 비선형 시뮬레이터로부터 , 기술자는 디지털 시스템에 직렬
유도성 피드백의 효과를 빠르게 분석할 수 있고, 시스템 요구사항에 맞는 증폭기를 조합할
수 있다.
Item Parameters Specifications Simulation Test Units Notes LNA Section Results Results 1 Voltage 3 3 3 V Low voltage 2 Current 20 20 20 mA Medium
current 3 Operating Frequency 1930-1990 1930-1990 1930-1990 GHz IS-95 Cellular
Band 4 Gain 13 14 DB 5 NF 1.0 0.6 DB 6 Input IP3 10 12 dBm 7 Input VSWR(50Ohms) 2:1 (-9.5dB) -10 - 8 Output VSWR(50Ohms) 1.5:1 (-14dB) -16 - 9 Operating Temperature -40 to +80 Not
simulated -40 to +80 °C
Table 1 : CDMA Low Noise Amplifier : Specification, simulation and test results.
Device choice and characteristics 큰 덩치의 상품 설계자들은 공통된 목적을 가지고 있다 . 고성능, 소형, 저비용과 고수율 . 증
폭기 소자를 선택하는데 있어서 , 소자는 많다. 실리콘 양극 트랜지스터, Si MOSFET, GaAs
FET, 최근엔 , Hetero-Junction 양극 트랜지스터(HBT)[1]. 본 설계에서 선택한 소자는 NE38018
로 저잡음, 저비용, Gallium Arsenide Hetero-Junction Field Effect Transistor(HJ-FET)이고 작은 플
라스틱 팩으로 만들어져 있다(SOT-343). 이 소자는 High Electron Mobility Transistor에 연관된,
비용과 고성능간의 우수한 조합 때문에 채택되었다 . 이 소자는 낮은 NF(0.55dB), 높은 전송
도전성 이득(16dB typical), 적절한 바이어스 상태(2V, 20mA) 하에 2GHz 에서 높은 선형성
(26dB 의 출력 IP3 typical)을 제공한다 . 이는 대개 이동 통신 산업에서 제품의 중요한 관심사
이다.
6µm × 800µm 크기의 이 소자는, 1 에서 3GHz 대역에서 최적의 잡음 성능을 제공하는 동안,
높은 출력 전력을 공급할만큼 충분히 크다. 또한, 다른 HJ-FET 보다 커서 임피던스 정합과
안정성을 위한 PCS 와 MMDS 주파수 대역을 설계하기가 더욱 쉽다. 표준 MESFET(Metal
Semiconductor Field Effect Transistor)이나 Silicon Bipolar와 같은 것이 설계자가 사용가능한 다
른 소자들은 2GHz 에서 1.0dB 의 통상적인 NF 를 가지는 이유로 선택에서 제외되었다. 이것
은 통상적인 PCS 증폭기 설계목표와 비교할 때 회로망 손실과 소자 변화율을 정합시키는데
거의 여유(margin)가 없다. 다른 소자들은 , 예를 들어 작은 크기의 PHEMT ( Pseudomorphic
3
High Electron Mobility Transistor), 필요한 낮은 잡음(0.3dB at 3GHz)을 가지지만, 작은 크기
(0.15µm × 800µm)로 인해 필요한 출력 전력이 나오지 않는다. 또한 , 이들 PHEMT 대부분은
낮은 주파수에서 불안정해지는 경향이 있다.
Device Nonlinear Model Comparison 비선형 시뮬레이션의 출력은 사용된 비선형 모델과 시뮬레이터에 내장된 모델 방정식의 실
행 성능에 의해 결정된다 . California Eastern Labs 은 내부 소자 특성에 기반한 자체 비선형 모
델을 개발했다. 이것은 상용 시뮬레이터에서 공통적으로 사용가능한 적당한 모델을 사용한
다[2]. 모델은 이후 다른 시뮬레이터에서 검증되었고 개발된 원래의 자료와 비교되었다 . FET
에 대한 비선형 모델의 선택은 소자의 DC 특성을 계산하고 , 측정값과 비선형 모델의 특성
을 비교함으로써 결정된다. 다른 모델들은 DC I-V 곡선 방정식이 약간씩 다르다.[2] 고려된
소자에 대하여, NEC’s NE38018, Triquint’s Own Model(TOM)이 P-HEMT 를 가장 잘 표현한다.
이는 낮은 게이트 전압에서 드레인 전압이 증가함에 따라 드레인 전류가 거의 선형으로 증
가함을 보여준다(Figure 1). 일단 DC 모델이 검증되고나면, 본드 와이어와 패키지 기생 효과
를 더해서 AC 데이터에 잘 맞도록 할 수 있다.
Figure 1. NEC NE38018 DC modeled in Xpedion’s GoldenGate
Device Model Extraction Results NE38018 에 대한 비선형 소자 모델은 CEL 에서 축출되었고 다음 영역에서 GoldenGate 의
DC, S-parameter, IP3 실험을 사용하여 최적화시켰다.
DC : VDS=0V to 5V, VGS=0V to –0.8V
AC : VDS=2V to 3V, IDS=10mA to 40mA, Frequency ; f0=0.1GHz to 6GHz
Power : VDS=3V, IDS=20mA, f0=2GHz
Figure 2 는 GoldenGate 시뮬레이션 라이브러리를 사용한 OrCAD schematic Capture 에서 그려
진 소자 모델의 형태와 변수들을 나타냈다. Figure 3-6 은 축출된 소자 모델과 측정된 데이터
4
의 결과를 비교한 것이다 . S-parameter 비교(Figure 3-6)는 Xpedion 의 후처리 인터페이스를 사
용하여 Vds=3V, Ids=20mA 로 설계된 LNA 바이어스를 나타낸다 . Figure 7&8 은 측정치와 모델
의 출력 전력 곡선을 나타낸다. 이들 변수에 기반해서 얻어진 잘 맞는 결과는 비선형 모델
의 정확도와 GoldenGate 내의 모델의 적절한 성능을 입증한다 . 이것은 특히 잡음 성능에 결
정적인데 , 이는 잡음 변수의 실행이 시뮬레이터에 의존하고, 사용되는 시뮬레이터 엔진에 따
라 크게 달라지기 때문이다. 모델 검증이 완전히 끝나면, 설계자는 안전하게 LNA 설계를 진
행할 수 있다.
Figure 2. NEC NE38018 Nonlinear Model Schematic
5
Figure 3. NEC NE38018 Measured vs. Modeled S11
Figure 4. NEC NE38018 Measured vs. Modeled S22
6
Figure 5. NEC NE38018 Measured vs. Modeled S21
Figure 6. NEC NE38018 Measured vs. Modeled S12
7
Figure 7. NEC NE38018 Modeled Output Power, IM3, IM5
LNA Design 이 글에서, 증폭기는 중심 주파수 Fc=1960MHz, 58MHz의 대역을 갖도록 설계되었다 . 대역은
Fc 의 3%보다 작음을 나타내며 고려사항은 협대역 (Fc 의 10%보다 작게 정의된) 증폭기가 다
른 설계사항과 정합되도록 하는 것뿐이다. 앞에서 토의된 것처럼, 기술자가 이용가능한 세가
지 기본 트랜지스터 증폭기 설계방식이 있다. 최대 이득 증폭기 , 낮은 잡음 증폭기 그리고
고출력 전력 증폭기가 그것이다. 설계자는 좋은 출력 전력과 NF 성능을 동시에 얻기 위해
다른 정합 회로망을 입출력에 응용할 수 있지만 , 이런 접근 방식은 낮은 반송 손실과 최소
의 NF 둘 모두를 얻으려고 할 때 좋은 결과를 만들어내지 못한다. 이는 NF 를 작게 만드는
임피던스 OptΓ 가 FET 의 입력 전압 , 전류 잡음원 비에 대한 켤레 임피던스이고 , 반송 손실을
줄이는 SMΓ (Gamma Source Match)와는 다르기 때문이다.(Figure 8) 그래서 실제로는, 설계자가
오직 입력 정합(NFmin of 0.6dB for a RL of –4dB)의 비싼 대가를 치르고 좋은 NF 만을 얻거나,
이와 반대인 경우(a RL of 20dB with a NFmin of 1.6dB)를 얻을 수 있을 뿐이다.[1]
8
Figure 8. NEC NE38018 Gamma Opt and S11
Inductive Feedback Considerations
가장 낮은 NF 를 유지하면서 반송손실을 좋게 만들려면, 설계자가 OptΓ 를 SMΓ 에 가까이 가
져갈 필요가 있다. 이는 능동소자에 유도성 피드백을 걸어줌으로써 얻을 수 있다. Figure 9에
서 보여진 것과 같이 , 소스의 인덕턴스를 0nH(소스에 의해 제공된 최소의 인덕턴스)에서
1.8nH 까지 증가시키면, 입력 S-parameter S11 을 스미스 차트의 중앙으로 가져갈 수 있다. 이
때 최소 잡음 매치에 최소한의 영향을 미친다. (noise circles).
가늘고, 10mils(0.254mm) 넓은 전송선이 그라운드에 병렬 인덕턴스로 사용된다. 일반적으로
0.4 에서 0.8nH 범위에서는 집중 인덕턴스를 사용하는게 실용적이지 못하다. 그런 인덕턴스
는 확실히 설계값을 초과하는 주파수에서 유도성 기생성분을 가지고 있을 것이고 , 상품의
내성의 변화율은 받아들일 수 없는 마모비를 만들어낼 것이다. 확실히, 이것은 실험실에서
전송선으로 실험하는 것이 사용가능하지 않은 선택사항과 같이 오직 시뮬레이터 결과에만
의존해야 하는 한 영역이다. 실제로, 너비 10mils 에 길이 70mils 의 소자 소스 핀 각각은 최
상의 성능을 제공하는 0.7nH의 인덕턴스를 갖는다.
Figure 10 은 소스 인덕턴스가 1900MHz 에서 소자의 성능을 어떻게 바꾸는지를 보여준다. 즉,
NF 에서는 작은 여유(0.01dB)가 향상되었고 , 안정성은 기술자가 켤레 매칭이론(since K>1)을
사용할 수 있게 하는 만큼 향상되었다. 또 다른 이점으로는 향상된 선형성이다. 소스에 수
9
nH 가 추가되어 OIP3 가 6dB까지 향상되었다. 그러나, 트레이드오프가 이득에서 일어났는데,
이득이 잠재적으로 5 또는 6dB 만큼 떨어졌다. 설계상, 70mils 의 긴 선은 이득을 2.5dB 감소
시키고 대신에 OIP3 을 같은 양만큼 증가시킨다 . 설계가 완료되면, 설계자는 IIP3 에서 5dB
의 향상을 기대할 수 있다. 이 변화는 Figure 11 에 검증되어 있고, 여기에서 작은 이득은 다
른 곡선을 만들지만, P1dB와 Psat 은 Ls 에 거의 독립적이다.
이 기술의 또 다른 위험은 고주파에서 설계상의 불안정성이 증가한다는데 있다. 주파수가
커질수록 , 전송선은 상대적으로 더 큰 유도성을 띄고 소자 소스에 귀환되는 양이 발진 수준
까지 증가하게 된다. 이 문제는 발진 주파수에서 트랜스듀서 이득을 제한하기 위해 조심스
럽게 입/출력 정합 형태를 선택함으로써 감소시킬 수 있다. 입/출력에 고주파/저주파 통과
정합 회로망을 설계하는 것이 이 문제에 대한 하나의 해결책이다.
Figure 9. NEC NE38018 S11* and Noise Match
10
Figure 10. NEC NE38018 Noise Parameters (NFmin, Gain, Stability Factor and output Intercept)
as a function of source inductance Ls
Figure 11. Output Power versus Source Inductance
11
Linear Circuit Simulation 두개 시뮬레이션에 대하여, 시뮬레이션 상 많은 구성요소와 기판 기생성분은 신중히 고려되
어야 한다. 2GHz 에서, 0.5nH 의 기생성분은 6Ω 임피던스까지 나타낸다 . 그러므로, 실험실에
서 조정된 보드의 최소상태에서 나타난 정확한 시뮬레이션은 단지 설계에 사용된 모든 구성
요소를 신중하게 모델링함으로써 얻어질 수 있고, 다음을 포함해야 한다.
1. 기생성분을 포함하는 0603 저항과 축전기에 대한 모델 사용 : 이와 같은 구성요소
대해 대부분의 생산자들은 정확한 고주파 모델을 제공한다.
2. 손실 탄젠트 효과와 금속 침전 두께를 포함하는 보드 특성의 정확한 모델 사용.
3. 전용의 완벽한 그라운드 대신 홀이나 패드를 이용.
이와 같은 지침을 사용하고 미리 선택된 많은 소스 인덕턴스를 포함하면, 형태를 소신호 이
득과 NF 에 대해 선정할 수 있다(Figure 12). Figure 13과 Figure 14 는 선형 동작하에서 증폭기
의 실험 결과를 제공한다.
Figure 12. Nonlinear Circuit Schematic for Simulation
12
Figure 13. Simulation of the completed LNA’s S-parameters
Figure 14. Simulated Gain Response
13
Figure 15. Simulated LNA Noise Figure and LNA Optimum NFmin
Nonlinear Circuit Simulation
Intermodulation And Output Power Simulation 좋은 선형 성능을 가졌으면, 설계자는 비선형 반응을 실험하기 위해 Xpedion 의 비선형 특성
인 Harmonic Balance 와 Envelope 분석을 이용할 수 있다. HB 는 이 회로를 만드는데 사용되
는 전송선 만큼 증폭기, 믹스, 발진기를 잘 분석할 수 있다 . Envelope 과도 분석은 동시에 여
러 시뮬레이션을 실행할 수 있는, 일보 전진한 HB 이다. 이 기술은 ACPR, constellation
diagrams, 전원 인가나 갑작스런 변화와 같은 과도 효과를 포함하는 변조 효과를 분석하는데
매우 효과적이다.
Figure 9. Output power simulation results
Figure 10. Power Harmonics from the Nonlinear Circuit Simulation
14
Envelope Analysis Adjacent Channel Power Ratio(ACPR)는 CDMA 통신체계에 대한 시뮬레이션에서 가장 결정적
인 변수이다. 왜냐하면, 이것은 단지 다른 채널 상에 전송 신호가 두절 효과를 실제로 만들
수 있는 실험이기 때문이다. 이것은 수신자가 얼마나 많이 전송하는가 또는 자기 채널 밖으
로 발생시키는가 , 그래서 인접 채널과 얼마나 심하게 간섭하는가를 나타낸다는 점에서 중요
하다. 적절한 ACPR 시뮬레이션에는 평균 전력비에 대한 적당한 피크를 갖는 입력신호가 필
요하다. CDMA 코딩에서, 이 비율은 사용되는 실제 채널에 달려있고 , RF 입력신호에 과도하
게 부과된 시변화 신호 인벨로프를 사용하여 무작위적으로 시뮬레이션된다. 이는 매우 정확
한 ACPR 시뮬레이션 결과를 주는데 , 실제 비선형이고 동적인 회로의 양태(바이어스 신호변
조)가 포함되어있기 때문이다. Figure 17 은 상이한 두 개의 입력 전력에 대한 결과 스펙트럼
을 나타내고 , Figure 18 은 입력 전력의 함수로써 ACPR 의 변화를 나타낸다. 그러나, 강력한
이 결과를 Xpedion Design Systems 을 이용하면 400MHz PII 데스크탑에서 30 초도 걸리지 않
을 것이다.
Figure 17. Spectral regrowth for Pin = -10dBm and 0dBm
15
Figure 18. Constellation Diagram
Circuit Testing 시뮬레이션으로 만족할 만한 결과를 얻고 다른 구성요소에 대해 적당한 회로값을 선택하는
데 있어, 프로토타입 보드는 제시된 사양에 맞도록 설계되고 실험되었다. 성능 결과는
Figure 20-22 까지 나타나있고 Table 1에 요약되어있다. 이것은 시뮬레이션 결과와 잘 맞는다.
재료에 대한 조립도와 계산서는 Figure 19 와 Table 2 에 나타나있다.
16
Figure 19. NEC NE38018 Evaluation Board Assembly
Figure 20. LNA Gain and Return Loss results
17
Figure 21. LNA Output Power Performance
Figure 22. LNA Intermodulation Products versus Input Power
18
Reference Designator (Refer to Figure 11)
Description Approximate cost in $ (100K quantities)
U1 NE38018 GaAs HJ-FET microwave transistor(NEC) 0.60 C7, C8 4.7µF SMT AVX capacitor 0.02 C2, C6 1000pF SMT chip capacitor, 0603 package 0.02
C5 120pF SMT chip capacitor, 0603 package 0.02 C3 2.7pF SMT chip capacitor, 0603 package 0.02 C4 56pF SMT chip capacitor, 0603 package 0.02 C1 10pF SMT chip capacitor, 0603 package 0.02
R1(2 in parallel) 56KΩ chip resistor, 0603 package 0.005 L3 5.6nH Inductor, TOKO 0.10 L2 3.3nH Inductor, TOKO 0.10 L1 100nH Inductor, TOKO 0.10
PCB1 0.031 thick double sided Getek printed circuit board 0.5 Total parts cost(approximate) 2.88
Table 2. LNA Bill of Materials
Summary 이 응용 노트는 이동 통신에 최적이고 , 특히 CDMA 입력신호에 대해, 매우 저렴한 NEC 의
GaAs P-HEMT 을 이용, 1.9GHz 에서 LNA 의 설계를 시현한 것이다. 요구되는 성능 사양은 제
시되고, 시뮬레이션되었고 실험되었다 . 유도성 직렬 피드백 기술이 설명되었고, 개념은
Xpedion 의 GoldenGate RF/Microwave Simulator 를 사용하여 보여졌다. GoldenGate 는 이득, 잡
음, ACPR 성능에 관하여 LNA 성능을 예상하고 최적화시키는데 사용되었다. 마지막으로, 측
정결과와 실질적인 “on the bench optimization”은 전통적인 CDMA 어플리케이션의 모든 사양
을 만족시키는 LNA 로 이어져서 귀착된다.
이 응용노트에 제시된 설계 기술을 응용함으로써, 그리고 유도성 피드백이 다른 설계 변수
에 어떻게 영향을 주는지를 이해함으로써 , 설계자는 주어진 사양에 맞는 LNA 를 빨리 개발
할 수 있다 . Xpedion 제품과 같은 강력한 시뮬레이터를 사용함으써, 설계 성능을 예상하고
목적에 맞도록 회로변수를 최적화시키고, 벤치 튜닝을 줄이는데 소요되는 설계 주기를 더
짧게 할 수 있다. 또한 설계의 견고함과 미래 수율에 대한 값어치있는 통찰을 없기 위해, 설
계자는 GoldenGate 의 통계해석 툴의 장점을 살려 통계적으로 최소 생산 손모 설계를 잡아
낼 수 있다.
NE38018 은 이동통신 LNA 에 대한 우선한 선택이다. 낮은 전력 바이어스 , 간단한 패킷 , 저
렴하고 NEC 에 대한 호환 등에서 훌륭한 성능을 가지고 있기 때문이다 . 매우 간단한 PCS
LNA 는 대단위, 100,000 개를 생산할 때 기준해서 $80 을 약간 넘는 정도이다.
19
References [1] California Eastern Laboratories, AN1022, “Designing Low Noise Amplifiers for PCS Application.”
[2] California Eastern Laboratories, AN1023, “Converting GaAs FET Models for Different Nonlinear
Simulators.”
[3] California Eastern Laboratories, AN1033, “Nonlinear HJ-FET Model Verification in a PCS
Amplifier.”