VHDL. ----VHDL. ---- 課程簡介課程簡介

國立宜蘭大學電機工程系

國立宜蘭國立宜蘭大學大學

電機工程系電機工程系

彭世興教師 編製彭世興教師 編製

ACSWb

SWa

電路描述語言範例：兩開關控制一個燈

國立宜蘭大學電機工程系

開關 SWa ， SWb 先並聯連接後再串接到燈泡與電源。

1.依接線方式描述電路：

ACSWb

SWa

國立宜蘭大學電機工程系

SWa 或 SWb 開關按下 (ON) 後，燈泡會亮。

2.依電路功能描述：

ACSWb

SWa

國立宜蘭大學電機工程系

SWa 或 SWb 開關按下 (ON) 後，燈泡會亮。

3.依電路功能真值表描述：

國立宜蘭大學電機工程系

Out = SWa or SWb

4.依邏輯電路真值表描述：

Out = SWa and SWb

國立宜蘭大學電機工程系

Out = SWa or SWb

5.用 or 邏輯電路完成：兩開關控制一個燈

SWa

SWb

out

邏輯閘 IC 電路

4.7K

4.7K

Vcc

key

輸入介面電路

4.7K

Vcc

輸出介面電路

國立宜蘭大學電機工程系

6.用 and 邏輯電路完成：兩開關控制一個燈

Out = SWa and SWb

SWa

SWb

out

邏輯閘 IC 電路輸入介面電路

4.7K

4.7K

Vcc

key

輸出介面電路

4.7K

Vcc

國立宜蘭大學電機工程系

7. VHDL 硬體描述語言

VHDL 就是 VHSIC(Very High Speed Integrated

Circuit) Hardware Description Language 的縮寫 , 即非常高速積體電路的硬體描述語言 .

VHDL 由美國國防部發展出來 是硬體電路的描述語言 ,

不是程式設計的程式語言 .

8. VHDL 的發展史

－ 1980 年代初： VHSIC （ Very High Speed Integrated Circuit ）的計 劃以邏輯閘的方式描述電路。－ 1982 年： VHSIC 硬體描述語言簡稱 VHDL 。－ 1987 年： VHDL 成為 IEEE 標準 (IEEE 1076) 。－ 1988 年：美國國防部規定所有官方的 ASIC 設計均要以 VHDL 為其 硬體描述語言，自此之後 VHDL 也漸漸成為業界間流通 的一種標準。－ 1994 ： IEEE 發表新版 VHDL Standard 1164

－ 1996 ：結合電路合成的程式標準規格，發表 IEEE 1164.3

－現在： VHDL 已經成為「晶片 IC 設計」的共通語言；－未來：透過 VHDL ，晶片 IC 設計的「矽智產」（ Silicon IP ）。 國立宜蘭大學電機工程系

國立宜蘭大學電機工程系

9. 早期 IC 電路設計常用工具 --- 麵包板

輸入 - 輸出緩衝電晶體

邏輯元件 IC

配線

國立宜蘭大學電機工程系

場可規劃邏輯閘陣列 FPGA 在一個超大型 IC 內配置了

a. 可程式化邏輯元件 CLB b. 可程式化的垂直通道及水平通道 c. 可程式化的輸入 - 輸出緩衝器 IOB

輸入 - 輸出緩衝器

可程式化邏輯元件 CL

B

可程式化的佈線通道

10. 目前 IC 電路設計常用的元件 --- FPGA

國立宜蘭大學電機工程系

11. 數位電路之發展： ( 約可分為四個階段 )

一、小型積體電路 SSI(Small Scale Integrated Circuit)

基本邏輯閘，如 NOT 、 AND 、 OR 、 NOR 、之小型積體電 路 SSI 。

國立宜蘭大學電機工程系

SSI 缺點：電路之連接線路非常複雜，使得多數人為之 却步。

國立宜蘭大學電機工程系

二、中型積體電路 MSI(Medium Scale Integrated Circuit)第二階段以基本邏輯閘配合卡諾圖 (Karnaugh-Map) 的化簡，設計出解碼器 Decoder 、解多工器。 ( De-mulplexer ) 、移位暫存器 ( Shift Register ) 、以及計數器 (counter)… 等中型積體電路，而且簡稱為 MSI 。

國立宜蘭大學電機工程系

MSI ：由 SSI 數位電路設計中可發現，所有之組合邏輯電路，皆可由一「 解碼器 」加上一「 OR 」之邏輯閘得到，而解碼器為一 MSI 。

國立宜蘭大學電機工程系

三、大型積體電路 LSI(Large Scale Integrated Circuit)第三階段，再由這些 MSI 慢慢擴大成為「大型」「超大型」積體電路， LSI 及 VLSI… 等。隨著市場需求快速變遷，前面所提的三個階段已無法滿足市場需求，於是乎有第四階段 PLD 之發展。

國立宜蘭大學電機工程系

LSI ：經由 MSI 的發現，我們可以很輕易的獲得所 要之數位電路。將之推展擴大，於是成為現 今之 LSI 甚至是 VLSI ，更發展成為 PLD元件， 從 PROM 、 PLA 、 PAL 、 GAL 、 PEEL 到 FPGA 等元件，其動作速度、燒錄方式、次數 皆有進步，不管材質如何改變，其所使用原理 大致上皆相同。

40-pin 16 bit Microprocessor

國立宜蘭大學電機工程系

四、可程式邏輯裝置 PLD(Programmable Logic Device)隨著需求的快速變遷，除了晶片功能的複雜化及多元化之外產品的研發週期必須大幅的縮短以保持其競爭力。因此早期 ( 前面三個階段 ) 數位電路的設計方式已經無法市場的需求，目前數位控制電路上所要求的功能，大都透過可程式化邏輯裝 PLD (Programmable Logic Device) 、可程式化邏輯陣列 FPGA(Filed Programmavle Gate Array) 、微控器 (Micro Controller) 、微處理器 (Micro Processor) 以及特殊應用晶片 ASIC(Application Specific Integrated Circuit) 等晶片來規劃完成。

國立宜蘭大學電機工程系

PLD ： (PROM 、 PLA 、 PAL 、 FPGA)

PROM ：可程式化唯讀記憶體 PROM 為最早出現的 PLD 元件， 其原理便是利用前用所敘述之結論，它是利用每個 ROM 內部的解碼器電 路，是由 NOT 及 AND構成解碼電路，且在後面加入一可規劃 OR電路。

可規劃OR

不可規劃AND

國立宜蘭大學電機工程系

PLA ： (Programmable Logic Arr

ay) 可程式化邏輯陣列的

內部結構 與 PROM相似，而它

們的最大 不同為 PLA 的 AND 項及 OR 項

皆可以規劃。但其成本會比

PROM 還要高。

可規劃 AND

可規劃OR

國立宜蘭大學電機工程系

PAL ： (Programmable Array Logic) 可程式化陣列邏輯的 AND 項可以規劃，但 O R 項固定不能規劃。為 PLD 中製造成本最低，使用最廣泛的一種。

不可規劃OR

可規劃 AND

國立宜蘭大學電機工程系

PEEL ： (Programmable Electrically Erasable Array Logic) 電子方式可程式化可清除邏輯陣列的內部結構與 PAL相似，其每一 OR 輸出端皆有一個巨集結構讓我們可用軟體規劃方式選擇輸出方式為何。

巨集結構

國立宜蘭大學電機工程系

FPGA ： (Field Programmable Gate Array) 場可規劃邏輯閘陣列 FPGA 就是在一個超大型 IC

內配置了相當數是的可程式化邏輯元件，這些元件我們 簡稱為 CLB (Configurable Logic Block) ， IC 內這些CLB 是經由可程式化的垂直通道及水平通道的連線所包圍。而 CLB 為陣列方式排列，並在其四周製造了無數的輸入 - 輸出緩衝器 IOB ，以便和外部控制電路連接。 輸入 - 輸

出緩衝器

可程式化邏輯元件 CL

B

可程式化的佈線通道

國立宜蘭大學電機工程系

12. FPGA 發展的兩間主要公司

Xilinx

Altera

國立宜蘭大學電機工程系

13. Xilinx 公司主要產品

國立宜蘭大學電機工程系

14. Xilinx 公司 矽元件產品

國立宜蘭大學電機工程系

15. Xilinx 公司 Spartan 產品

國立宜蘭大學電機工程系

16. Spartan3 發展版實體照片

AC110V

國立宜蘭大學電機工程系

17. Xilinx 公司 設計工具產品

國立宜蘭大學電機工程系

18.Xilinx 公司 設計工具 ISE WebPACK

ISE WebPACK 版本ISE 2.1i ISE 3.1i, 3.2i, and 3.3iISE 4.1i, and 4.2iISE 5.1i, and 5.2iISE 6.1i, 6.2i, and 6.3iISE 7.1i, ISE 8.1i, 8.2i, ISE 9.1i, 9.2i, and 9.3i

VHDL. ---- 課程教學大綱簡介教科書目：1.最新 VHDL 晶片設計－使用 ISE 、 Modelsim 發展系統， 林灶生等編著，全華圖書。

考試及成績計算方式：期中考 20% ，期末考 20% ， 平時成績 60% （平時作業練習、出席狀況）。

使學生熟悉 VHDL 硬體描述語言，並經由簡單邏輯電路之設計驗證，培養初階 IC 電路設計的能力，作為將來專題製作的基礎。

教學目的：

國立宜蘭大學電機工程系

參考書目：1. VHDL 與數位邏輯設計，唐佩忠編著，高立圖書。2. Circuit Design with VHDL ， Pedroni ，開發圖書。

國立宜蘭大學電機系VHDL 上機練習分組配置表

國立宜蘭大學電機工程系

黑 板

第 1 組

第 2 組

第 3 組

第 4 組

第 5 組

第 6 組

第 7 組

第 8 組

國立宜蘭大學電機工程系

國立宜蘭大學電機系VHDL 上機練習分組表

國立宜蘭大學電機工程系

國立宜蘭大學電機系VHDL 上機練習進度表

2/27 OK

國立宜蘭大學電機工程系

VHDL 上機練習分組規定

5. 幹部組織：分安全與設備各兩名；分別負責教室電源、冷氣、門窗之開關，及電腦機器、實驗電路板之整理。（期末依成效加分） 。

2. 記住自己組別代號：例如 1_5、 3_2 等編號，與未來上機練習作業有關 。

3. 練習作業因分組組別代號而不同，驗收時依組別代號，每人個別驗收 。

4. 每組「 FPGA 實驗電路板」依組別編號，每次上下課請依規定放置由 設備幹部清點。

1.共分 8 組、 每組有 4部電腦 3 套 FPGA 實驗電路板，每部電腦 1~2 人。

6.依電腦教室規定使用，不能攜帶食物飲料進教室 。