第３回 cpu の役割と仕組み１ cpu の仲間、命令形態、外部との接続

第３回　　 CPU の役割と仕組み１

CPU の仲間、命令形態、外部との接続

@ 　 DENGINEER

　　明星大学情報学科 2010 年度後期　　　　コンピュータ設計論　　

　本日　のメニュー

１． CPU とその仲間

２． CPU の役割

３． CPU の命令形態

４． CPU と外部との接続

１． CPU とその仲間（１）

CPU （ Central　Processing　Unit ）

中央演算処理装置

Z80　CPU （ザイログ社）

40 ピンDIPパッケージ

１． CPU とその仲間（２）

CPU （ Central　Processing　Unit ）

Core　i7 （インテル社） 1366 ピンLGA パッケージ

１． CPU とその仲間（３）

ワンチップマイコン

CPU 、メモリ、入出力 I/F を内蔵

小規模な装置のインテリジェント化に貢献

（キーボード、リモコン、家電等）

（ 1chip　Micro　Computer ）

１． CPU とその仲間（４）

ワンチップマイコンPICシリーズ（マイクロチップ　テクノロジー社）

40 ピン DIP18 ピン DIP20 ピン SSOP　　6 ピン SOT-23

１． CPU とその仲間（５）

DSP （ Digital　Signal　Processor ）

信号処理用に　乗算、 FFT 、実数演算、

　メモリコントロールについて　　高速処理するように特化している。

CPU の著しい性能向上で、高速性能が押され気味

１． CPU とその仲間（６）

GPU （ Graphics　Processing　Unit ）

3 次元グラフィックス用に　行列、ベクトル、繰り返しの

　　各演算について、並列処理などで　　高速処理するように特化している。

余剰気味なパワーを活かし、データ処理にも活用されてきている。

２． CPU の役割（１）

システムの中心となり、演算を主体としてシステムの各要素をコントロールする。

ノイマン型アーキテクチャ

・プログラム格納方式・逐次制御方式

２． CPU の役割（２）

ノイマン型アーキテクチャ

・逐次制御方式

・プログラム格納方式プログラムをいったん主記憶装置に読み込んで、命令を実行する方式。

主記憶装置に記憶された命令を１つずつ取り出して解釈し、順に実行する方式。

２． CPU の役割（３）

CPU の構成

入力装置入力装置

CPUCPU

制御装置制御装置

演算装置（ ALU ）

出力装置出力装置

補助記憶装置補助記憶装置

データの流れ

制御の流れ

主記憶装置主記憶装置

３． CPU の命令形態（１）

CISC（Complicated　Instruction　Set　Computer）

複雑な命令セットコンピュータ

RISC　　（ Reduced　　　Instruction　Set　Computer）

縮小した命令セットコンピュータ

３． CPU の命令形態（２）

CISC　と RISC　の比較CISC RISC

機械語命令の実現マイクロプログラムワイヤードロジック

機械語命令の種類複雑で便利な命令が多数単純な命令が少数

機械語命令の長さ命令により違うすべて同じ長さ

演算対象レジスタとメモリレジスタ

プログラム容量小さくてすむ　 1 つの命令で　複雑なことができる

大きくなる　単純な命令を　複数組み合わせる

パイプライン実行効率はよくない実行効率がよい

３． CPU の命令形態（３）

機械語命令について

・ワイヤードロジック

・マイクロプログラム

論理回路を制御する小さな命令を　組み合わせて、機械語命令を実現する

論理回路の結線のみで、　機械語命令を実現する

４． CPU のと外部との接続（１）

信号線の種類

・データバス

・アドレスバス

・制御線

４． CPU のと外部との接続（２）

アドレスバス

対象となるデバイスの

　場所を特定する信号線

0アドレスデータ

123：：

：：

100101102103

：：

：：

ABC

￥ 0

基本的にはCPU　⇒ 周辺デバイス単方向のバス

４． CPU のと外部との接続（３）

データバスデバイス間で

　データをやり取りする

信号線

0アドレスデータ

123：：

：：

100101102103

：：

：：

ABC

￥ 0

CPU　⇔ 周辺デバイス双方向のバス

Z80CPU での例

４． CPU のと外部との接続（４）

制御線各デバイスの様々な

コントロールをするための信号線

機能ごとに独立した専用の信号線

４． CPU のと外部との接続（５）

主な制御線・クロック・・・動作のペースメーカ

・リセット・・・システムの初期化

・読み出し・・・周辺デバイス ⇒ CPU

・書き込み・・・ CPU　⇒ 周辺デバイス

・メモリリクエスト・・・メモリへのアクセス

・ I/O リクエスト・・・ I/O　へのアクセス

４． CPU のと外部との接続（６）

バス接続

信号線を共有して使えるようにする仕組み

バス（ BUS ）・・・乗り合い

複数のデバイスを扱うとしても、逐次制御方式の原則から、

同時にやり取りするのは１つだけ

共通化できるところをまとめて、資源の有効利用


バス接続をしない場合

CPU

ROM RAM


バス接続をした場合

CPU

ROM RAM

４． CPU のと外部との接続（７）

３ -State　Gate

信号線を共有して使えるようにする仕組み

３つの状態がある出力

H　レベル

L　レベル

OFF

４． CPU のと外部との接続（８）

３ -State　Gate　にしないと。。。

出力どうしがショートしてしまう！

４． CPU のと外部との接続（９）

３ -State　Gate　を使うと。。。

基本は出力が　OFF

OFF



左のデバイスが H を出力するとバスは H

H　レベル



用事が済んだら　OFF　に戻す

OFF



右のデバイスが L を出力するとバスは L

L　レベル

４． CPU のと外部との接続（ 10 ）

制御信号のタイミング

クロック信号



アドレスバス信号



メモリリクエスト信号



読み出し信号



書き込み信号



データバス信号



ウェイト信号（デバイス側が必要に応じて発行）



OFF状態（ H でも L でもない）



RD を受け、メモリがデータバスにデータを出す

このタイミングで、CPU がデータを読み出す



CPU が、データバスにデータを出す

WR の立ち上がりで、メモリにデータを書き込む

第 ３ 回 cpu の役割と仕組み１ cpu の 仲間 、 命令形態 、 外部 との 接続

Documents

第３回 cpu の役割と仕組み１ cpu の仲間、命令形態、外部との接続