- 1 -

最 終 硏 究 報 告 書

개발PASSIVATION/PACKAGE

차년도(3 )

연구수행기관 금성반도체주식회사:

한국전자통신연구소

- 2 -

제 출 문

한국전자통신연구소장 귀하

본 보고서를 개발의 최종연구보고서로 제출합니다PASSIVATION/PACKAGE .

년 월 일1989 3 31

수행연구기관

사업 책임자

과제 책임자

연 구 원

금성 반도체주식회사:

최 민 성:

송 낙 운:

이 영 종 외 명: 7

- 3 -

요 약 문

제 목1.

기술개발PASSIVATION/PACKAGE

연구개발의 목적 및 중요성2.

가 연구개발의 목적.

에 적용할 만한 신뢰도 를 갖는 재료 및 공정기4M DRAM (reliability) passivation/package

술을 연구 개발하는데 그 목적을 둔다.

나 연구개발의 중요성.

모든 소자의 최종공정단계에서는 층의 도포와 과정을 거쳐야 하는데passivation package

이들 재료의 기계적 물리적 성질과 공정기술 등에 따라 소자의 전기적 특성 및 신뢰성에,

지대한 영향을 미치므로 적절한 재료와 공정기술개발이 연구에 중요한 요소가, 4M DRAM

된다.

연구개발의 내용 및 범위3.

가. Passivation

에 적용하기 위한 고신뢰도를 갖는 층을 개발하기 위해4M DRAM Passivation passivation

층의 기계적 물리적 성질연구 및 이에 따른 장비의 최적조전을 결정했으며 특정, ,

층이 소자의 전기적 특성인passivation VT 변화 에 미치는 영향 및 소자의 크기가, speed

화함에 따라 급격히 발생하는 현상과 그 대처방안에 관하여 연구하였VLSI stress migration

다.

- 4 -

나. Package

의 고집적화 추세와 관련하여 소자에 따라 여러 가지 방식이 요구되나 상업적VLSI package

에 유용한 기술과 관련지어 최종 나 신뢰도에 영향을 미치는4M DRAM DIP yield package

재료자체의 변수를 분석 연구하였다.

연구결과4.

의 층으로 이용될4M DRAM passivation plasma CVD nitride, plasma CVD

등의 특성을 비교해 보았다phosphosiligate glass .

은 수분이나 여타 의 침투를 방지하는 물질특성은 갖고 있지만 그PE-nitride impurity ion

아래 접한 등과의 가 크며 의interconnection thermal mismatch , transistor gate dielectric

까지 확산이 가능한 을 상당 보유하고 있는 단점 때문에 고집적 의 신뢰성을hydrogen VLSI

유지하기 위해서는 만의 단일층 이 적합지 못함을 지적한다nitride passivation .

층은 는 작지만 조직이 치밀하지 못한 물질특성과 농PE-PSG thermal stress phosphorus

도조절이 까다롭고 수분차단이 안되면 금속선 부식의 잠재성이 있으므로 단일 passivation

로는 부적합하나 와 함께 사용하면 좋은 가 될 수 있다layer PE-nitride buffer layer .

변수로는Packaging cracking(thermal stress), heat dissipation capability, soft error,

등을 검토하였으며 이들에 대한 자세한 결과는 본문에서 제시한다ESD .

- 5 -

활동에 대한 건의5.

없음

기대효과6.

의 연구과제의 수행내용은 차세대 의 연구개발에4M DRAM passivation / package device

큰 도움을 준다.

- 6 -

SUMMARY

In order to develop more reliable passivation layers for protecting underneath

devices from external environment such as moisture, impurities and radiations,

those basic characteristics of passivation as stress, crack and step coverage were

studied. And correspond to the optimum deposition condition, the effects of

passivation layer on the change of electric characteristics of device were also

studied. Particularly, the experiments and analyses to solve the problems of stress

induced electromigration were performed.

With scaling down of IC memory cell, the following problems emerged from the

application of a package type to chips gets more important cracking in the

passivation layer or mold, de gradation of moisture resistance and thermal

dissipation, and ESD (Electrostatic Discharge). In view of these mentioned above, it

is important that package materials should be improved and developed to meet the

special requirements. Therefore the parameters of package materials which

influences the final yield and reliability were analyzed.

- 7 -

목 차

서 론

제 장 에 관한 연구1 PASSIVATION

제 절 보호막 물질의 기본특성에 관한 연구1

응력에 관한 연구1-1

1-1-1 PECVD NITRIDE STRESS

의1-1-2 PECVD OXYNITRIDE STRESS

밀도에 관한 연구1-2

현상에 관한 연구1-3 CRACKING

에서 에 관한 연구1-4 PSG FILM P doping 1eve1

에 관한 연구1-5 STEP COVERAGE

에 관한 연구1-6 NEW SYSTEM SET UP

막의 증착조건에 따른1-7 PASSIVATION H2 분석CONTENT

제 절 관련 응용연구2 PASSIVATION

현상에 의한 불량현상2-1 PASSIVATION PINHOLE DEVICE

이 의 신뢰도에 미치는 영향2-2 PASSIVATION DEVICE

이 의 에 미치는 영향2-3 PE-NIT. PASSIVATION SRAM LOAD RESISTANCE

2-4 VT변화에 관한 연구

이 소자의 에 미치는 영향 연구2-5 PASSIVATION SPEED

에서의 에2-6 Al-BASED METAL LINE STRESS INDUCED ELECTROMIGRATION

관한 연구

층이 구조의 의 특성에 미치2-7 PECVD-NIT. ONO INTERPOLY CAPACITOR TDDB

는 영향 연구

- 8 -

제 장 에 관한 연구2 PACKAGE

제 절 을 위한 설정변수1 4M DRAM PACKAGE TYPE

제 절 과 관련된 문제점2 PACKAGE MATERIAL

제 절3 PLASTIC PACKAGE CRACKING

제 절 결 론4

참고문헌

- 9 -

서 론

개발계획에서 기술개발 분야는 소자의 신뢰성4M DRAM PASSIVATION/PACKAGE

에 가장 밀접한 관련이 되므로 개발에서 아주 중요한 과제중의 하(Reliability) , 4M DRAM

나이다.

은 외부로부터 소자를 격리시켜주는 절연막을 의미하는데 이 막의 전기적PASSIVATION ,

기계적 및 물리적 성질등이 소자의 신뢰도에 지대한 영항을 미치므로 공정장비 및 여러 가

지 재료에 따른 결함뿐 아니라 소PASSIVATION STRESS, CRACK, STEP COVERAGE ,

자의 전기적 특성 변화를 비교 분석 및 실험을 진행함으로써 에 적합한, 4M DRAM

재료를 선택하고자 본 연구를 수행하였다PASSIVATION .

한편 분야에서는 기존의 방법의 문제점 파악 및 해결방안을 위해서PACKAGE PACKAGE

의 신소재분야 방법등을 충분히 연구 검토하여 에 적합한PACKAGE , PACKAGE 4M DRAM

재료 및 방법을 설정하고자 본 연구를 수행하였다PACKAGE .

- 10 -

제 장 에 관한 연구1 PASSIVATION

- 11 -

제 장 에 관한 연구1 PASSIVATION

제 절 보호막물질의 기본특성에 관한 연구1

응력에 관한 연구1-1.

막의 기계적 성질 중 중요한 응력 를 줄이기 위한 실험을PASSIVATION (Stress) PECVD

층과 층에 대해서 수행하였다Nitride PECVD Oxynitride .

측정 방법은 를 이용하여 측정 를 식 에 대입하여 응력Stress Stress Gauge Data 1-1

을 측정하였다(Stress) .

whereES : Young's modulus for silicon (1.8 ×

1012)

VS : Poisson's ratio for silicon

TS : Substrate thickness (m)

TF : Film thickness (m)

R : Radius of curvature

의1-1-1. PECVD Nitride Stress

공정조건 중 압력 가스량PECVD Nitride RF power, (PRESSURE), ( GAS FLOW), RF

등을 변화시켜 각각에 대한 의 변화를 그림FREQUENCY stress 1-1-1, 1-1-2, 1-1-3,

에 나타내었다1-1-4 .

Fig. 1-1-l RF POWER VS STRESS

- 12 -

Fig. 1-1-2a PRESSURE VS STRESS

Fig. 1-1-2b PRESSURE VS R.I

- 13 -

Fig. 1-1-3 GAS FLOW VS STRESS

Fig. 1-1-4 RF FREQUENCY VS STRESS

- 14 -

실험결과 는 와 의 영향을 적게 받음STRESS RF POWER RF GENERATOR FREQUENCY

을 알 수 있다 일반적인 저주파장비 에서는. (LOW FREQUENCY SYSTEM : 25 450KHZ)∼

의 영향을 거의 받지 않으나 약 정도의 고주파상태에서는 압축응력RF FREQUENCY 2MHZ

을 인장응력 으로 변화시킬 수 있으나 현 장비로는(Compressive Stress) (tensile stress)

불가능하다.

그림 에서 전체 량에 대한< 1-1-4> Gas SiH4 비율이 증가함에 따라 의 줄어듦을 알Stress

수 있으나 그림 에서 본 바와 같이 압력 에 의한 영향이 가장 크다< 1-1-2a> (PRESSURE) .

이상으로 높일 경우 를PRESSURE 3.0 torr Stress 3.8 × 109 dynes/㎠ 이하로 낮출 수

있으나 를 저하시키므로 이 문제를 해결하기위한Film Uniformity SiH4 의 증가는 굴절gas

율 을 높인다(Refractive Index) .

증가된 굴절율 을 조절하기위해 암모니아 가스(Refractive Index) (NH3 의 증가가 불가피하)

며 따라서 압력은 다시 상승한다 그림 그러므로 를 최소화하기 위한 적절. ( 1-1-2b) Stress

한 조건은 찾기 어렵다 본 실험실에서는 압축응력 를. (Compressive Stress) 3 6 × 10∼ 9

dynes/㎠ 로 맞추기 위해 다음과 같은 공정조건을 했다set-up .

ㆍ Tube System (PWS)

1. POWER : 320W

2. RF FREQUENCY : 50 KHZ

3. PRESSURE : 2.0 torr

4. SiH4 / SiH4 + NH3 : 19%

- 15 -

AMPㆍ 3300

1. POWER : 500 w

2. RF PREQUENCY : 57 KHZ

3. PRESSURE : 225 mtorr

4 SiH4/SiH4 + NH3 : 22 %

의1-1-2. PECVD Oxynitride Stress

의 결과로 와 는 고정시키고 압력PECVD Nitride RF FREQUENCY RF POWER

반응가스량 를 변화시켜 를 그림 로 나타내(PRESQUENCY), (GAS FLOW) Stress < 1-1-5>

었다.

Fig. 1-1-5 N2O FLOW VS STRESS

위 결과로 와 마찬가지로 가 상승됨에 따라 가 감소됨을PECVD Nitride PRESSURE Stress

알 수 있다 또한. , N2 의 증가로 가 감소됨을 확인할 수 있다 따라서O GAS FLOW Stress .

N2 의 증가와 더불어 전체 에 대한O GAS FLOW N2 가스 비율에 따른 변화를 측정하O Stress

여 그림 에 도식하여 보았다1-1-6 .

- 16 -

Fig. 1-1-6 GAS FLOW VS STRESS

본 실험결과와 같이 N2 의 비율이 증가함에 따라 는 줄어들고O Stress(Compressive) , r=0.3

(r=N 2O

N 2O+NH 3)부근에서 를 약Stress 1.0 × 10

8 dynes/㎠ 까지 낮출 수 있으며 이때

굴절율 는 이었다(Refractive Index) 1.78 1.81 .∼

또한 에서는 가 압축응력 에서 인장응력r 0.3 Stress (Compressive Stress ) (Tensile≥

로 변화되었다 이를 위해 값을 에서 까지 변화시켜 보았다 그림Stress) . r 0 1 .( 1-1-7)

인 경우 와 인 경우 를 비교할 때 두 은 압r = 0 (PECVD Nitride) r = 1 (PECVD Oxide) film

축응력 를 갖고 있으며 가 보다(Compressive Stress ) PECVD Nitride PECVD Oxide

가 큼을 알 수 있다Stress .

- 17 -

Fig. 1-1-7 GAS FLOW VS STRESS

본 실험결과로 압축응력 을(Compressive Stress ) 1 3 × 10∼ 8dynes/㎠ 로 낮추기 위해 다

음과 같은 공정조건을 했다set-up .

ㆍ PWS

1. POWER : 250 W

2. RF FREQUENCY : 125 KHz

3. TEMPERATURE : 380℃

4. N2O/N2O + NH3 : 20 %

5. Pressure : 2.0 torr

- 18 -

밀도 에 관한 연구1-2. (Density)

비정질 무기물질의 는 구조의 치밀성 의 함유량과(Amorphous) Density Network , Silicon

H2 함유량에 밀접한 관계가 있다(Hydrogen) .

본 실험에서는 의 를 측청하기 의하여 를 사용하PECVD Nitride Density Chemical Analysis

였다 그림 은 와 의 관계를 나타낸. < 1-2-1> R.I (Refractive Index) PECVD Nitride Density

다.

Fig. 1-2-l REFRACTIVE INDEX VS DENSITY

그림 은 증착온도 와< 1-2-2 > (Deposition Temperature) H2 함량 및 관계(WT %) Density

를 나타낸 것이다.

- 19 -

Fig. 1-2-2 TEMPERATURE VS H2 CONTENT

위 결과 는 값에 비례하고 함량에 반비례됨을 알 수 있다Density R.I Hydrogen .

그림 은 와 변화를 나타낸다< 1-2-3> GAS FLOW R.I .

Fig. 1-2-3 GAS FLOW VS R.I

- 20 -

그림 은 증착온도 와 함량 및< 1-2-4a, b> (Deposition Temperature) Chemical Etch rate

를 나타내었다.

Fig. 1-2-4a TEMPERATURE VS ETCH RATE

Fig. 1-2-4b TEMPERATURE VS H2 CONTENT

- 21 -

그림 는 값과 의 를 나타낸 그래프다< 1-2-5> R.I 49% HF Etch rate .

Fig. 1-2-5 R.I VS ETCH RATE

본 실험결과에서 나타난 의 를PECVD Nitride Density 2.4 2.8∼ g/㎤ 로 유지하기위해선

값을 로 조절하면 된다 이때R.I 1.95 2.15 . H∼ 2의 함량조절은 신뢰도에 영향을 미친다.

가 큰 은 열팽창 이 커지므로 알루미늄 금속선과의Density Material (Thermal expansion )

열팽창 차이 를 줄이므로서 로 감소시킬 수(The difference of Thermal Expansion) Stress

있다.

따라서 본 실험실에서의 와 의 공정조건이 적절함을 알PECVD Nitride PECVD Oxynitride

수 있다.

- 22 -

현상1-3. CRACKING

막 증착 후 열처리과정에서 발생되는 은 반도체소자의 신뢰성문제를PASSIVATION Crack

야기 시킨다 이러한 은 알루미늄 금속선과 막의 열팽창 계수. Crack PASSIVATION

차에 의한 증가로 생긴다(Thermal Expansion Coefficience) Stress .

이때 생기는 는Uniaxial Stress

로 표현된다.

의 경우 증착온도 에 따른 발생 수는 그림PSG (Deposition Temperature) Crack < 1-3-1>

과 같다.

Fig. 1-3-l TEMP. VS CRACKS

위 그림은 증착온도가 온도 와 같아짐에 따라 이 거의 발생하지 않음ALLOY (430 ) Crack℃

을 알 수 있다.

- 23 -

그림 는 의 인의농도 에 따른 발생수를< 1-3-2 > PSG (Phosphorus Concentration ) Crack

나타내었다.

Fig. 1-3-2 GAS FLOW VS CRACKS

위의 그림에서 인의농도 이 커짐에 따라 수가 적어짐을(Phosphorus Concentration) Crack

알 수 있다. PH3 / SiH4 비율이 약 3%(7mol %, P2O5 에서 이 거의 없다) Crack .

알루미늄 금속선의 선폭 가 크고 두께가 두꺼울수록 수가 많아진다 이는(line width) Crack .

금속선과 맞닿는 막의 면적이 커지기 때문이다PSG .

와 같이 를 갖는 막은 응력 이 커짐에 따라 한점PSG Tensile Stress PASSIVATION (Stress)

으로 모여져 알루미늄의 중간위쪽에서 이 발생한다 그러나Crack . PECVD Nitride, PECVD

등 압축응력 를 지닌 막은 이런 현상은Oxynitride (Compressive Stress) PASSIVATION

없으나 가 에 이르면 산산조각 현상이 일어난다 또한Stress Critical point Shivering( ) . Crack

발생 수는 의 와 와도 큰 연관이 있다Under Layer Topology Film Step Coverage .

현 의 와 막에는 이 없다PECVD Nitride PECVD Oxynitride Crack .本社

- 24 -

에서 에 관한 연구1-4. PSG FILM Phosphorus doping level

막으로 사용되는 일반적인 에 관해서 많은 연구결과가 나왔다 그러므로PASSIVATION PSG .

본장에서는 최근 많은 연구가 진행되고 있는 에 대한 실험결과에 대해 설명하PECVD PSG

고자 한다.

실험에 사용된 장비는 명 을 사용하였으며 의 두께 및 굴절PWS(Model : Coyote 560) Film

율 을 측정하기 위해 과 를 사용하였으며 인(Refractive Index) NANOSPEC ELLIPSOMETER

농도 를 측정하기 위해 와(Phosphorus Concentration) PGT(Princeton Gamma-tech)

를 이용하였다Chemical Analysis .

먼저 의 선택에서Oxidant Gas NO, N2 에 대한 실험결과를 그림 과 그림O < 1-4-l> <

에 나타내었다1-4-2> .

Fig. 1-4-1 GAS FLOW VS WT % P

- 25 -

Fig. 1-4-2 GAS FLOW VS WT % P

이 실험에서 가스를 쓸 경우 적은NO Dopant Gas(PH3 량으로 원하는 농도를) phosphorus

얻을 수 있음을 알 수 있다 그래서 다음 실험들은 를 사용하여 각 공정조건의 변. NO Gas

화에 대한 의 농도변화를 관측하였다phosphorus .

그림 은< 1-4-3> PH3/SiH4 비율을 일정하게 한 후 변화에 따른 농도 변화Total Gas flow

를 나타내었다.

- 26 -

Fig. 1-4-3 NO FLOW VS WT % P

위 실험에서 의 농도변화는 에 거의 영향을 받지 않았음을 알Phosphorus Total Gas Flow

수 있다.

의 농도변화의 에 따른 결과를 그림 에 나타내었다Phosphorus pressure < 1-4-4> .

Fig. 1-4-4 PRESSURE VS WT % P

- 27 -

그림 에서 는 농도를 크게 변화시켜주는 요인이 아님을 알 수 있다< 1-4-4> Pressure .

다음은 에 따른 농도의 변화를 그림 에 나타내었다Deposition Temperature < 1-4-5> .

Fig. 1-4-5 TEMP. VS WT % P

낮은 온도에서 농도가 큰 것은 이 낮은 온도에서Phosphine P2O5를 형성하기 보다는 Trap

된 것이 아닌가 생각된다.

- 28 -

그림 은< 1-4-6> Dopant(PH3 와 증착속도 를 나타낸 것이다) Flow (Deposition Rate) .

Fig. 1-4-6 DOPANT FLOW VS DEP. RATE

그림 은< 1-4-7> SiH4 와 증착속도 를 나타낸 것이다F1ow (Deposition Rate) .

Fig. 1-4-7 SiH4 FLOW VS DEP. RATE

- 29 -

그림 은 와 값의 관계를 나타낸 것이다< 1-4-8> Gas Ratio R.I .

Fig. 1-4-8 GAS FLOW VS R.I

여기서 PH3/SiH4의 는 가 적절함을 알 수 있다ratio 20% .

그림 는 온도 및 농도에 따른 를 나타낸 것이다< 1-4-9> phosphorus Etch rate .

Fig. 1-4-9 WT % P VS ETCH RATE

- 30 -

에 관한 연구1-5. Step Coverage

층의 는 층 자체의 도 중요하지만Passivation step coverage passivation step coverage ,

밑에 있는 층의 상태에 따라서 층의passivation step coverage passivation step

가 결정되므로 본 실험에서는 층의 에 대한 실험을 수행했으며 이를coverage BPSG reflow

그림 에 나타내었다( 1-5-1) .

Fig. 1-5-1 BPSG REFLOW CHARACTERISTICS

- 31 -

또한 을 한 후 부근에서의 를 좋게 하기 위contact opening contact edge step coverage

한 실험에 대한 결과를 그림 에 나타내었다ref1ow 1-5-2 .

Fig. 1-5-2 Metal Step Coverage of Contact Reflow after Contact Opening

일반적으로 층의 는 의 밑부분에서 가passivation step coverage metal line negative s1ope

되어 의 원인이 된다 이를 억제키 위해서 기술을 도입하여 층의crack . sidewall passivation

를 향상시킬 수 있었으며 이에 대한 실험을 아래와 같이 수행하였다step coverage .

(1) metal deposition(0.75 μm)

(2) metal etch (dry)

(3) PECVD nitride(0.35 μm)

(4) RIE etch

(5) PECVD nitride(1.0 μm)

- 32 -

에 의한 층의 의 향상을 관찰해 보기 위해서 을Sidewall passivation step coverage sidewall

미리 형성시켜 층을 증착시킨 과 을 형성시키지 않고passivation sample sidewall

층을 증착시킨 위에 을 형성시켜 의passivation sample metal line metal line step

로 층의 를 간접적으로 관찰할 수 있으며 이를 그림coverage passivation step coverage ,

에 나타내었다 이 그림에서 알 수 있듯이 이 형성된 층1-5-3, 1-5-4 . sidewall passivation

에서는 가 존재치 않음을 알 수 있다 즉 가 몹시 심하거나metal void . topology ,

인 경우에는 층의 의 향상을 위해서는 공정multi-layer passivation step coverage sidewall

의 장점이 있게 된다.

의 경우 증착온도의 변화에 따른 의 변화를 관찰키 위해 증PECVD nitride step coverage

착온도를 와 에서 증착한 결과를 그림 나타내었으며 에서340 380 1-5-5, 1-5-6 , 380℃ ℃ ℃

증착한 층의 가 약간 향상된 것을 알 수 있지만 크게 향상되지는 않았다step coverage .

의 수행을 위해서 본사에서는 용으로 의 도입이4M DRAM passivation PECVD system

부족으로 불가피하게 되었다 이때 고려된 장비들로는 와capability . PWS ASM PECVD

인데 웨이퍼들을 직접 보내 와 등을 비교한 결과system , sample uniformity step coverage

이 우수함을 알 수 있으며 이 결과를 표 에 나타내었다PWS system , 1-5-1 .

표< 1-5-1> Comparison between PWS and ASM system

- 33 -

Fig. 1-5-3 Metal Void Formation Without Sidewall

Fig. 1-5-4 Step Coverage with Sidewall

- 34 -

Fig. 1-5-5 Step Coverage of PECVD Nitride

(Dep. Temperature : 380 , 1.0℃ μm)

Fig. 1-5-6 Step Coverage of PECVD Nitride

(Dep. Temperature : 340 , 1.0℃ μm)

- 35 -

에 관한 연구1-6. New system set-up (PE-PSG)

의 과제를 수행하기 위해 본 연구소에서 새로운4M DRAM PASSIVATION SYSTEM(PWS,

인 를 이용한 및 와 공정을GL 560) PLASMA P-doped Oxide Oxynitride Nitride set-up

하면서 의 특성을 아울러 분석연구 하였다 공정 을 위한 실험변수로PASSIVATION . set-up

는 공정온도 압력 으로 이Gas flow, (Temperature) RF frequency, RF power, (Pressure) ,

들 변수의 변화로 의 특성연구를 하였다Film .

막으로 사용되는 일반적인 에 관해서 많은 연구결과가 나왔다 그러므로PASSIVATION PSG .

본장에서는 최근 많은 연구가 진행되고 있는 에 대한 실험결과에 대해 설명하PECVD PSG

고자 한다.

실험에 사용된 장비는 명 을 사용하였으며 의 두께 및 굴PWS(Mode1 : Coyote 560 ) Film

절율 을 측정하기 위해 과 를 사용하였으며(Refractive Index) NANOSPEC ELLIPSOMETER

인 농도 를 측정하기 위해 와( Phosphorus Concentration ) PGT(Princeton Gamma-tech )

및 를 이용하였다FTIR Chemical Analysis .

공정 변수1)

사용 Gas①

ㆍ SiH4

ㆍ N2O , NO

ㆍ Ar

ㆍ 15 % PH3/Ar

- 36 -

Power②

사용ENI POWER Supplyer

PRESSURE③

1.0 1.5 torr∼

실험내용2)

N① 2 사용에 따른 실험O, NO Gas

를 증착시키기 위해 를P-doped Oxide Oxygen source N2 로 변화시켰다O, NO Gas .

이 강한 가스는Reaction NO N2 가스보다 재현성 이 좋으며 균일도O (repeatability) (

와 의 가 에 근접하는Uniformity ) Film R.I (Refractive Index ) Thermal Oxide ( 1.45 )

결과가 나왔다 의.( P-PSG R.I : 1.46 1.48)∼

은Fig. 1-6-1 N2 를 사용한 의 농도를 측정하였고 는 를 사O gas PSG P , (Fig 1-6-2 NO gas

용하여 를 종착시킨 결과이다PSG .

이 실험에서 가스를 쓸 경우NO Dopant Gas(PH3 량으로 원하는 농도를 얻을) Phosphorus

수 있음을 알 수 있다.

그래서 다음 실험들은 를 사용하여 각 공정조건의 변화에 대한 의 농도NO gas Phosphorus

변화를 관측하였다.

은Fig.1-6-3 PH3/SiH4 비율을 일정하게 한 후 를 변화시켜 농도변화를 나타NO gas flow

내었다.

이 실험에서 의 농도변화는 에 거의 영향을 받지 않음을 알 수 있Phosphorus NO gas flow

다.

- 37 -

에서는 변화에 따른 농도 변화를 살펴보았다Fig.1-6-4 RF POWER Phosphorus .

여기서 의 변화는 농노의 변화에 거의 영향을 주지 않았으며 에서RF POWER P , Fig.1-6-5

알 수 있듯이 압력 변화 또한 큰 영향을 주지 못했다 여기서 알 수 있듯이 농도(Pressure) . P

의 변화는 PH3의 에 민감하며 차후 실험 또는F1ow , PH3의 변화에 주의 할 필요가F1ow

있다.

- 38 -

N2O DOPING CURVE

Fig.1-6-1

- 39 -

NO DOPING CURVE

Fig.1-6-2

- 40 -

NO FLOW vs WT % P

Fig.1-6-3

- 41 -

RF POWER vs WT % P

Fig.1-6-4

- 42 -

PRESSURE vs WT % P

Fig.1-6-5

- 43 -

은(Fig.1-6-6> PH3/SiH4 비율에 따른 의 의 변화를 살펴. gas PSG R.I (Refractive Index)

본 것이다.

여기서, PH3/SiH9 가 정도에서 이 되어야하며 값은 정ratio 0.1 0.2 Control R.I 1.46 1.51∼ ∼

도로 되어야 함을 알 수 있다set-up .

Fig.1-6-6 Gas Ratio Vs R.I

- 44 -

은 농도 측정을 를 이용하여 간접적으로 측정하였으며 P Chemical Etch Rate ,

이는 의 특성변화 관찰에도 도움을 준다Film .

Fig.1-6-7 WT % P vs ETCH RATE

- 45 -

은 공정온도에 따른 농도는 측정한 것으로 여기서 P , , PH3/SiH4 변화 없이 온

도가 낮을수록 농도가 증가하는 것은 이P Phosphine P2O5로 존재하지 않고 이 내부에Film

된 상태가 많아지기 때문이다Trap .

의 그래프는 공정변수의 변화에 따른 를 나타낸 것 Uniformity∼

이다.

- 46 -

TEMPERATURE vs WT % P

for various PH3/SiH4 RATIOS

Fig.1-6-8

- 47 -

SiH4 FLOW vs DEPOSITION RATE

Fig.1-6-9a

- 48 -

DOPANT FLOW vs DEPOSITION RATE

Fig.1-6-9b

- 49 -

DOPANT FLOW vs CL%

Fig.1-6-10a

- 50 -

SILANE FLOW vs CL%

Fig.1-6-10b

- 51 -

TEMPERATURE vs CL%

Fig.1-6-11

- 52 -

POSITION vs WT % P USING NO

Fig.1-6-12

- 53 -

POSITION vs WT % P USING N2O

Fig.1-6-13

- 54 -

RF POWER vs DEPOSITION RATE

Fig.1-6-14

- 55 -

막 증착 조건에 따른1-7. PASSIVATION H2 분석Content

저온 에서 증착된 막의 결점중 하나는(Low Temperature ) , PASSIVATION PASSIVATION

막에 함유되어 있는 수소 이다(Hydrogen) .

차년도에서 언급된 바와 같이 소자 의 전기적 성질에 지대한 영향을 끼치는1 (Device) Si-N

막 내의 은 증착시 사용되는Hydrogen Film SiH4 NH3 에 함유되어 있는 수소이온이gas

증착시 함유되므로 고온 에서 증착된 의 수PASSIVATION FILM (High Temperature) Si-N

소 함유량 약 보다 매우 크다 약(Hydrogen Content : 4 5%) .( 15 40%)∼ ∼

따라서 공정조건중 비율Gas (NH3 : SiH4 의 변화 및 온도변화에 따른 수소함유량의 변화를)

용액의 식각속도 로 측정하여 수소함유량이 최소로 될 수 있는 조건BOE (Etch rate : /min)Å

을 관찰하였다.

차 실험1-7-1. 1

막 증착을 위한 비율과 온도변화를 과 같이 변화하여 실PLASMA Si-N Gas (Table 1-7-1)

험하였다.

(Table 1-7-1)

- 56 -

의 진행결과 와 같이 나타났다 이 결과 온도가 높을수록(Table 1-7-1) (Table 1-7-2 ) . ,

SiH4 의 비율이 클수록 수소함유량 은 적어짐을 알 수 있으나 만Gag (Hydrogen Content)

족스러운 결과가나오지 않아 차 실험을 실시하였다2 .

(Table 1-7-2) H2 CONTENT AND ETCH RATE

차 실험1-7-2. 2

차 실험 결과1 SiH4, NH3 의 사용으로 수소함유량은 커질 수밖에 없어Gas N2 를 일부 사

용하여 과 같이 실험하였다(Table 1-7-3) .

(Table 1-7-3)

- 57 -

의 진행결과(Table 1-7-3) NH3 대신gas N2를 이용하여 진행하면 수소함유량은 적어짐을

알 수 있다.

(Table 1-7-4) H2 CONTENT AND ETCH RATE

실험 결과3-3.

막의 수소함량은 온도와 비율에 따라 까지 변화됨을 알 수 있PASSIVATION Gas 15 40%∼

다.

막은 방법으로 형성PLASMA Si-N LPCVD (Low Pressure Chemical Vapor Deposition)

된 막에 비하여 수소함유량이 많음을 알 수 있다Si-N .

본 연구소에서 개발 중인 소자에서의 에 존재하는SRAM passivation layer H2 가 소content

자의 전기적 특성에 미치는 영향을 관찰하였다.

- 58 -

Fig. 1-7-1 H2 함량과 관계Etch Rate

- 59 -

Fig. 1-7-2 TEMPERATURE vs H2 CONTENT

- 60 -

Fig. 1-7-3

- 61 -

제 절 관련 응용연구2 PASSIVATION

현상에 의한 불량현상2-1. PASSIVATION PINHOLE DEVICE

막에 존재하는 현상은 추후 공정을 진행함에 따라PASSIVATION Pinhole Under layer

현상으로 금속선 단락 금속선 현상등으로 의 불량 및Metal (corrosion) , Pinhole Device

신뢰도 에 큰 영향을 주므로 개(Reliability) Pinhole Density ( / ㎠ 를 최소화시키는 것은)

매우 중요하다.

를 이용한 막 증착2-1-1. Vapox Reactor Passivation

를 이용하여 막을Vapox Reactor Passivation 3 Layer (PSG-SIO2 로 의 두-PSG) 8500Å

께로 증착시킨 후 를 이용하여 를 측정하였다Pinhole detector Pinhole Density .

그 결과 는Pinhole Densty 2.9ea / ㎠ 로 측정되었으며 이러한 결과는 일반 장비를CVD

이용하여 증착된 막 의 와 비교하여 나쁜 편은 아니나 추후 공정에 따(Film) Pinhole Density

른 불량은 감수하지 않을 수 없다Device .

따라서 차 실험에서는 두께를 에서, 2 PASSIVATION 8500 1.0Å μ 로 높인 후 측정한 결m

과 는 감소되었다Pinhole Density . (2.5ea / ㎠ 그러나 은 가 크므로) 4M DRAM Chip Size

상대적으로 당 의 수는 커지므로 를 이용한 의Chip Pinhole Vapox 4M DRAM

적용은 미흡하다PASSIVATION .

를 이용한 막 증착2-1-2. PLASMA PASSIVATION

의 실험결과 가 만족스럽지 못하므로 막을 형성하여2-1-1 Pinhole Density Plasma Si-N

두께 를 이용하여 측정하였다( : 8000 ) Pinhole Detector .Å

그 결과 는Pinhole Density 0.2ea /≤ ㎠ 로 나타났다.

- 62 -

차 실험은 두께를 에서2 PASSIVATION 8000 1Å μ 로 높여 증착시킨 후m Pinhole

로 을 측정을 실시한 결과Detector Pinhole 0.01ea / ㎠ 로 나타났다.

그러나 막의 을 최소한 하기 위해 막이 매우 우수함을PASSIVATION Pinhole Plasma Si-N

알 수 있다.

이 신뢰도에 미치는 영향2-2. PASSIVATION DEVICE

막으로 사용되는 의 질 는 최종 의 에 중요한 역할Passivation Film (Quality ) Device Quality

을 한다.

본 연구소에는 과 신뢰성 에 대한 실험결과를 서술하고자 한Device Prove-in (Reliability )

다.

신뢰성 실험방법은 아래와 같다.

- 63 -

막 증착조건2-2-1. PASSIVATION

공정

구분Vapox Reactor PLASMA CVD

GAS

15% SiH4 / N2

5 % PH3 / N2

O2, N2

100% SiH4

NH3

N2

증착온도 400℃ 360℃

증 착 막 PSG + SiO2 + PSG Si-N

증착두께 Total 8500Å 8000Å

P - wt % 3.5 ± 1.0 wt %

2-2-2. EDS FORMING GAS BAKE

ㆍ Temp. : 325 ℃

ㆍ 분위기 : N2, H2 Gas

ㆍ 시간Time : 12

신뢰성2-2-3. (Reliability) Test

ㆍ 시간24

ㆍ 시간500

ㆍ 시간 동안 를 실시하였다100 Reliability Test .

결과2-2-4. EDS·

과 에서와 같이 막을 막으로 사용한 것이( Table 5-1 ) ( Table 5-2 ) Si-N PASSIVATION

수율 이 높음을 알 수 있다EDS, (YIELD) .

- 64 -

결과(Table 2-2-1) EDS

불량원인별 분석(Table 2-2-2)

- 65 -

여기서 주 불량원인은 이며 는 보다OPEN/SHORT PLASMA Si-N PSG SODIUM ION(Na+)

에 대해 로 성질이 우수하며 기계적강도 가DIFFUSION BARRIER (Mechanical Strength )

우수하므로 상의 잇점이 있다Package .

신뢰성 결과2-2-5. (Reliability) Test

에서와 같이 신뢰성 결과 에 의거하(Table 2-2-3) (Reliability) Test GSS Reliability Spec

여 모두 합격하였다.

결과(Table 2-2-3) Reliability Test

- 66 -

이 의 에 미치는 영향2-3. PECVD NITRIDE PASSIVATION SRAM LOAD RESISTANCE

과1. PECVD NITRIDE PASSIVATION RL저항

소자에서SRAM RL저항은 에 적정한 수준의 를 하여 제조된Intrinsic Poly Impurity Doping

다 의 동작에 필요한 의 적정범위가 존재하며 이는. Device Standby Current , RL저항 값에

민감하게 영향을 받는다.

일반적으로 를 할 때 나트륨이나 염소 이온 등으로부터 을 방지하려Plastic Package Attack

면 용으로 보다는 가 더 효과적이라고 알려져 왔지Final Passivation Oxide PECVD nitride

만 후의, Nitride Passivation RL저항 값이 전의 그것보다 낮아져 이하Passivation Low Limit

가 되므로 이것이 문제가 되고 있다 의 를 낮추면. Poly load Implant dose RL저항치를 증가

시킬 수는 있으나 저항 값의 적정범위에 이르도록 를 조절하기는 어렵다, R Dose .

본 실험은 소자의 저항 값에 이 미치는 영향과SRAM Poly Load PECVD nitride passivation

원인을 분석하여 시 존재하는 잔여 수소기가 예 의 저항PECVD passivation Device( : Poly ,

의 에 미치는 영향을 연구함에 목적이 있다MOFET Oxide interface quality degradation) .

- 67 -

실험 방법2.

당사의 공정방법에 의해 저면에 형성된 위에 를 한 다음SRAM layer Poly Deposition

에 따른Implant dose RL 저항치의 변화를 관찰하기 위해 와Intrinsic poly Phosphorus

를dose 1.5 × 1014/ ~2.0 × 10㎠ 14 로 하였다 과/ Split . BPSG deposition Contact㎠

후에 를 하여 이 끝난 에 대해 한 조건당 장씩opening Metal Deposition Alloying Wafer 3 RL

저항 값을 측정하였다.

한편 총 두께Passivation layer (1.5 μ 의 일부를 로 대치하여 중m) FECVD oxide 2

를 형성시켰다 이는 후의Passivation layer . Nitride only passivation RL 저항치와의 비교를

위한 것이다.

본 실험의 진행과정을 에 도식적으로 묘사하였다Fig.2-3-1 .

Fig.2-3-1 Experimental Flow Chart.

- 68 -

실험결과 및 논의3.

은 당사의 에 대한 실험자료로서Fig.2-3-2 SRAM RL을 의Poly load Phosphorus implant

에 따라 한 것이다 이에 따르면 가 커짐에 따라dose Plotting . I / I dose RL은 감소한다 한.

편 1.7 × 1014/㎠ 이상의 에서는 후에 저항이 전보다 감소폭이 더 크다Dose Passivation .

또한 1.6× 1014/㎠ 2.0× 10∼ 14/㎠ 범위에서는 전후의Passivation RL 을 보여Degradation

주고 있다.

의Poly load RL은 다음의 식으로 간단히 표현할 수 있다.

식의 의하면 임의의 에 대하여 전후의(2) Dose Passivation RL 변화는 의, Impurity Full

을 가정할 때 의 변화로 대치될 수 있다 또한 가Ionization , Carrier Mobility . Poly Implant

한 뒤의 후속 열처리에 의해 되어 임의의 를 갖게 된다면Crystallize Grain size Poly load

의 의 총면적은 일정하다고 가정할 때 결과적으로 전후의Grain boundary , Passivation

에 영향을 미치는 는 의 변화일 것으로Mobility Factor Grain boundary Trap site density

생각된다.

- 69 -

Fig.2-3-2 The variation of RL resistance with

phosphorus implant dose variation.

- 70 -

본 실험에서 과 와의 관계를 다음과 같이 설명PECVD Nit. Passivation Trap site density

할 수 있다 일반적인 용 혼합기체인. Nit. deposition SiH4-NH3를 사용할 때 온도deposition

에 따른 내의 수소함량의 변화를 에 나타내었다 시에Nitride Fig.2-3-3 . Deposition Nitride

는 약 정도의 수소를 함유하며 확산 계수가 큰 수소는 그 일부가 과22wt.% , Metal Oxide

층을 통과하여 에까지 된다 에 도달한 수소는Po1y load diffuse-in . Poly load Grain

에 의해 전역에 확산되며 수소는 의 많boundary diffusion Poly , Grain boundary trap sites

은 부분을 선점하게 된다 이에 따라 이 진행되면 가 감소되게. Passivation Total trap sites

되며 의 는 증가하게 된다 이에 대한 도식적 그림을 에 묘사하였Carrier Mobility . Fig.2-3-4

다.

Fig.2-3-3 Iydrogen concentration as a function of substrate

temperature for SiN films deposited from SiH4 -NH3 gas mixture.

- 71 -

RL 의 원인을 분석하기 위해 다음과 같은 간접적 방법을 이용하였다 즉degradation . ,

와 를 써서 그중 를 만들어 주면 저면의 가 수소의PECVD oxide Nitride Layer Oxide

에 방해가 될뿐더러 의 두께 감소로 수소의 시간을 줄여Diffuse-in Nitride Diffusion Po1y

내의 수소량을 줄일 수 있을 것으로 생각된다 에서 이 결과를load Diffuse-in . Fig.2-3-5

보여준다 여기서 의 총 두께는 이며 두께 증가에 따라. Passivation layer 1.5 , Oxide㎛

에서의Higher dose RL 저항치는 전의 그것에 접근한다Passivation .

Fig.2-3-4 Schematic drawing of a polysilicon load

covered with LPCVD Si3N4 films.

- 72 -

Fig.2-3-5 The variation of RL resistance with phosphorus implant doses.

* (1) ; Tox = 0.8/ , T㎛ NIT = 0.7㎛

** (2) ; Tox = 0.5/ , T㎛ NIT = 1.0㎛

- 73 -

결 론4.

의 지형이 후에 크게 감소하는 이유는SRAM Poly load PECVD Nitride Passivation

시에 사용되는 의 수소 때문인 것으로 추징된다 수소의 확산과Deposition Gas mixture .

의 감소 등이 의 증가를 일으키게 된다Poly grain boundary Trap sites Carrier Mobility .

을 이용한 실험이 이 설명을 뒷받침해 준다Double layered passivation .

변화에 관한 연구2-4. VT

층이 소자의 전기적 특성에 어떠한 영향을 미치는지에 대해서 분석 연구하PASSIVATION

기 위해서 당사에서 생산중인 소자에 층으로, 64K EPROM PASSIVATION 5% PSC, 2%

PSG, PECVD OXIDE, mu1ti-layer (undoped oxide 3,000 A + 5% PSG, 4000 +Å

등을 각각 도포하여 도포하기전의undoped oxide 3000A) , VT값과 값 도포한 후의BV , VT

값 값을 각각 비교하여 표 에 나타내었다BV 2-4-1 .

이 표에서 알 수 있듯이 각 층이 소자의 전기적 특성에 미치는 영향이 거의 없passivation

음을 알 수 있다 일반적으로 의 경우에는 소자의 게이트지역에 가 걸. PECVD electric field

려 VT의 변화를 유발시킨다고 알려졌는데 본 실험결과에서는 그렇지 않음을 알 수 있었다.

각각의 층의 소자의 전기적 특성에 미치는 영향을 보다 더 연구 분석하기 위해passivation

서 소자의 가장 중요한 특성인 를 수행하였다EPROM charge retention test .

- 74 -

각각의 층이 도포된 소자를 의 에서 시간동안possivation EPROM 200 Hot oven 24 bake℃

한 후 소자의 트랜지스터의read, write VT값을 시간에 대해서 도시한 결과를 그림 2-4-1,

에 도시하였다 이 그림에서 알 수 있듯이 시간이 증가함에 따라2-4-2 . VT값이 감소하는

데 의 경우에서는 트랜지스터의, 5% PSG read write VT값의 감소가 가장 작음을 알 수 있

다.

- 75 -

표< 2-4-1> Comparison of Electrical Data Between Pre and Post Passivation

- 76 -

Fig.2-4-1 VT Change of write Transistor

(Bake Temp. : 200 )℃

- 77 -

Fig.2-4-2. VT Change of Read Transistor

(Bake Temp. : 200 )℃

- 78 -

이 소자의 스피드에 미치는 영향에 대한 연구2-5. Passivation

일반적으로 층을Passivation PECVD Si3N4로 사용하제 되면 가 게이트지역에electric field

걸려 소자의 전기적 특성의 변화를 야기시킨다고 알려져 왔다 하지만 전기적 특성의 변화.

를 감지하기란 그리 쉬운 일이 아니므로 본 실험에서는 당사에서 생산중인 을64K SRAM

이용하여 층으로써의 와 가 소자의 스피드에 미치는 영향passivation PECVD Nitride Oxide

을 연구 분석하였다 이를 위해서 아래와 같은 순서대로 실험을 진행하였다. .

(1) ALLOY 1

(2) EDS TEST 1

(3) PASSIVATION (PECVD NITRIDE, OXIDE)

(4) PAD DEFINITON

(5) ETCH & P/R STRIP (DRY, WET)

(6) EDS TEST 2

(7) ALLOY 2 (NORMAL, H2 (100%) )

(8) EDS TEST 3

위의 실험순서에서 층을 와 로 와 을 과passivation Oxide nitride , Pad etch P/R strip wet

그리고 공정에서dry Alloy 2 H2가 함유된60% N2와 100% H2의 분위기로 각각 실split

험을 하였으며 이에 대한 결과를 표 에 나타내었다2-5 .

아래 표에서 알 수 있듯이 층에서의 증가가 보다 크며PECVD nitride speed oxide , pad

와 의 공정이 공정보다 의 증가가 큼을 알 수 있지만 공etch P/R strip dry wet speed , alloy

정의 변화가 소자의 에 미치는 영향은 거의 없음을 알 수 있다speed .

- 79 -

표< 2-5> SPEED DIFFERENCE OF PROCESS SPLIT

PROESSS SPLIT SPEED(TEST2-TEST1)△

passivationPECVD nitride

PECVD oxide

4.9

2.6

pad etch

etch/dry, strip/dry

etch/wet, strip/dry

etch/wet, strip/wet

2.6

1.9

1.3

alloy 260% H2 in N2

100% H2

0.1

0

에서의 에 관한 연구2-6. Al-based Metal Line Stress Induced Electromigration

서 론1.

을 기판으로 사용하는 에 있어서 혹은 의 은Silicon IC devices Al Al-based alloy thin film

높은 전기전도도를 갖고, SiO2 에 대한 점착력이 좋으며 에 대한 저항이, Si ohmic contact

낮은 점들 때문에 으로 이용되고 있다 그러나 진공에서 증착시킨interconnection . Al thin

은 부근 혹은 그 이하의 온도 에서 열처리를 하고나면 나 혹은film 400 ( ) hillocks℃

이 발생하며 이의 주원인은 한 과 그 밑의depressions soft metal film harder layers(Si or

SiO2 간의 열팽창계수 차이로 인한 열응력으로 풀이되고 있다 즉 이와 같은 열응력은 적당) . ,

한 온도로 가열될 때 입내원자확산 입계원자확산 및 입계 미끄러짐등의 을 통, mechanism

해 이완되며 그 결과로 비가역적인 변형 응력의 에 따라 나 이( sense hillocks depressions)

형성 된다.

- 80 -

지금까지 의 응력이완현상 및 표면의 현상 등의 기본적인 연Al thin film Al reconstruction

구와 더불어 에 를 첨가하여 원자이동을 억제하는 방법 위에 층을 적층Al additive Al Al Al-O

하는 방법 및 아래에metal WSi2을 형성시켜 열응력을 완충시키는 기술 등이 시도된 바 있

다.

본 연구에서는 표면과 폭을 가진 에서 열처리 후 나타나는 표면flat metal 2 Al metal line㎛

을 관찰하고 열처리조건과 적은양의 첨가에 따른 변화 등을 분석하reconstruction , Cu MTF

였다.

실험 방법2.

모든 은 및 을 초기진공Al-based thin film Al-1.5% Si Al-1% Si-0.5% Cu target 230 ,℃

도 3 × 10-7 이하에서Torr SiO2가 약 정도 덮인 기판위에 증착시킨다3000 Si .Å

관찰2-1. Flat surface morphology

두 종류의 조성을 가진 두께 를as-deposit metal films( : 7500 ) N∼ Å 2분위기에서 각각 25

의 온도로 시간 분 동안 열처리한 후 을 통해 표면을 관찰한다0 , 350 2 30 SEM .℃ ℃

보호막이 입혀진 에서의 변형관찰2-2. PE-nitride fine-lined metal film

작업에 의해Conventional photo & etch ~2 μ 폭을 갖는 을 형성시킨 다음m metal line ,

안정화를 위해structure 430 , N℃ 2 + H2 기체분위기에서 분간 한다30 annealing .

는 온도에서 약 정도 증착시킨다 보호막을 입힌 후의PE-nitride 350 9,000 10,000 .℃ ∼ Å

열처리는 N2 분위기에서 각각 의 온도로 여러 시간별로 실시한다 그다음 보250 , 350 .℃ ℃

호막을 완전히 제거한 뒤 에 나타난 변형을 관찰한다metal line .

- 81 -

측정2-3. Life time

와 같은 길이 의 를 형성시킨 후 보호막을 정Fig. 2 3000 metal stripe PE-nitride 9,000㎛ Å

도 증착시키고 에서 시간별로 열처리한다 측정조건은 온도250 , 350 . MTF 150 ,℃ ℃ ℃

전류밀도는 1.5 × 106A/㎠ 이다 의 폭은. Straight stripe 2 μ 로 고정시켰다m .

- 82 -

Fig.2-6-1 Experimental procedure for observation of

thermal mismatch-induced deformations.

- 83 -

Fig.2-6-2 Schematic drawings of (a) metal stripe and

(b) its cross section for MTF test.

- 84 -

결과3.

열응력의 이완에 따른 표면의 굴곡현상3-1 metal

의 은 에서 을 하여 얻은Fig.2-6-3 (a) 230 Al-1.5% Si target sputtering as-deposit℃

의 표면을 나타낸다 초기의 결정립 크기는 약 정도이다 의 은film . 6,500 . Fig.2-6-3 (b)Å

후deposition N2분위기로 에서 시간동안 열처리한 것으로 내외의 가250 2.5 1 hillocks℃ ㎛

형성된 것을 보여준다 또한 의 와 은 각각 에서 시간 에. Fig.2-6-4 (a) (b) 350 2.5 , 430℃ ℃

서 분간 열처리한 것으로 압축응력이완에 따른 변형 이30 , (hillocks) annealing temperature

의 증가에 따라 심하게 나타남을 알 수 있다.

한편 은 열처리 후에 를 약 정도 시킨 후 관찰Fig.2-6-5 PECVD oxide 8,000 depositionÅ

한 표면인데 의 와 비교해 볼 때 마치 가 더 커진 것처럼 보이지만, Fig.2-6-4 (a) hillocks

를 제거하면 원래의 크기와 같음이 보고 된 바 있다oxide .

- 85 -

Fig.2-6-3 Scanning electron micrographs of (a) as-deposit film and

(b) annealed one (at 250 for 2.5h) after deposition℃

- 86 -

Fig.2-6-4 Scanning electron micrographs of the metal films annealed

(a) at 350 for 2.5 hours and (b) at 430 for 0.5 hour after deposition.℃ ℃

- 87 -

Fig.2-6-5 The observed hillocks on the thin metal films

passivated by PECVD oxides ( 8,000A)after annealing.∼

(a) Anneal condition : 250 / 2.5 h℃

(b) Anneal condition : 350 / 2.5 h℃

- 88 -

의 현상3-2. Metal line tearing

작업후의 을 가 보여준다 은Photo & etch well defined metal line Fig.2-6-6 . Fig.2-6-7

후 에서 분간 열처리한 것으로 에passivation 430 30 surface edge tearing potential sites℃

가 관찰된다 이를 에서 동안 하면 의 에서. 350 5h additional heating metal line edge℃

현상이 일어남을 에서 알 수 있다 한편 의 은severe opening Fig.2-6-8 . Fig.2-6-9 (a), (b)

후 와 를 오가면서passivation 350 room temperature (1h at 350 , 10min at room℃ ℃

열처리를 받은 것으로 에서 머문 시간은 였다 이 경우 현저한tamp.) cyclic 350 total 5h .℃

현상이 관찰된다tearing .

측정결과1-3-3 Life time

측정을 위한 는 에 도시되어 있다 변수로서는Life time metal stripe Fig. 2 . 'passivation

후 열처리와 첨가 가 있다 한조건의 집단으로350 , 2.5h ' 'Cu ' . test identical metal℃

는 개로 하였다 은 조성의 의stripe 50 . Fig.2-6-10 Al-1.5% Si metal stripe life time data

로서 보호막을 입힌 후 열처리하지 않은 것 과 열처리한 것 을(triangle) (circle) lognormal

하여 대비시켰다 상기 조건하에서 의 가 열처리하지 않은 것은plotting . test metal line MTF

시간이지만 열처리를 하면 시간 정도로 감소된다 또한 표준편차80 , 27 . ( = ln( t50/t16 ) )σ

는 각각 로 나타난다0.47, 0.81 .

또 하나의 변수로서 첨가에 따른 는 에 도시되어 있foreign atom(Cu) life time data Fig.11

다 첨가시에도 열처리하지 않은 것과 한 것의 는 각각 시간 시간으로 나. Cu MTF 1500 , 510

타나며 둘다 의 시간 보다 월등히 높다, Al-1.5% Si metal strip MTF(80 ) .

- 89 -

Fig.2-6-6 The well-defined Al-metal lines after metal etch process

Fig.2-6-7 The tearing potential sites at the edges of metal lines

heat-treated at 430 for 0.5 hour after PECVD nitride passivation.℃

- 90 -

Fig.2-6-8 The severe openings at the edges of metal lines further

heat-treated at 350 for 5hours after the annealing.℃

- 91 -

Fig.2-6-9 The severe openings at the edges of metal lines further cyclic

heat-treated between room temperature for 10 min. and 350 for℃

1 hour, repeatedly five times after the anneal.

- 92 -

Fig.2-6-10 Life time test results of the Al-1.5% Si metal stripes.

Test condition : l50 , 1.5× 10℃ 6 A/㎠, : 3000 , w : 2ℓ ㎛ ㎛

: hot heat-treated after passivation▲

: additional heat-treated at 350 for 2.5 hours○ ℃

- 93 -

Fig.2-6-11 Life time test results of the Al-1.5% Si stripes(triangle)

and the Al-1.0 % Si-0.5 Cu ones (circles) Test

condition : 150 , 1.5 × 10℃ 6 A/㎠, = 3,000 , w = 2ℓ ㎛ ㎛

, : not heat treated after passivation● ▲

: additional heat treated at 350 for 2.5 hours○ ℃

- 94 -

두 경우의 는 각각 으로 첨가에 따라 는 높아지지만 값이 커져0.73, 1.06 , Cu MTF testσ σ

초기에 할 확률 또한 높아지는 것으로 나타난다fail .

논의4.

진공에서 기판위에 증착된 은 와의 열팽창 계수차이로 인해 상온에서 인장Si AI thin film Si

응력을 받는다 이와 같은 에 의한 응력의 온도에 따른 변화를 보면 다음. thermal mismatch

과 같다 기판위에 의 에 대하여 온도에 따른 응력변화는. Si 4600 AI filmÅ

여기서 열팽창 계수차이, :α△

Ef / (1-vf 의 축 탄성계수) : thin film 2

식에 의하여 초기값 으로부터 선형적으로 감소한다( 250MPa) (rate : -2.17 MPa/deg.) .∼

의 약 이상의 온도로 가열할 때 점차 압축응력이 나타나며 초(Fig.2-6-12 line ). 140 ,① ℃

기응력 이완시간 동안 유지했다가 온도를 더 올려서 유지하는 반복적 가열을( 3h ) 32∼

까지 한 결과가 에서 톱날모양으로 나타난다 초기응력이완 시간까지도 잔0 Fig.2-6-12 .℃

류하는 나머지 응력을 온도에 따라 로 나타내었다 임의 온도에서 적절한 응력차이line .②

만큼 변형 시간동안 유지할 때 간의 응력차이만큼 변형의 잠재력을 갖는다고 할line ,① ②

수 있다.

따라서 한 의 표면에 응력이완의 증거인 비가역적 변형 이 나flat thin metal film (hillocks)

타내는데 열처리 온도의 증가에 따라 의 밀도와 크기가 증가하는 현상은 위의 이론, hillocks

과 실험결과에 잘 합치된다.

- 95 -

Fig.2-6-12 Stress in aluminum films as a function of

temperature.*

기판위에 의 의* (001) Si 5000 thermal oxide / 4500 Al thinÅ Å

을 입힌 길이film 25 ㎜ 폭, 2 ㎜ 두께 약 의 에 대하, 115 sample㎛

여 에서 선 회절을 이용한, miniature furnace X cantilever beam

를 사용하여 얻은 이다technique data .

- 96 -

의 은 를 한 의 단면을 도식적으로 나타Fig.2-6-2 (b) PECVD nitride passivation metal line

낸 것이다 이 단면은 측정용 에도 적용된다 이와 같은 구조에서. MTF metal stripe . metal

이 상온에서 받는 힘은 다음과 같다line .

여기서, σNIT 에 접한 의 내부응력: metal line PE-NIT.

의 두께t : PE-NIT.

의 두께T : metal

의 폭W : metal

따라서 이 받는 응력은 아래와 같다, Al line .

여기서, Al 의 단면적: metal line

가 와 직접 접촉할 때 받는 압축응력은 약 정도이다 그러나 우PECVD nitride Si 900 MPa .

리의 에서는 약 정도의 가 완충역할을 하므로 실제의sample 3,000 thermal oxideÅ σNIT는

약 정도라 가정할 때 상온에서의250MPa , σl 은 약 정도로 생각된다 온도에 따른500MPa .

σl 의 변화를 의metal line tensile yield streneth(σy 의 변화와 함께 에 도시하) Fig.2-6-13

였다 여기서. σ0은 의 온도에 따른 탄성적 응력변화를 나타낸다flat Al thin film(4600 ) .Å

- 97 -

Fig.2-6-13 The variation of tensile stress( σl ) of the metal line

passivated by PE-NIT. with increasing temperature.

- 98 -

우리의 실험 조건중 시에 은 여전히 인장응post-passivation anneal(at 350 ) metal line℃

력상태 에 있으며 항복응력이상임을 에서 알 수 있다 에( 100MPa) Fig.2-6-13 . Metal line∼

가해지는 인장응력으로 인해 내에서의 형성 는 효과적으로 낮아지며 따Al vacancy energy

라서 국부적인 와excess vacancies σy 보다 높은 σl 때문에 현상에 의한diffusional creep

변형이 일어날 것이다 비가역적 변형으로서 나타나는 의 현상은 실험결과. metal line tearing

에서 제시한바 있다 에서 연속적으로 동안 열처리한 경우보다 씩 회 동안 상. 350 5h 1h 5℃

온과 간을 주기적으로 열처리한 경우에 더 많은 가 나타나고 이350 tearing sites crack℃

더욱 깊어지는 이유는 열처리 초기에 이 형성되기 때문으로 이것이, higher strain potential

반복되는 후자의 경우에 상태가 더 심각하다metal opening .

후의 추가열처리 와 적은 양의 원자 첨가효과를 보기위해Passivation (350 , 2.5h) Cu℃

3,000 μ 길이의 에 대한 을 측정하였다 추가열처리m straight metal stripe Median life time .

를 받은 는 과 같이 많은 를 이미 갖고 있으므로stripe Fig.2-6-8 tearing sites MTF test

조건하에서 가 가속화된다 일반적으로 에 의한failure rate . electro-migration metal stripe

의 변형은 특정 로 들어오고 나가는 원자 의 차이 즉volume element flux , flux divergence

때문에 일어난다 이와 같은 에 영향을 미치는 요인들로는 농도구배 온도. flux divergence ,

구배 상호인접한 입계의 특성차이 및 국부적 전류밀도차이 등이 있다 가 있, . Tearing site

는 부분은 실제 단면적 감소가 일어나 전류밀도가 증가한다 또한 부위에는. crack tip

의 집약이 일어나며 에 의한 열 발생으로 과electric field line , Joule heating crack tip thin

내부 사이에 국부적 온도구내가 형성된다film .

- 99 -

이로 인한 의 증가로 가 증가한다flux divergence open failure rate . (Fig.2-6-10)

원자첨가 에 따른 의 증가는 우리의 실험결과에서도 나타났다 이 효과는Cu (0.5%) MTF . ,

로 인한 기구로 설명되고 가 거의 입계확산 기구에stress diffusional creep electrotransport

의해 일어난다고 생각하여 확산의 주요 매개체인 와의 가 더 높은, vacancy binding energy

원자가 주로 입계에 편석되거나 석출되어 원자의 확산을 방해하는 데서 비롯된다고 풀Cu Al

이된다 첨가의 경우 초기 확률이 큰 것은 시에 형성될 수 있는. Cu failure metal etch edge

가 원인일 수도 있다 첨가시에도 역시 추가열처리를 받은 경우의depression site . Cu MTF

가 작고 표준편차는 더 큰 것으로 나타났다. (Fig.2-6-11)

결 론1-5

실리콘 에서 으로 사용하는 은 기판과 아래위에IC devices interconnection AI metal line Si

접한 물질과의 로 인해 인장응력상태에 있다 특히dielectric thermal mismatch . passivation

로서 의 경우 현저하게 나타나며 이에 따른 에서의 비가역layer PE-CVD nitride , metal line

적 변형이 존재함을 알았다 비가역적 변형의 정도는 후 추가열처리에 의해 더. passivation

심해지며 이에 따른 의 감소가 일어난다 첨가에 따른 의 증가는 현저하나MTF . Cu MTF

문제를 개선하여 초기 를 감소시켜야하는 문제가 있다metal etch failure rate .

- 100 -

층이 구조의 의 특성에 미치는 영향2-7. PECVD nitride O-N-O interpoly capacitor TDDB

연구

의 기술개발진행결과 에서 재료는Stacked capacitor thin dielectric 4M DRAM plate

실리콘이 적합하고 용 는in-situ doped amorphous capacitor dielectric layer

구조가 최적임이 밝혀져서 이 에 미oxide-nitride-oxide , PECVD-nitride passivation TDDB

치는 영향은 상기구조를 통하여 분석 연구하였다.

이전의 연구결과에 따르면 이 로만 형성되어 있을 때thin dielectric oxide , PE-NIT.

은 특성을 저하시키는 것으로 나타났다 이경우의 는 구조passivation TDDB . capacitor MOS

를 갖고 있는 것이었다 본 연구에서는 로 둘러싸인. P-doped silicon plate O-N-O

에서 단지 를 한 것과 하지 않은 것에 대하여 그dielectric capacitor PE-nitride passivation

결과를 비교분석하고자 한다.

실험 방법1.

과 같은 공정을 통하여 구조의 를 제Fig.2-7-1 oxide( 40 )-nit.( 70 )-oxide capacitor∼ Å ∼ Å

조하였다 측정에 의한 계산에 따르면 의. Capacitance dielectric layer effective thickness

는 약 인 것으로 나타났다 이와 같이 구성된 구조를 에 나타내160 . capacitor Fig.2-7-2Å

었다 상기 구조는 두께 재현성 실험결과에 따른 최적공정 조건을 따라 를. O-N-O capacitor

구성하였으므로 모든 에서 하다sample identical .( < 5%)

- 101 -

Fig.2-7-1 Experimental procedure for TDDB tests.

- 102 -

(a)

Poly - 2 Area = 2.89 × 10-4㎠

Fig.2-7-2 (a) Plan view and (b) crossectional view

of interpoly capacitor structure.

- 103 -

Fig.2-7-3 Life time test results

- 104 -

Fig.2-7-4 MTFs with the variation of stress fields.

- 105 -

실험결과2-2

결과를 에 제시하였다 이에 따르면O-N-O dielectric life time test Fig.2-7-3 . applied

를electric field 9.0MV / cm 로 했을 때 에 무관한PE-nit. passivation dielectric life

을 나타냄을 알 수 있다time . 10.5MV / cm 의 를 가했을 때는constant electric field

에서 특성에 약간 나빠진다random failure region breakdown .

한편 에 따른 변화를 에 나타내었다 한 것applied stress field MTF Fig.2-7-4 . Passivation

과 하지 않은 것이 거의 대등함을 알 수 있다.

논의2-3

가 좋은 층은 두 가지 요인에 의해 의Moisture resistance PE-nitride passivation capacitor

특성을 변화시키는 것으로 알려져 있다 즉 와 층에 함breakdowm . , 'thin film stress' 'nitride

유된 수소가 그것이다 이중 수소는' . SiO2와 사이의 계면에서 의 변화를 일으키Si trap site

는 요인으로 특성에 더 민감하게 작용한다breakdown .

은 각각 의 전형적인 측정 이다 많은 수소를Fig.2-7-5, 6 LP, PE CVD nitride FTIR plot .

포함한 의 경우 현저한 를 나타낸다( 20 at % ) PE-nitride Si-H, N-H bond peak .∼

에서 의 특성이 과 거의 무관한 이유는Fig.2-7-3, 4 dielectric breakdown passivation

구조중 층이 수소 확산의 로 작용하기 때문이다O-N-O LPCVD thin nitride barrier .

- 106 -

Fig.2-7-5 Typical spectrum of infrared spectrum for the LPCVD nit. film.

- 107 -

Fig.2-7-6 Typical spectrum of infrared spectrum for the PE-nit. film.

- 108 -

제 장 에 관한 연구2 PACKAGE

- 109 -

제 장 에 관한 연구2 PACKAGE

제 절 을 위한 설정변수1 4M DRAM Package Type

최근 산업의 급격한 지향 추세에 기인하여 방법의 다양화에 대한 요구가I.C. VLSI packaging

증대되어 가고 있다 년대 초반에 으로부터 종반에. 1960 TDCAN DIP(Dual-In-Line

이 개발되어 현재에 이르기까지 특성에 따라 매우 다양한 이Package) device package type

이용되고 있다.

일반적으로 을 설정하기 위해서는 다음과 같은 변수를 고려해야 한다package type .

회로의 집적도 수o (pin )

o chip size

사용될 환경의 제한성o

장비의 기대수명o

내의 허용공간o system

방출하여야 할 열량o

의 가격o system

이용 가능한 기술o assembly

신뢰성 및 공급유용성o

표 에서는 여러 가지 기술에 대하여 간략하게 비교설명을 제시하였다 현재2-1-1 package .

선진국에서 제조되고 있는 의 경우 이 약 이 약1M DRAM plastic DIP 80%, CERDIP 10%

정도 이용되고 있다.

- 110 -

표 의 비교< 1-1> PACKAGE TYPE

Type구분

DIPFLATPAKS

CHIPCARRIER

SOPackage

OthersPlastic DIP

CeramicDIP

CERDIP

특징

ㆍ저렴한가격

ㆍCopperlead frame사용시powderhandling능력 향상ㆍ고순도고품위의plastic사용으로고집적도에따른package에 대응 가능

ㆍ내습성이양호ㆍ봉합뚜껑이 있음ㆍMOS

용PROM에package

서 투명한유리뚜껑을이용

및ErasingESD방지에유용

ㆍ가장값싼Hermetic기술ㆍ내습성우수ㆍ가격이Ceramic

보다DIP저렴ㆍBull'seye개발로lid

EPROM에MOS

사용 가능

ㆍ 의IC실장능력이양호ㆍ외형특징평탄:평형 낮음,ㆍ 수가lead이상일20

때적용하면잇점

ㆍ 가lead의carrier

면에 부착4ㆍ많은를lead

지니는소자에적응ㆍ향후우주탐사선및 군사용

에device이용될것임

ㆍDIP의초축소형태ㆍsurfacemounti에ng

의해부PCB

착

-

단점

ㆍ피막수지에의한 Gold

의wire늘어짐(sagging)ㆍ 이chip크면 열방출의문제점이있음

ㆍ방열특성저조ㆍ소형으로취급이어려움

ㆍSolderin와g board

package간에열팽창계수

가match않됨ㆍ상업용

엔system사용상어려움

-

비고

ㆍ 은 전체 중DIP type package type이용도가 가장 높다 약.( 93% )ㆍ 간격lead : 0.1 inchㆍ 간격Rows of leads :< 20 pin : 0.3 inch> 24 pin : 0.6 inch

ㆍdieattach

와cavity방열특성과관련하여leaded.leadless,

및plasticceramic등으로나뉨

ㆍPinGridArray

ㆍChip onBoardㆍTAB

- 111 -

제 절 과 관련된 문제점2 Package material

최근 후에 가 감소되는 이유로는 와 의 열팽창계수 차package yield molding compound chip

이로 인한 때문에 생기는 균열 의 내습성thermal stress (crack), molding compound

과 알파 입자에 의한 에서 발생하는 열의 방출능력(moisture resistance) soft error, chip

저조 및 의 영향 등이 있다ESD(Electrostatic Discharge) .

1. Thermal Stress

후에 와 의 표면보호막층 및 에 작용하는 는Molding die die (passivation layer) wire stress

다음과 같은 방식으로 유도될 수 있다.

과 간에 열팽창계수 차이가 없다고 가정하면Lead frame chip ,1) 와mold compound

조합체 사이에 작용하는 은chip-lead frame strain

vc 의; chip strainEc ; effective modulus

Fc 에 작용하는 힘; chip

αc ; 의 열팽창계수chip

T△ 온도차;

Ac 면적; chip

으로 나타낼 수 있다 에 대해서도 위와 같은 을 적용하고 식. Mold strain force equilibrium

1) 의 경우 이 가정은 무리가 없다Ni-base lead frame alloy .

- 112 -

을 이용하면,

에 작용하는 는chip stress

로 표시된다.

식에서 알 수 있듯이 를 줄이기 위해서는 열팽창 계수가 의 그것과(2) thermal stress chip

같으며 가 낮은 를 사용해야 한다 일반적으로stiffness molding compound . molding

의 열팽창계수는 의 것보다 크다 따라서 기본적으로 이용되는 수지compound chip . plastic

에 를 첨가하여 를 낮추는 방법을 모색해야 할 것이다additive stiffness .

내습성 및 알파입자에 의한2. soft error

방법을 적용할 때 내의 나트륨이나 염소이온 같은Plastic DIP package molding compound

불순물의 양을 줄이고 접착력을 증대시킴으로 내습성을 향상시킬 수 있다 의 경우. CERDIP

내에 저습도를 유지하기 위해 물질이나 이 녹으면서 뚜껑 밀봉package die bonding preform

하는 동안 형성되는 실리콘 원자와 물분자가 반응하여 를 형성토록 하는 방(Lid seal) silica

법도 제안되고 있다.

- 113 -

한편 입자에 의한 가 의 가장 큰 단점중의 하나였으, soft error epoxy molding compoundα

나 지금은 매우 개선되어 0.001 Counts/㎠ 의 수준까지 만족시킬 수 있게 되었다 이는.hr .

구성성분인 충진제 제조시에 우라늄과 트륨량이 낮은 원료를 사용하고 제compound silica

련방법을 개선하였기 때문이다.

방열3. (Thermal Dissipation )

내의 에서의 온도상승은 방열 매개체인 등의Chip junction lead frame, molding compound

온도를 증가시킨다 방열 매개체의 온도변화는.

Tj 온도; junction

To 매개체의 초기온도;

Rs-m 와 매개체 사이의; substrate thermal resistance

Rc-s ; 과 사이의chip substrate thermal resistance

Rj-c 과 사이의; junction chip thermal resistance

Ps,Pc,Pj 각각 에서 소모된; sub, chip, junction power

로 표현된다 위와 같이 발생되는 열을 효율적으로 방출시키려면 열전도도가 높은. lead

을 사용해야 하며 의 방열특성도 우수해야 한다frame mold .

방열특성면에서 보다 을 쓰는 것이 유리할 수 있Ni-base lead frame Copper-base frame

다 더욱이 는 피로강도 측면에서도 보다 우수하다 그러. Copper-base alloy Ni-base alloy .

나 과의 열팽창계수 차이는 가 더 큰 점에 유의하여야 한다chip Copper-base alloy .

- 114 -

4 . ESD( Electrostatic Discharge )

정전기의 방전은 전기적 과응력 이라는 불량의 근본원인( EOS ; Electrical Overstress )

이 된다 불량은 최초의 정전기 발생원 예를 들면 합. EOS ( , charged person, plastic bag,

성직물 등 으로부터 시작되어 를 거쳐 방전될 경우 유전충이나 등에) device p-n junction

구멍을 낼 정도가 된다 시 에 민감한 부품과 고집적회로 부품들은 사람이. Packaging ESD

나 기계에 의해 운반 처리될 때 정전기에 노출될 위험에 직면한다, .

가 로 인한 불량의 모델. ESD

사람이 단순히 움직일 때 가령 의자에서 일어나 방안을 걷고 옷감을 만지는 행위중에도

이상의 정전압이 발생한다 보통 가 에 가해지면15,000V . ESD pulse device device

를 저하시킬 뿐 아니라 심지어는 까지 녹여버린다 이와 같은 모델parameter p-n junction .

에서 등가회로는 그림 에 나타내었다2-4-1 .

그림< 2-4-1> Human body equivalent circuit

- 115 -

사람의 정전용량 Cb를 저항을 이라 할 때 몸에 축적된 정전에너지는100PF, 1,500Ω

이다 위의 에너지가. 0.1 μ 동안에 소모된다면 평균소모 전력은 수 킬로와트 정도이다.sec .

일반적으로 표면에 직경chip 5 6∼ μ 의 홈 을 형성하는데 약m (defect) 1 μ 정도가 필요하므J

로 이 에너지는 순간적으로 부위를 녹이기에 충분하다junction .

나. Protective materials

보호재료로서 물질에서 요구되는 특성은ESD packaging

마찰전기 발생이 저조할 것 물질특성o . ( )

정전하의 소모가 용이할 것o . (Rs값이 적을 것)

이 이루어질 것o shielding .

급격한 전하방출을 제어할 것o .

의 이 일어나지 않을 것o conductive material shedding .

부식저항이 클 것o .

상대습도에 따라 정전하 소모시간 변화가 적을 것o

등이다 여러 종류의 용 보호재료에 대하여 표 에서 특성을 비교하였. packaging ESD 2-4-1

다.

- 116 -

표< 2-4-1> Protective Packaging Materials

구분material

특성 단점 비고

카본이 주입된Polyolefin orNylon

ㆍ전기전도도가보다polyethlylene

우수 정전기.발생감소ㆍ정전기장 차폐양호ㆍRs 10〈

5 /Ω □

ㆍClean room내에서 혹은전자회로 부근에서카본이 벗겨짐

AntistaticPolyethylene orNylon

ㆍ충진제(additives)를 사용ㆍ마찰전기 효과를감소시킴ㆍRs :109~1014 /Ω □

ㆍ정전기장을막기에는 저항이너무 높음(EMI

가 불완전shield )

로서additive의0.5%

Long-chain가 쓰임surfactant .

AluminizedLaminates

ㆍ내습성이 우수ㆍRs 10〈

14 /Ω □ㆍ표면에서전도성이 좋지 않음ㆍpolyethylene표면에 정전기 발생

ㆍ 중막으로3이루어짐Outer layer ;metallizedspun-bandedpolyolefinMiddle layer ; AlfoilInner layer ;black carbonloadedpolyethylene

Cellulose-BasedMaterials

ㆍ마찰전기 효과감소

ㆍEMi우수shielding

ㆍ Rs 10〈10 /Ω □

ㆍ정전기장으로부터물질을packaging

보호하기위해carbon-loaded

을material한coating fiber로 제조된board

packaging의contadner

재료로 쓰이기도 함

Hybrid Laminates

ㆍ정전기장 차폐우수ㆍ 방지ESD spark

ㆍ Rs ≤ 10 /Ω □

ㆍ새로운다층구조의보호물질

- 117 -

제 절3 Plastic Package Cracking

물질이 수분을 함유하면 후의 온도상승요인에 의해 수분이Plastic package package

내에서 증기화되어 내응력 을 발생시킨다 이에 관한package (inner stress) . (1, 2)

을 단계적으로 서술하면 다음과 같다mechanism .

가 물질의 수분함유 특성. Plastic

이 수분이 포화된 밀폐계 안에 존재할 때 시간에 따라 의 질Plastic (Closed system) Plastic

량이 증가한다 이는 내로 수분이 확산되어 들어가는 결과이다 반대로 건조된 계안. Plastic .

에 들어있을 때는 질량의 감소가 나타난다 위와 같은 에서 수분의 확산. (Fig.3-1) System

계수와 온도와의 관계는 식으로 표시할 수 있다Arrhenius .

Where, εD : the activation energy

R : the gas constant

T : absolute temperature

내에 함유된 수분의 양은 의 에 따른다Plastic Fick's second law .

- 118 -

(a) Absorption

(b) Desorption

Fig.3-1 Moisture content distribution (2)*

나 균열현상. Package Model

의 균열현상은 반드시 수분의 영향만은 아니며 되는 이종 물질 간의Plastic Packaging

도 함께 고려하여야 한다 균열이 일어나는 모양의 대표적인 예를Thermal Mismatch .

에 나타내었다 그림에서와 같이 와 사이의 틈새에Fig.3-2 . Chip pad Mold(plastic)

전후에 흡수된 수분의 대부분이 존재한다 이와 같은 수분은 응축상태에 있으나Packaging .

온도가 높아지면 증기화되어 내압을 형성한다 수분에 의한 공간증기압 이. (vapor pressure)

의 첨단부분에 의 이상의 응력을 가하면 균열의 전파pad Corner Plastic Fracture Strength

가 일어난다.

- 119 -

Fig.3-2 PACKAGE CRACKING MODEL (2)*

다 함유와 관련된 방지책. Moisture Package Cracking

증기압 때문에 발생되는 응력 감소를 위한(1) Package Design

등ex) Chip Size, Header Design

시 함습방지(2) Package

방습ex) Coating

고온 강도가 큰 개발(3) Plastic material

- 120 -

제 절 결 론4

현재 산업계에서 급의 고집적도를 요구하는 소자에 특정한 을 설정하기Mega package type

위해서는 회로의 집적도 즉 수와 그리고 의 개발정도에, pin chip size, packaging materials

주안점을 두어야 한다.

재료와 관련된 문제점은 크게 내습성 방열특성 등이 있으packaging thermal stress , ESD

며 이러한 사항은 에 관계없이 개선되어야 할 것이다, package type .

현재 선진국에서 제조되고 있는 의 경우 의 방식이 주류를 이1M DRAM DIP type package

루고 있으며 급의 소자에 이나 을 적용시키기 위해서는 고품질 고, 4M Plastic DIP CERDIP ,

순도의 수지개발 및 방지용 보호물질 개발이 우선되어야 한다ESD .

용 의 개발에 있어서 에 대한 의 대4M DRAM Plastic Package Chip Size Package Design

변화가 적용되어야 한다 현재 의 를 로 할 경우. 4M DRAM Chip Width 300mi1 Package

는 이상이 되어야 하며 의 영향을 고려하여 의Width 380mi1 Thermal Stress Chip Pad

및 의 의 변화에 관한 연구가 필요하다Aspect Ratio Header Shape .

한편 내의 온도상승이 에 영향을 주지 않도록 하기 위해 열의 방출Chip Device Parameter

이 용이하려면 열전도도가 높은 을 사용해야 하며 의 방열특성도 우수해Lead Frame Mold

야 한다 또한 의 집적화에 따라 과 과의 간격이 매우 작아지므로. Chip Package Outline Chip

극소화 및 향상을 위해 과의 열팽창 계수차Thermal Mismatch Moisture Resistance Chip

이가 적은 의 개발이 중요하다Lead Frame .

- 121 -

현재 꾸준히 개발되고 있는 방지 재료는 방습성까지 함께 고려한 다층구조의 물질이어ESD

야 한다 내의 함습도가 낮을수록 정전기장 차폐효과도 크므로 이에 대한 연구 및. Package

개발이 선행되어야 한다.

- 122 -

부 록

- 123 -

참고문헌 목록

1. A.K.Sinha, Solid State Technology. p133, April, 1980.

2. A.R.Reinberg, U.S. patent 3, 757, 733, Sept. 1973 ; J. Electronic Materials, Vol 8,

p.345, 1979.

3. R.C. Sun, J. T. Clemens, and J.T. Nelson, Proc. I EEE Amual Rel. Phys. Symp.,

p.244, 1980

4. R. Chow, W.A. Lamford, W.ke-Ming, R.S. Rosier, J. Appl. Phys., Vol.53, p.5630

(1982)

5. Bruce E. Real, "Reduced Temperature Processing of Integrated Circuits", Spring

1979, Electrochemical Society Meeting, Abstract # 95.

6. P.J.Tobin. J. B. Price, and L. M. Campbell, "Low pressure CVD of Phosphosilicate

Glass". Spring 1977. Electrochemical Society Meeting. Recent News Abstracts.

7. W. M. Paulson and R.W. Kirk, "The Effects of Phosphorus-Doped Passivation

Glass on the Corrosion of Aluminum", 12 th Ann. Proc. Reliability Phys., pp.

172~179 (1974)

8. G. L. Shnable, R. B. Comizzoli, W. Kern and L.K. White. "A Survey of Corrosion

Failure Mechanisms in Microelectronic Devices", RCA Rev, 40, No4, p.416 ( 1979 )

9. K. Takahashi, K, Kitajima, and S. Lmaoka, "Cracks and Corrosion in PSG

Passivation Glass", Japan, J. Appl. Phys. 21, No5, p.757 (1982)

- 124 -

10. R. H. Daw Son and G. L. Shnable, "Passivating Composite for a Semiconductor

Device Comprising a Sil icon Nitride (Si3N4) Layer and Phosphosilicate Glass (PSG)

Layer", U. S. Patent 4, 273, 805 ; June 16, 1981

11. R.S. Rosier and G. M. Engle, "Plasma Enhanced CVD in a Novel LPCVD-Type

System", Solid State Technology, 24, No4. ( 1981 )

월호12. "4M DRAM “ NIKKEI MICRODEVICES, 1986. 12向 配線技術に けた

13. K. Koyama, K. Takasaki, M. Maeda, M. Takagi, Ab Stract No. 301, p.738,

Extended Abstracts, Vol. 81-2, Electro Chem. Soc. Fall Meeting, 1981

14. Donald S. Levinthal, "Semiconductor Packaging Trends", Semicond. Int., p.33,

Apr. ( 1979 )

15. R. J. Usell, Jr. and S. A. Smiley, "Experimental and Mathematical Determination

of Mechanical Strains Within Plastic IC Packages and Their Effect on Devices

During Environmental Test", Proc. Int. Rel. Phys. Symp., p.65 ( 1981 )

16. Timothy C. May, "Soft Errors in VLSI" : Presant and Future", IEEE Trans.

Components, Hybrids, Manuf. Technol., 2, 377 (1979)

17. MIL-B-81705B. "Barriea Materials, Flexible, Electrostatic-Free, Heat-Sealable".

August 15. (1974)

18. Unger, B. A. "Electrostatic Discharge Failures of Semiconductor Devices",

Proceedings of the IEEE International Reliability Physics. Symposium. (1981)

- 125 -

19. M. Hershkovitz, Thin Solid Films, 130, 87 ~ 93 (1985)

20. C.J. Santoro, J. Electrochem. Soc., vol. 116, No.3, 361 (1969)

21. D.S. Herman, M.A. Schuster and R.M. Gerber, J. Vac. Sci & Tech., vol 9, No. 1,

515 (1971)

22. K. Sato, T. Oi & others, Metal. Trans., vol.2, 691 (1971)

23. T.J. Faith, J. Appl. Phys. 52(7), 4630 (1981)

24. K.C. Cadien and D.L. Losee, J. Vac. Sci. Tech., B2 (1), 82 (1984)

25. R.E. Jones, IEEE IRPS (1987)

26. O. Kasahara, IEEE IRPS (1987)

27. J. Mitsuhashi and others, IEEE IRPS (1987)

28. T.N. Nguyen and P. Olivo, IEEE IRPS (1987)

서 론제 1 장 PASSIVATION에 관한 연구제 1 절 보호막물질의 기본특성에 관한 연구1-1. 응력에 관한 연구1-2. 밀도(Density)에 관한 연구1-3. CRACKING 현상1-4. PSG FILM에서 Phosphorus doping level에 관한 연구1-5. Step Coverage에 관한 연구1-6. New system set-up에 관한 연구(PE-PSG)1-7. PASSIVATION막 증착 조건에 따른 H2 Content분석

제 2 절 PASSIVATION관련 응용연구2-1. PASSIVATION PINHOLE 현상에 의한 DEVICE 불량현상2-2. PASSIVATION이 DEVICE 신뢰도에 미치는 영향2-3. PECVD NITRIDE PASSIVATION이 SRAM의 LOAD RESISTANCE에 미치는 영향2-4. VT변화에 관한 연구2-5. Passivation이 소자의 스피드에 미치는 영향에 대한 연구2-6. Al-based Metal Line에서의 Stress Induced Electromigration에 관한 연구2-7. PECVD nitride층이 O-N-O구조의 interpoly capacitor의 TDDB특성에 미치는 영향 연구

제 2 장 PACKAGE에 관한 연구제 1 절 4M DRAM을 위한 Package Type 설정변수제 2 절 Package material과 관련된 문제점제 3 절 Plastic Package Cracking제 4 절 결 론

참고문헌 목록