반도체 집적회로 기술

신 형 철

서 론

수천 년 전 정착 생활과 농업이 시작된 이래로 인류는 오랜 시간을 농사를 짓고

가축을 기르는 농업에 의존하여 살아왔다. 그러다 불과 200 여 년 전 일어난 산업

혁명을 계기로 인류의 사회는 급속도로 산업화되었으며 제조업을 중심으로 한

산업 사회(industrial society)를 이루게 된다. 이 시기에 개발된 증기 기관과 내연

기관 및 각종 기계류는 인간의 육체적인 힘을 증폭시켜 줌으로써 이전에는

불가능했던 엄청난 부의 창출을 이루게 해주었다. 20 세기에 들어서면서부터

많은 사람들이 산업 사회 이후의 사회, 즉 정보화 사회(information society)의

대두를 이야기하기 시작하였으며 21 세기의 오늘에 살고 있는 우리들은 이미

정보화 사회의 한가운데에 서있음을 실감하며 살아가고 있다. 미 상무부에

의하면 세계 인터넷 이용자 수는 1999 년 6 월 현재 1 억 7 천 1 백만 명을

넘어섰으며, 이 수치는 전년 대 비 55 % 이상 늘어난 수치이다. 또한 이 보고서에

의하면 5 천만명의 이용자를 확보하는데 라디오는 38 년, PC 는 16 년, TV 는 13

년인데 비해 인터넷은 불과 4 년이 걸렸다고 하며 2003 년 기업 간 전자 상거래의

규모는 1 조 3 천억 달러에 이를 것이라고 예측하고 있다. 이러한 사실들이

얘기하듯 인류 사회가 정보화 되어 가는 속도는 역사 상 유래 없이 폭발적이다.

산업 사회의 중심에 증기 기관의 발명으로 대표되는 기계 공학이 있었다면

정보화 사회의 중심에는 트랜지스터의 발명을 필두로 한 전자 공학이 있다. 기계

공학이 인간의 육체적 능력을 증폭시켜 주었다면 전자 공학은 인간의 정신적

능력의 한계를 넘어설 수 있게 해주었다. 엄청난 양의 정보를 생산하고 교환,

처리하는 작업을 상상도 할 수 없을 만큼 빠르고 쉽게 할 수 있는 세상이 온

것이다. 정보화 사회의 바탕에는 어느 곳에나 반도체가 있다. 반도체는 컴퓨터로

대표되는 전자, 정보 산업에만 이용되는 것이 아니라 모든 산업에 가장 필수적인

부품이 되었다. 한 예로, 오늘날의 자동차에 사용되는 반도체 부품의 수는 이미

기계 부품의 수를 넘어서 자동차 산업이 기계 산업인지 전자 산업인지 구별하기

힘들게 되었다. 이제 반도체가 없이는 어떤 시스템도 만들 수 없는 시대가 된

것이다. 이러한 관점에서 반도체는 '산업의 쌀'이라 불린다.

증기 기관의 발명은 인류 사회에 실로 놀라운 영향을 끼쳤다. 그러나 이것만으로 산업 사회가 이루어진 것은 결코 아니다. 미국 포드(Ford) 사의 일관 작업이라는

생산 방식의 혁신이 없었다면 대량 생산과 대량 소비로 특징 지워지는 산업 사회가 도래하지 못했을 것이다. 마찬가지로 오늘날의 정보화 사회는 트랜지스터로 대표되는 반도체 부품에 영향받은 바가 크지만 집적 회로 기술이라는 혁신적인 제조 방식이 함께 하지 않았다면 컴퓨터는 아마도 극소수의 사람들만이 이용하는 엄청난 크기의 고가품이 되었을 것이다. 2000

년 노벨 물리학상을 수상하게된 잭 킬비(Jack S. Kilby) 박사는 집적 회로 기술을 개발하여 오늘날의 정보화 사회를 도래시키는데 크게 공헌한 바를 인정받은 것이다.

그림 1. 반도체 집적 회로의 개념도.

그림 2. 웨이퍼 지름에 따른 5 mm × 5 mm 칩의 개수.

반도체 집적회로 기술

반도체 집적 회로 기술이란 다수의 트랜지스터와 저항, 커패시터 등의 수동

소자를 하나의 반도체 칩(chip)에 구현하여 원하는 동작을 수행하는 회로를

제작하는 기술을 말한다. 한 장의 웨이퍼(wafer)로부터 수십 개에서 수천 개의

칩이 반도체 공정 기술을 이용하여 동시에 생산된다. 포드 사에 의해 개발된 1

차원적인 대량 생산 기법이 산업 사회의 특징이라면 수천 개의 똑같은 제품을

동시에 생산하는 집적 회로 기술은 정보화 사회를 특징짓는 새로운 생산

기법이다. 최초로 개발된 반도체 제조 기술은 한 변의 길이가 1∼2 mm 인 실리콘

조각에 하나의 트랜지스터를 구현하였다. 텍사스 인스트루먼트(Texas

Instruments) 사와 페어차일드 반도체(Fairchild Semiconductor) 사에서 생산되던

초창기의 집적 회로는 몇 개의 트랜지스터와 저항, 커패시터들을 집적하여

생산되는 간단한 논리 회로나 아날로그 증폭 회로의 수준이었다. 하지만 수십 년

동안 눈부신 발전을 거듭한 결과, 현재 대량 생산되는 64M DRAM 에는 6 천 4

백만 개 이상의 트랜지스터와 커패시터가 집적되어 있다.

왜 세계의 모든 반도체 회사들은 한 칩 내에 더 많은 소자들을 집적하기 위해 노력하고 있을까? 많은 소자를 집적하면 전자 부품과 이를 이용한 제품들을 더 작고 가볍게 만들 수 있다. 전력 소모는 더 작아지며 동작 속도도 빨라진다. 뿐만 아니라 집적도를 증가시킬수록 더 값싸게 생산할 수 있게 되어 가격 면에서도 경쟁력이 커진다. 반도체 제조 공정은 일괄 공정이므로 반도체 웨이퍼 한 장을

가공하는 비용은 웨이퍼의 크기에 상관없이 거의 일정하다. 따라서 집적도를 높여 같은 크기의 웨이퍼 한 장에서 보다 많은 칩을 생산하고, 보다 큰 웨이퍼를 이용함으로써 동시에 더 많은 칩을 생산해 내는 것이 유리하다.

그림 3. 최초의 접합 트랜지스터.

그림 4. 최초의 집적 회로와 킬비의 실험 노트.

집적 회로 기술의 등장과 발전

1950 년 쇼클리(William Shockley) 등의 연구진에 의해 바이폴라 접합 트랜지스터(bipolar junction transistor)가 발명됨에 따라 바이폴라 트랜지스터는 전자 산업에

혁명을 일으켰다. 트랜지스터가 진공관을 대신하여 전자 제품에 사용되기

시작하면서 괄목할만한 성능과 신뢰성의 향상이 이루어졌다. 전자 산업의 전

분야에서 진공관은 급속히 트랜지스터로 대치되었다. 트랜지스터의 성공은 더

많은 트랜지스터를 사용하는 제품을 요구하게 되었고 사용하는 트랜지스터의

개수가 증가함에 따라 갈수록 제품의 설계가 어려워졌으며 여전히 전자 제품을

만들기 위해서는 트랜지스터 주위에 저항, 커패시터 등의 부품을 연결해야만

했다. 이와 같은 문제를 해결하기 위해 많은 회사가 트랜지스터, 저항, 커패시터

등의 부품을 모아 기본적인 기능을 하는 새로운 부품을 만드는 연구를 진행하고

있었다.

당시 본격적인 전자 회사로 성장하기 시작한 텍사스 인스트루먼트 사에서도 군사용으로 사용되는 부품을 모아 부피를 줄이는 마이크로모듈(micromodule)

연구에 집중하고 있었다. 1958 년 마이크로모듈을 연구하고 있던 킬비 박사는 다른 사원들이 휴가를 떠나 텅 빈 연구실에서 새로운 아이디어를 떠올렸다.

저항, 커패시터 등의 부품을 트랜지스터와 같은 물질로 만든다면 반도체 조각 위에 구현할 수 있을 뿐만 아니라 한 번의 공정으로 생산이 가능해질 것이라는 착상이었다. 순수한 반도체에 적당한 양의 불순물을 첨가하여 저항을 만들 수 있으며 다이오드(diode)의 접합은 커패시터 성분을 가지고 있으므로 이를 활용하거나 또는 실리콘 산화물을 절연체로 사용하는 커패시터의 제작도 가능하다. 1958 년 7 월 24 일 그는 "한 조각의 실리콘 위에 저항, 커패시터,

트랜지스터, 다이오드를 함께 만들면 많은 전기 회로를 극도로 축소할 수 있다."고 연구 노트에 기록한다. 킬비는 자신의 아이디어를 입증하기 위해 세 개의 위상 전이 발진기(phase-shift oscillator)를 완성하고 1958 년 9 월 12 일 많은 사람 앞에서 시연하기에 이른다. 이 실험에서 보인 것은 최초의 아날로그 집적 회로라고 할 수 있으며, 일주일 후 킬비는 최초의 디지털 집적 회로라고 할 수 있는 플립-플롭(flip-flop)의 동작을 시연해 보였다.

그림 5. 릴리언필드의 특허 그림.

킬비 박사는 자신의 연구 노트를 근거로 집적 회로에 대한 특허를 청구하였다.

그러나 1958 년 페어차일드 반도체사의 호어니(Jean Hoerni)가 평면 공정(planar

process)에 의한 트랜지스터 제조 방법에 대한 특허를 발표할 당시, 노이스(Robert

Noyce)는 킬비와 마찬가지로 트랜지스터, 저항, 커패시터를 반도체 조각 위에

올려놓을 수 있을 것이라는 생각과 더불어 평면 공정 기술을 이용하면 이들

사이의 연결도 가능할 것이라는 아이디어를 바탕으로 특허를 청구하였음을

알게된다. 특허청은 노이스의 특허를 인정하였고 이와 관련하여 텍사스

인스트루먼트 사와 페어차일드 반도체사는 10 여 년 동안 특허권을 놓고 법정

투쟁을 벌였으나 결국 승리는 페어차일드에 돌아가고 말았다. 두 회사는

타협점을 모색한 끝에 특허권을 공유하기로 하였으며 킬비와 노이스가 집적

회로의 공동 발명자로 불리게 되었다.

이후 반도체 집적 회로는 눈부시게 발전해왔다. 매년 더 작은 면적에 더 많은

개수의 소자를 집적하기 위한 노력이 끊임없이 이어져왔다. 1960 년대에는

바이폴라 트랜지스터와 수동 소자를 집적하는 바이폴라 집적 회로가 주류를

이루었다. 여러 단계의 시행 착오를 거쳐 TTL(transistor-transistor logic)과

ECL(emitter-coupled logic)이라는 회로 기법을 사용한 논리 회로가 디지털 회로의

주류로 자리잡게 되었다. 한편으로는 연산 증폭기(operational amplifier)와 같은

아날로그 집적 회로가 개발되기도 하였다. 집적도가 증가함에 따라 바이폴라

트랜지스터의 문제점이 드러나기 시작하였다. 바이폴라 트랜지스터는 금속-

산화물-반도체 전계 효과 트랜지스터(metal-oxide- semiconductor field effect

transistor, 이하 MOSFET)보다 제조 공정이 복잡할 뿐 아니라 트랜지스터와

트랜지스터를 격리하기 위해 넓은 면적이 낭비되는 문제를 안고 있었다.

1926 년 릴리언필드(Julius Edgar Lilienfeld)가 최초의 전계 효과 트랜지스터

구조에 관한 특허를 출원한 이후로 많은 사람들이 MOSFET 의 가능성을 알고

있었으나 이를 구현하는데는 많은 시간이 필요했다. MOSFET 은 반도체 표면에서 동작이 일어난다. 따라서 반도체 표면의 결함, 나트륨(natrium, Na) 이온 등의

불순물에 의한 오염 문제가 소자 성능에 심각한 문제를 일으켰다. 하지만 반도체

소자에 대한 이해가 증가하고 반도체 제조 공정이 발전함에 따라 곧 MOSFET 의

제조 기법이 자리를 잡기 시작하였다. 처음에는 알루미늄을 게이트(gate) 물질로

사용한 금속 게이트 MOSFET 이 만들어졌으나 곧 다결정 실리콘(polysilicon)을

게이트 물질로 사용한 실리콘 게이트 MOSFET 공정 기술이 개발되었다. 실리콘

게이트 NMOS(n-type MOS) 기술은 1970 년대와 1980 년대 초반기의 LSI(large

scale integration)와 VLSI(very large scale integration) 시대의 주류 기술로서 반도체

기술의 발전을 주도하였다.

1990 년대에 들어 한 칩에 집적되는 트랜지스터의 개수가 백만 개를 넘어서자

NMOS 기술의 한계가 나타나기 시작한다. NMOS 기술은 논리 회로를 구현하는데 필요한 소자의 개수가 작은 대신 많은 전력을 사용하는 단점이 있었는데

집적되는 트랜지스터의 개수가 백만 개를 넘어서면서 전력 소모에 따른 과열이

가장 큰 문제로 등장하게 된 것이다. 이에 따라 NMOSFET 과 PMOSFET 을

상보적으로 사용하여 전력 소모를 획기적으로 줄이는 CMOS(complementary

CMOS) 기술이 사용되기 시작하였으며 현재 반도체 집적 회로의 핵심 기술로

자리 잡고 있다.

집적회로의 제작 공정: 실리콘 CMOS 공정

반도체 소자 제작 기술이 개발되던 초창기에는 게르마늄(germanium, Ge)이 가장

각광을 받는 반도체 물질이었다. 그러나 1960 년대 초반에 들어서면서부터

실리콘(silicon, Si)으로 급격히 대체되기 시작하였으며 이제 실리콘은 오늘날의

반도체 집적 회로 기술을 주도하는 물질로 자리잡았다. 실리콘이 이처럼

부상하게 된 이유는 여러 가지가 있으나 무엇보다 결정적인 이유는 제조 공정

상에 큰 이점을 부여하는 이산화 규소(silicon dioxide, SiO2)라는 물질을 쉽게 얻을

수 있다는 사실이다. 충분히 높은 온도에서 실리콘에 산소 혹은 수증기를

공급해주면 실리콘은 산화되어 이산화 규소를 이룬다. 길러지는 이산화 규소

막의 두께는 산화가 이루어지는 온도와 시간을 조정함으로써 쉽게 제어할 수

있다. 이산화 규소는 양질의 절연막으로서 사용이 가능할 뿐만 아니라, 확산(diffusion), 이온 주입(ion implantation), 식각(etching) 등의 제조 공정에 의한

영향을 원하는 영역에만 선택적으로 줄 수 있도록 해주는 훌륭한 장벽

물질로서의 역할을 수행한다. 이외에도 실리콘은 지구상에 가장 풍부한 물질

중의 하나로 쉽게 얻을 수 있어 가격이 싸고 게르마늄에 비해 밴드 간 에너지

(bandgap energy)가 크므로 더 높은 온도에서도 동작하는 소자를 제작할 수 있다는 장점들을 가진다. 여러 가지 장점들로 인해 현재 대부분의 반도체 집적 회로는

실리콘을 이용하여 생산되고 있다. 따라서 이 장에서는 오늘날의 집적 회로

시장을 지배하고 있는 실리콘 CMOS 공정에 관하여 다루고자 한다.

우선 공정을 다루기에 앞서 CMOS 회로에 사용되는 NMOSFET 과 PMOSFET 의 구조 및 동작 원리를 간단히 살펴보기로 하자. 그림 6 에 보인 바와 같이 MOSFET 은 그 중앙에 실리콘 기판(substrate)면 위에 이산화 규소로 이루어진 산화막이 존재하고 그 위에 도체의 역할을 하도록 도핑(doping)을 많이 하여 전도도를 높인 폴리실리콘 게이트가 위치하는 구조를 가지며 MOS(metal-

oxide-semiconductor)라는 이름도 여기에서 비롯된 것이다. 이처럼 MOS

구조로 이루어진 중앙부를 채널 영역이라 한다. 채널 영역의 양끝에는 소스(source)와 드레인(drain)이라 불리는 영역이 존재하는데 이 영역은 기판과 반대 극성의 도핑을 하여 형성한다. NMOSFET 과 PMOSFET 은 기판과 소스/

드레인 영역의 도핑 극성에 따라 구분되며 NMOSFET 의 경우에는 p 형 기판에 n 형 소스/드레인을, PMOSFET 의 경우에는 n 형 기판에 p 형 소스/드레인을 형성하여 제작한다.

그림 6. NMOSFET 과 PMOSFET 의 구조.

그 이름이 잘 말해주듯이 NMOSFET 의 경우 전자(electron)는 소스를 출발하여

채널을 따라 드레인으로 향하며 소스로부터 드레인으로 흘러가는 전자의 흐름은

게이트에 의하여 조절된다. 게이트에 문턱 전압(threshold voltage)이라 불리는

기준 전압보다 낮은 전압이 걸리면 채널이 형성되지 않아 소스/드레인 간에

전류가 흐르지 않으며 문턱 전압보다 높은 전압이 걸리면 실리콘 기판의 게이트

쪽 표면에 충분한 양의 전자가 유기되어 채널을 형성한다. 드레인에 소스보다

높은 전압을 걸어주면 형성된 채널을 통해 전자가 이동하여 전류가 흐르게 된다.

PMOSFET 의 경우에는 전압의 극성을 반대로 하여 전자 대신 정공(hole)의 흐름을 생각하면 NMOSFET 의 동작과 같은 방식으로 이해할 수 있다.

기본적인 CMOS 공정의 순서에 따른 MOSFET 단면의 변화를 그림 7 에 나타내었다. 실제 산업체에서 사용되는 CMOS 공정은 이 장에서 소개하는 것을

기본으로 하지만 훨씬 많은 수의 공정 단계를 거치게 됨을 밝혀둔다. 여기서는 p형 실리콘 기판에 NMOSFET 을 구현하고 PMOSFET 을 구현하기 위해 n-웰(n-

well)을 형성하는 n-웰 공정을 예로 설명하기로 한다. 공정에 따라 n 형 기판에 p-웰(p-well)을 형성하는 p-웰 공정을 사용하기도 하며 최근에는 낮은 농도로 도핑된 기판에 n-웰과 p-웰을 모두 형성하는 트윈-웰(twin-well)도 널리 사용되고 있다. 트윈-웰 공정을 사용함으로써 PMOSFET 과 NMOSFET 의 성능을 각각 최적화할 수 있으며 낮은 불순물 농도의 기판 영역이 래치-업(latch-up)이라 불리는 신뢰성 문제를 해결해준다.

(a)

(e)

(f)

(b)

(c)

(d)

(g)

(h)

그림 7. 실리콘 CMOS 공정.

우선 확산 시에 장벽으로 작용할 산화막을 웨이퍼 전면에 기르기 위해 실리콘을

산화시킨다. 산화막이 길러지면 포토리지스트(photoresist)라 불리는 감광 고분자

물질을 역시 웨이퍼 전면에 도포한 후 n-웰 마스크(mask)를 사용하여

포토리소그래피(photolithography)라는 일종의 사진 기술을 이용하여 n-웰이

형성될 영역의 포토리지스트를 제거한다. 남겨진 포토리지스트를 장벽 물질로

하여 산화막을 식각하면 n-웰이 형성될 영역의 산화막이 제거된다. 다시 남겨진

산화막을 장벽으로 하여 인(phosphorous, P)과 같은 n 형 불순물을 확산시키면 n-

웰이 그림 7(a)와 같이 형성된다.

남아있는 산화막을 모두 제거한 후 산화 공정을 통해 실리콘 계면을 보호하기

위한 패드 산화막(pad oxide layer)을 웨이퍼 전면에 기른다. 그 위에 저압 화학

기상 증착(low-pressure chemical vapor deposition) 공정을 이용하여 질화막(silicon

nitride, Si3N4)을 형성한 후, 트랜지스터가 만들어지는 활성 영역(active area)을

정의하기 위해 활성 영역 마스크와 포토리소그래피 공정, 식각 공정을 이용하여

활성 영역이 될 부분에만 패드 산화막과 질화막의 층상 구조를 남겨둔다.(그림

7(b)) 남겨진 층상 구조를 장벽으로 하여 p 형 기판 영역에는 붕소(boron, B)를, n-

웰 영역에는 인을 각각 이온 주입하면 트랜지스터 외부 영역의 불순물 농도가

증가하여 후에 회로 동작 시 트랜지스터 외부 영역에 원하지 않는 채널이

형성되는 것을 막아주게 된다. 이러한 이유로 이 단계를 채널 형성 방지 이온 주입(channel-stop implantation) 공정이라고 부른다. 이 때, p 형 기판 영역과 n-웰 영역에 독립적으로 채널 형성 방지 이온 주입을 행하기 위해 p 형 기판 영역에 붕소를

주입할 때는 앞서 쓰인 n-웰 마스크와 포토리소그래피를 이용하여 그림 7(c)와

같이 n-웰 영역 위에 포토리지스트를 남겨 n-웰 영역을 보호하고, n-웰 영역에

인을 주입할 때는 그림 7(d)처럼 반대로 하여 p 형 기판 영역을 보호한다. 곧이어

높은 온도에서 장시간의 산화 공정을 거치면 그림 7(e)와 같이 활성 영역을 제외한 영역에 두꺼운 산화막이 자라고 이 산화막은 트랜지스터 사이를 상호 격리하는

역할을 하게 된다. 패드 산화막과 질화막은 모두 제거한다.

이제 활성 영역에 MOSFET 을 구현하기 위하여 산화 공정을 통해 얇은 산화막을

형성한다. 이 산화막은 MOSFET 의 게이트 산화막으로 쓰이며 따라서 좋은

MOSFET 을 얻기 위해서는 이 단계에서 양질의 산화막을 얻는 것이 중요하다.

게이트 산화막 형성 후에 MOSFET 의 문턱 전압을 알맞게 조정하기 위한 이온

주입 공정이 행해지는데 이를 문턱 전압 조정 이온 주입(threshold voltage

adjustment implantation) 공정이라 한다. 이 때 NMOSFET 과 PMOSFET 의 문턱

전압을 독립적으로 조정하기 위해 그림 7(c)와 (d)에서와 같은 요령으로

포토리지스트를 이용하여 원하는 영역에만 이온을 주입하게 된다. 게이트 물질로 사용될 폴리실리콘층을 화학 기상 증착 공정을 이용하여 웨이퍼 전면에 형성한

후 게이트 마스크와 포토리소그래피 및 식각 공정을 거쳐 MOSFET 의 게이트와

그 외에 소자 간의 연결 도체로 사용될 부분에만 폴리실리콘을 남긴다.(그림 7(f))

이렇게 게이트가 만들어지면 NMOSFET 에는 인 이온을, PMOSFET 에는 붕소

이온을 높은 농도로 주입하여 소스와 드레인을 형성하게 되는데 이 때 역시 그림

7(c)와 (d)에서와 같이 포토리지스트를 이용하여 원하는 영역에만 이온을

주입하게 된다.(그림 7(g)) 소스/드레인 형성 시 폴리실리콘 게이트는 장벽 물질로

작용하여 게이트 영역 밑에 이온이 주입되는 것을 막는다. 이렇게 폴리실리콘을

게이트 물질로 이용함으로써 소스/드레인과 게이트가 저절로 정렬되는 공정을

자기 정렬(self-align) 공정이라 부른다. 이후 고온 확산 공정을 통해 주입된 이온을 기판 표면 아래쪽으로 더 깊이 분포하게 하기도 한다.

이제 소자 간의 연결 도체로 사용되는 폴리실리콘층과 그 위의 금속층을 격리하기 위해 두꺼운 산화막을 전면에 증착시킨다. 그리고 금속층과 소자의 연결이 이루어질 부분만 마스크를 이용하여 선택적으로 식각한 후, 증발(evaporation) 공정이나 때려내기(sputtering) 공정을 이용하여 금속층을 증착하고 원하는 연결이 그려진 마스크를 이용하여 식각해내면 그림 7(h)의 구조가 만들어진다. 마지막으로 칩을 보호하기 위한 비활성화층(passivation

layer)을 증착한 후, 나중에 칩을 포장하게 될 패키지의 리드 프레임(lead

frame)과 가는 금속선을 이용하여 연결될 본딩 패드(bonding pad)를 마스크를 이용해 식각함으로써 칩이 완성된다. 이렇게 완성된 칩은 테스트를 거쳐 패키징(packaging)된 후 시장에 나오게 된다.

그림 8. 여러 가지 패키지.

그림 9. 마이크로프로세서와 DRAM 칩의 집적도 증가 추이.

반도체 집적회로 기술의 현재와 미래

정보의 생산, 가공, 저장, 전송, 소비에 이르기까지 정보가 존재하는 곳이라며

어디에나 반도체가 사용되며 반도체 기술의 발전은 우리의 삶의 모습을 바꾸고

있다. 제조 방법, 집적도, 공정 기술 등에 따라 다양한 종류의 반도체 집적 회로가

사용되고 있지만 그 중에서도 대부분의 반도체 시장을 점유하며 정보화 혁명을

이끈 것은 DRAM(dynamic random access memory)으로 대표되는 메모리(memory)

와 마이크로프로세서(microprocessor)이다. 메모리의 등장과 발전은 엄청나게

방대한 양의 정보를 전자적으로 저장하고 쉽게 접근할 수 있도록 해주었으며,

마이크로프로세서의 개발은 이전에는 상상할 수 없을 만큼의 빠른 속도로 정보를 처리할 수 있게 해주었다. 특히 DRAM 의 경쟁력은 집적도와 직결되어 있어 어떤

종류의 집적 회로보다도 빠른 속도로 집적도를 향상시켜 왔으며 그 기술의

진보가 반도체 집적 회로 기술 전반의 발전을 촉진시키는 것이 된다. 이러한

이유로 DRAM 의 집적도 발전은 '테크놀로지 드라이버(technology driver)'라고도

일컬어진다. 반면 마이크로프로세서는 데이터 처리 능력의 향상이 관건으로 집적 회로의 동작 속도를 증가시키는 설계 기술의 발전을 이끌어 왔다.

노이스와 함께 페어차일드 반도체사를 창업하였던 무어(Gordon Moore)는 1965 년 Electronics 라는 잡지에 앞으로 10 년 간 반도체 기술이 어떻게 발전할 것인가에

대한 글을 실었다. 1959 년 페어차일드에서 최초의 평면 공정을 이용한

트랜지스터를 개발한 시점을 시작으로 1960 년대 초 페어차일드에서 개발한 몇몇 집적 회로에 집적된 소자의 수를 분석한 결과 매년 한 칩에 집적되는 소자의

개수가 약 2 배로 증가하는 경향이 있음을 발견하였다. 그는 이 분석을 토대로

하여 1975 년에는 65,000 여 개의 트랜지스터가 내장된 집적 회로가 나올 것이라고 예측하였다. 이처럼 반도체 칩 내에 집적되는 트랜지스터의 개수가 일정한

기간마다 2 배로 증가한다는 법칙을 '무어의 법칙(Moore's Law)'이라고 한다.

무어의 법칙은 30 여 년이 지난 현재까지도 정확하게 지켜지고 있다. 그림 9 에

보인 마이크로프로세서와 DRAM 칩 내에 집적된 트랜지스터 개수의 증가를

살펴보면 그 사실을 확인할 수 있다. 다만 초창기의 1 년 대신 최근에는 매 18

개월마다 2 배로 증가하는 차이가 있을 뿐이다. 이처럼 놀라운 속도로 계속해서

진행되는 기술의 발전 속도는 인류 역사 상 유래를 찾을 수 없는 일이다.

많은 전문가들이 이 같은 집적도의 증가 추세는 당분간 계속될 것이라고

예측하고 있다. SIA(semiconductor industry association) 로드맵(roadmap)에 의하면

2000 년대로 접어들면서 수십 나노미터에 불과한 게이트 길이를 갖는

트랜지스터들이 구현, 집적될 것이다. 이와 같은 추세라면 2010 년경의 개인용

컴퓨터에 사용되는 마이크로프로세서에 집적된 트랜지스터의 개수는 10 억 개를

넘어설 것이다. 현재 개발된 고성능 마이크로프로세서에 800 백만 개의

트랜지스터가 집적된 것을 감안하면 엄청난 성능 향상을 기대할 수 있다. 이와

같은 수준이라면 아마도 현재의 초고속 슈퍼 컴퓨터와 유사한 성능을 가진

개인용 컴퓨터를 기대할 수 있을 것이다. 이미 우리는 무게 30 여 톤, 전력 소모량

150 kWh 의 최초의 컴퓨터 ENIAC 보다 훨씬 우수한 성능의 마이크로프로세서가

내장된 전자 렌지, 세탁기, 전자 밥솥, TV, VTR 등의 가전 제품을 매일 이용하고

있다.

이제 집적 회로 기술은 기존의 잣대가 되어오던 집적도, 동작 속도, 전력 소모량에서 뿐이 아니라 다양한 기능을 하나의 칩으로 집적하는 측면에서의 발전을 모색하고 있다. 아날로그 회로와 디지털 회로를 하나의 칩에 집적한 혼합 신호(mixed-signal) 회로가 등장한 것은 이미 오래 전의 일이며 전혀 다른 특징을 갖는 회로인 마이크로프로세서와 메모리를 하나로 집적하는 연구도 성과를 거두고 있다. 더 나아가서는 기존에 화합물 반도체를 이용하여 구현되던 고속 소자를 실리콘 소자로 대체한 라디오 주파수 대역의 회로와 저주파 아날로그 회로, 마이크로프로세서, 메모리 등을 모두 하나의 칩 안에 집적하는 시스템-온-칩(system-on-chip)을 구현하고자 하는 노력이 시작되었다. 이제 하나의 칩으로 된 라디오, 컴퓨터, 휴대 전화를 일상적으로 사용하게 되는 시대가 다가오는 것이다.

YEAR 1999 2000 2001 2002 2003 2004 2005 2008 2011 2014

DRAM ½ Pitch (nm) 180 165 150 130 120 110 100 70 50 35

DRAM Cell Size (Ռm2) 0.26 0.22 0.18 0.1 0.08 0.065 0.044 0.018 0.0075 0.0031

MPU Gate Length (nm) 140 120 100 85 80 70 65 45 32 22

ASIC Gate Length (nm) 180 165 150 130 120 110 100 70 50 35

그림 10. SIA 로드맵.

결 론

정보화 사회를 살아가고 있는 우리의 일상에 공기처럼 스며있는 반도체 집적

회로 기술이 무엇이며 어떻게 등장하고 인류와 함께 발전해 왔는지, 집적 회로는

어떻게 만들어지며 반도체 집적 회로 기술의 현재는 어디이고 가까운 미래에는

어디로 향할 것인지에 관해 살펴보았다. 반도체 산업은 현재 우리나라의 경제와

산업에 있어서도 막대한 비중을 차지하는 주요 산업이다. 1960 년대 미국과 일본

반도체 회사의 단순 포장 하청 공장으로 시작된 국내의 반도체 산업은 1980

년대에 들어서 DRAM 사업을 시작하면서 세계가 주목할만한 성장을 거듭한 끝에 1990 년대 중반에는 미국, 일본과 어깨를 겨루는 반도체 대국으로 성장하였다.

하지만 메모리 분야에 치중한 나머지 반도체 공정 기술은 세계 최고 수준이나

마이크로프로세서와 같은 비메모리 분야의 설계 기술 경쟁력은 한참 뒤떨어진

구조적 문제를 가지고 있으며 대만을 필두로 한 개도국의 맹렬한 추격, 선진국의

견제라는 새로운 도전에 직면하고 있다. 이제 반도체 산업과 관련한 분야

전반에서 사고의 전환을 이루어 내재된 문제를 해결하고 우수한 인력을 양성하여 반도체 집적 회로 기술의 미래를 예측하고 앞서가는 기술을 개발해야 할 때가

되었다.

참 고 문 헌

[1] 이재철, 오용호, 김시호, 반도체와 정보화사회 (시그마 프 레스, 1999).

[2] Richard C. Jaeger, Introduction to Microelectronic Fabrication (Addison-Wesley Publishing

Company, 1993).

[3] William F. Brinkman, Douglas E. Hagaan and William W. Troutman, "A History of the Invention of

the Transistor and Where It Will Lead Us," IEEE Journal of Solid-State Circuits, Dec. (1997), pp. 1858-

1864.

[4] Teckla S. Perry, "Kilby and the IC," IEEE Spectrum, Dec. (1998), pp. 40-41.

[5] Chih-Tang Sah, "Evolution of the MOS Transistor - From Conception to VLSI," Proceeding of the

IEEE, Oct. (1998), pp. 1280-1325.

[6] J. E. Lilienfeld, "Method and Apparatus for Controlling Electric Current," U. S. Patent 1 745 175.

Application filed Oct. 8, 1926, granted Jan. 18 (1930).

[7] J. E. Lilienfeld, "Device for Controlling Electric Current," U. S. Patent 1 900 018. Application filed

Mar. 28, 1928, granted Mar. 7 (1933).

[8] J. E. Lilienfeld, "Amplifier for Electric Current," U. S. Patent 1 877 140. Application filed Dec. 8,

1928, granted Sep. 13 (1932).

[9] Robert R Schaller, "Moore's Law: Past, Present and Future," IEEE

Spectrum, June (1999), pp. 53-59.

신형철 교수는 미국 캘리포니아 버클리 대학에서 전기공학 박사학위를

취득후, 1992 년부터 1996 년까지 Applied Materials 및 모토롤라에서

엔지니어를 거쳐, 현재 KAIST 부교수로 재직 중이며, 연구관심분야는

CMOS RF 모델링 및 회로설계, 나노소자 등이다.

(hcshin@ee.kaist.ac.kr)